JPS5820540B2 - 電子的電力制御装置 - Google Patents
電子的電力制御装置Info
- Publication number
- JPS5820540B2 JPS5820540B2 JP52049569A JP4956977A JPS5820540B2 JP S5820540 B2 JPS5820540 B2 JP S5820540B2 JP 52049569 A JP52049569 A JP 52049569A JP 4956977 A JP4956977 A JP 4956977A JP S5820540 B2 JPS5820540 B2 JP S5820540B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- switch
- capacitor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc
- H02M5/04—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters
- H02M5/20—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into dc by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は可変抵抗器を用いない電子的電力制御装置を提
供するとともに、非常時等において一瞬に回路をＯＮ
、ＯＦＦする特徴を備えたものである。
供するとともに、非常時等において一瞬に回路をＯＮ
、ＯＦＦする特徴を備えたものである。
以下、本発明の一実施例について第１図および第２図と
ともに説明する。
ともに説明する。
まず、第１図において第１のＲ−８フリツプフロツプＦ
Ｆ１のセット入力端Ｓ１と第２のＲ−Ｓフリップフロッ
プＦＦ２のセット入力端Ｓ２の間に第１のタイオードＤ
１が挿入接続され、該第１のフリップフロップＦＦ１の
リセット入力端Ｒ８１と上記第２のフリップフロップＦ
Ｆ２の上記セット入力端Ｓ２の間に第２のダイオードＤ
２が挿入接続されている。
Ｆ１のセット入力端Ｓ１と第２のＲ−Ｓフリップフロッ
プＦＦ２のセット入力端Ｓ２の間に第１のタイオードＤ
１が挿入接続され、該第１のフリップフロップＦＦ１の
リセット入力端Ｒ８１と上記第２のフリップフロップＦ
Ｆ２の上記セット入力端Ｓ２の間に第２のダイオードＤ
２が挿入接続されている。
上記第２のフリップフロップＦＦ２の出力端はトランジ
スタＱ１ のベースに接続されており、このトランジス
タＱ１のベースとエミツタ間に抵抗Ｒ１が接続され、か
つ該エミッタは直流電源＋ＶＢに接続されている。
スタＱ１ のベースに接続されており、このトランジス
タＱ１のベースとエミツタ間に抵抗Ｒ１が接続され、か
つ該エミッタは直流電源＋ＶＢに接続されている。
さらに上記トランジスタＱ１ のコレクタはアナログメ
モリＡＭの制御端子ＴＯに接続され、上記第１のフリッ
プフロップＦＦ１の出力端は抵抗Ｒ２を介して上記アナ
ログメモＩＪＡＭの入力端子Ｔｉに接続されている。
モリＡＭの制御端子ＴＯに接続され、上記第１のフリッ
プフロップＦＦ１の出力端は抵抗Ｒ２を介して上記アナ
ログメモＩＪＡＭの入力端子Ｔｉに接続されている。
また、上記第１．第２のダイオードＤ１．Ｄ２の一端（
アノード）および上記第２のフリップフロップＦＦ２の
リセット入力端Ｒ８２はそれぞれスイッチＳＷ１．ＳＷ
２．ＳＷ３の一端に接続され、このスイッチＳＷ１．Ｓ
Ｗ２．ＳＷ３の他端は電源子■８に接続されている。
アノード）および上記第２のフリップフロップＦＦ２の
リセット入力端Ｒ８２はそれぞれスイッチＳＷ１．ＳＷ
２．ＳＷ３の一端に接続され、このスイッチＳＷ１．Ｓ
Ｗ２．ＳＷ３の他端は電源子■８に接続されている。
上記第１、第２のフリップフロップＦＦ１．ＦＦ２およ
び上記アナログメモリＡＭは各々直流電源＋ｖＢに接続
されている。
び上記アナログメモリＡＭは各々直流電源＋ｖＢに接続
されている。
そして、上記アナログメモＩＪ、ＡＭの出力端Ｔ。
は第１のＭＯ８型電界効果トランジスタ（以下単にＦＥ
Ｔという）Ｑ２のゲートに接続され、このＦＥＴＱ２の
ドレインは半波整流波形をツェナータイオード（図示せ
ず）で整形した台形波整流電源＋Ｖｏに接続されている
。
Ｔという）Ｑ２のゲートに接続され、このＦＥＴＱ２の
ドレインは半波整流波形をツェナータイオード（図示せ
ず）で整形した台形波整流電源＋Ｖｏに接続されている
。
また、上記第１のＦＥＴＱ２のソースとアース間には抵
抗Ｒ３が接続され、かつこのソースより抵抗Ｒ４を介し
て第３のダイオードＤ３のアノードに接続されている。
抗Ｒ３が接続され、かつこのソースより抵抗Ｒ４を介し
て第３のダイオードＤ３のアノードに接続されている。
上記第３のダイオードＤ３のカソードとアース間に第１
の無極性コンデンサＣ１が接続され、このカソードと上
記台形波電源＋Ｖｏとの間に制御抵抗Ｒ５が接続されて
いる。
の無極性コンデンサＣ１が接続され、このカソードと上
記台形波電源＋Ｖｏとの間に制御抵抗Ｒ５が接続されて
いる。
上記第３のダイオードＤ３の上記カソードはＮゲートサ
イリスタＳのアノードに接続され、このサイリスタＳの
カソードとアース間にパルストランスＰＴの１次側が接
続されている。
イリスタＳのアノードに接続され、このサイリスタＳの
カソードとアース間にパルストランスＰＴの１次側が接
続されている。
上記サイリスタＳのゲートとアース間には抵抗Ｒ７が接
続されており、かつゲートと上記台形波電源＋Ｖｃの間
に抵抗Ｒ６が接続されている。
続されており、かつゲートと上記台形波電源＋Ｖｃの間
に抵抗Ｒ６が接続されている。
また、上記パルストランスＰＴの２次側は電力制御用双
方向性サイリスタＴｒの制御電極と第１電極との間に接
続されており、このサイリスタＴｒの第２電極はノイズ
フィルターＮＦ、白熱灯りを介して交流商用電源の一端
に、かつサイリスタＴｒの第１電極は交流商用電源の他
端に接続されている。
方向性サイリスタＴｒの制御電極と第１電極との間に接
続されており、このサイリスタＴｒの第２電極はノイズ
フィルターＮＦ、白熱灯りを介して交流商用電源の一端
に、かつサイリスタＴｒの第１電極は交流商用電源の他
端に接続されている。
上記アナログメモＩＪＡＭの一実施例を第２図に示して
おり、その構成は上記入力端子Ｔｉより入力抵抗Ｒ８を
介して第１のリードリレーＲＬ１のスイッチ部の一端に
接続され、この第１のリードリレーＲＬ、のスイッチ部
の他端は第２のＦＥＴＱ３のゲートに接続されている。
おり、その構成は上記入力端子Ｔｉより入力抵抗Ｒ８を
介して第１のリードリレーＲＬ１のスイッチ部の一端に
接続され、この第１のリードリレーＲＬ、のスイッチ部
の他端は第２のＦＥＴＱ３のゲートに接続されている。
また、上記ＦＥＴＱ３のゲートとアース間には第２の無
極性コンデンサＣ２が挿入接続され、ＦＥＴＱ３のソー
スとアース間に出力抵抗Ｒ９が接続されている。
極性コンデンサＣ２が挿入接続され、ＦＥＴＱ３のソー
スとアース間に出力抵抗Ｒ９が接続されている。
上記第１のリードリレーＲＬ１を構成するコイル部の一
端は上記制御端子ＴＯに接続され、他端はアースされて
いる。
端は上記制御端子ＴＯに接続され、他端はアースされて
いる。
また、ＦＥＴＱ３のドレインは上記直流電源子ｖＢに接
続されており、ソースは上記出力端’ｒｏに接続されて
いる。
続されており、ソースは上記出力端’ｒｏに接続されて
いる。
つぎに、その動作について説明する。
まず、スイッチＳＷ１をＯＮにすると第１のフリップフ
ロップＦＦ１のセット入力端Ｓ１に信号が入るとともに
第１のダイオードＤ１を介して第２のフリップフロップ
ＦＦ２のセット入力端Ｓ２に信号が入り、第１ 、第２
のフリップフロップＦＦ１．ＦＦ２の出力はＬｏｗ Ｌ
ｅｖｅｌになり、トランジスタＱ１はＯＮとなる。
ロップＦＦ１のセット入力端Ｓ１に信号が入るとともに
第１のダイオードＤ１を介して第２のフリップフロップ
ＦＦ２のセット入力端Ｓ２に信号が入り、第１ 、第２
のフリップフロップＦＦ１．ＦＦ２の出力はＬｏｗ Ｌ
ｅｖｅｌになり、トランジスタＱ１はＯＮとなる。
この時、スイッチＳＷ１をＯＦＦにしてもこの状態は保
持される。
持される。
そして、トランジスタＱ１がＯＮとなるとアナログメモ
リＡＭの制御端子Ｔｃに制御信号が入り、第１のリード
リレーＲＬ１のコイル部に電流が流れてスイッチ部が閉
じる。
リＡＭの制御端子Ｔｃに制御信号が入り、第１のリード
リレーＲＬ１のコイル部に電流が流れてスイッチ部が閉
じる。
この時アナログメモリＡＭの入力端子ＴｉはＬｏｗ Ｌ
ｅｖｅｌのため第２のコンデンサＣ２は充電していたと
すると放電し、第２のＦＥＴＱ３のソースフォロア出力
は減少する。
ｅｖｅｌのため第２のコンデンサＣ２は充電していたと
すると放電し、第２のＦＥＴＱ３のソースフォロア出力
は減少する。
すると第１のＦＥＴＱ２のソースフォロア出力も減少し
抵抗Ｒ４８よび第３のダイオードＤ３を介して第１のコ
ンデンサＣ１に充電される速度が遅くなり、抵抗Ｒａ
＋、 Ｒ７の分圧で決めた基準電圧を越えると導通する
サイリスタＳの導通角が遅くなる。
抵抗Ｒ４８よび第３のダイオードＤ３を介して第１のコ
ンデンサＣ１に充電される速度が遅くなり、抵抗Ｒａ
＋、 Ｒ７の分圧で決めた基準電圧を越えると導通する
サイリスタＳの導通角が遅くなる。
すなわち、パルストランスＰＴによる双方向性サイリス
タＴｒの電力導通量（位相）が小さくなる。
タＴｒの電力導通量（位相）が小さくなる。
ついで、スイッチＳＷ２をＯＮにすると第２のフリップ
フロップＦＦ２はＬ□ｗ Ｌｅｖｅｌを維持し、第１の
フリップフロップＦＦ１はリセット入力端Ｒ８１に信号
が入り反転してＨｉ ｇｈ Ｌｅ ｖｅ ｌとなり、
アナログメモリＡＭの入力端子Ｔｉ力巧Ｈｉｇｈ Ｌ
ｅｖｅｌとなって逆に第２のコンデンサＣ２は充電され
、第２のＦＥＴＱ３ のソースフォロア出力は上昇する
。
フロップＦＦ２はＬ□ｗ Ｌｅｖｅｌを維持し、第１の
フリップフロップＦＦ１はリセット入力端Ｒ８１に信号
が入り反転してＨｉ ｇｈ Ｌｅ ｖｅ ｌとなり、
アナログメモリＡＭの入力端子Ｔｉ力巧Ｈｉｇｈ Ｌ
ｅｖｅｌとなって逆に第２のコンデンサＣ２は充電され
、第２のＦＥＴＱ３ のソースフォロア出力は上昇する
。
これにより第１のＦＥＴＱ２のソースフォロア出力も上
昇し、第１のコンデンサＣ１への充電速度が上がり、サ
イリスタＳの導通角が速くなってパルストランスＰＴに
よる双方向性サイリスタＴｒの電力導通量が大きくなる
。
昇し、第１のコンデンサＣ１への充電速度が上がり、サ
イリスタＳの導通角が速くなってパルストランスＰＴに
よる双方向性サイリスタＴｒの電力導通量が大きくなる
。
また、スイッチＳＷ３をＯＮにすると第２のフリップフ
ロップＦＦ２の出力がＨｉｇｈ Ｌｅｖｅｌに反転し
、トランジスタＱ１はＯＦＦとなり、第１のリードリレ
ーＲＬ１のコイル部に電流が流れなくなりスイッチ部も
ＯＦＦとなる。
ロップＦＦ２の出力がＨｉｇｈ Ｌｅｖｅｌに反転し
、トランジスタＱ１はＯＦＦとなり、第１のリードリレ
ーＲＬ１のコイル部に電流が流れなくなりスイッチ部も
ＯＦＦとなる。
それによってアナログメモリＡＭの第２のコンデンサＣ
２の電荷量は保持され、第２のＦＥＴＱ３のソースフォ
ロア出力は一定となる。
２の電荷量は保持され、第２のＦＥＴＱ３のソースフォ
ロア出力は一定となる。
したがって、第１のＦＥＴＱ２のソースフォロア出力も
一定となり、第１のコンデンサＣ１の充電速度が一定と
なり、サイリスタＳの導通角も一定となってパルストラ
ンスＰＴによる双方向性サイリスタＴｒの電力導通量が
一定となる。
一定となり、第１のコンデンサＣ１の充電速度が一定と
なり、サイリスタＳの導通角も一定となってパルストラ
ンスＰＴによる双方向性サイリスタＴｒの電力導通量が
一定となる。
すなわち、このようにして３つのスイッチＳＷ１゜ＳＷ
２．ＳＷ３のブツシュＯＮ操作により、電力量のＵＰ、
ＤＯＷＮ、５ＴＯＰ（ＨＯＬＤ）の制御ができる。
２．ＳＷ３のブツシュＯＮ操作により、電力量のＵＰ、
ＤＯＷＮ、５ＴＯＰ（ＨＯＬＤ）の制御ができる。
また、台形波整流電源＋Ｖｏの必要性はサイリスタＳの
トリガ位相を交流電源の位相と常に一致させるために必
要なものである。
トリガ位相を交流電源の位相と常に一致させるために必
要なものである。
つぎに、本発明の他の実施例について第３図とともに上
記と同一箇所には同一番号を附して説明する。
記と同一箇所には同一番号を附して説明する。
第３図において、非常用スイッチＳＷ４の一端は直流電
源＋ｖＢに接続され、他端は抵抗ＲＩＯを介してトラン
ジスタＱ４のベースニ接続すれている。
源＋ｖＢに接続され、他端は抵抗ＲＩＯを介してトラン
ジスタＱ４のベースニ接続すれている。
また、上記トランジスタＱ４のコレクタは第２のリード
リレーＲＬ２のコイル部の一端に接続され該トランジス
タＱ４のエミッタはアースされている。
リレーＲＬ２のコイル部の一端に接続され該トランジス
タＱ４のエミッタはアースされている。
上記第２のリードリレーＲＬ２のコイル部の他端は直流
電源十ｖＢに接続され、該第２のリードリレーＲＬ２の
スイッチ部は上記抵抗Ｒ２の両端に接続されている。
電源十ｖＢに接続され、該第２のリードリレーＲＬ２の
スイッチ部は上記抵抗Ｒ２の両端に接続されている。
さらに、上記スイッチＳＷ４の他端は第４のダイオード
Ｄ４を介して上記第１のフリップフロップＦＦ１のセッ
ト入力端Ｓ１に接続されている。
Ｄ４を介して上記第１のフリップフロップＦＦ１のセッ
ト入力端Ｓ１に接続されている。
この第３図ではアナログメモＩＪＡＭの後段側を単に被
制御回路として省略しているが、その具体構成は第１図
と同様である。
制御回路として省略しているが、その具体構成は第１図
と同様である。
この第３図においてスイッチＳＷ４をＯＮにすると、第
１．第２のフリップフロップＦＦ１゜ＦＦ２の各々のセ
ット入力端Ｓ１．Ｓ２に信号が入り、上記減少の方向と
なると同時にトランジスタＱ４のベースに抵抗ＲＩＯを
介して信号が入り、第２のリードリレーＲＬ２のコイル
部に電流が流れてそのスイッチ部が閉じる。
１．第２のフリップフロップＦＦ１゜ＦＦ２の各々のセ
ット入力端Ｓ１．Ｓ２に信号が入り、上記減少の方向と
なると同時にトランジスタＱ４のベースに抵抗ＲＩＯを
介して信号が入り、第２のリードリレーＲＬ２のコイル
部に電流が流れてそのスイッチ部が閉じる。
この時アナログメモＩＪＡＭの第２のコンデンサＣ２の
充電速度は（Ｒ２＋Ｒ８）×Ｃ２の時定数で決まるが、
ここでＲ８＜Ｒ２としておけば上記スイッチ操作により
抵抗Ｒ８がショート状態になり、第２のコンデンサＣ２
の電荷は急激に減少する。
充電速度は（Ｒ２＋Ｒ８）×Ｃ２の時定数で決まるが、
ここでＲ８＜Ｒ２としておけば上記スイッチ操作により
抵抗Ｒ８がショート状態になり、第２のコンデンサＣ２
の電荷は急激に減少する。
すなわち、一瞬にして第２のコンデンサＣ２の電荷は０
となる。
となる。
すると第２のＦ Ｅ Ｔ Ｑ３の出力は０となり、第１
のＦＥＴＱ２もＯＦＦとなり、第１のコンデンサＣ１へ
の充電は停止される。
のＦＥＴＱ２もＯＦＦとなり、第１のコンデンサＣ１へ
の充電は停止される。
この時、制御抵抗Ｒ５抵抗Ｒ４に比べて抵抗値がかなり
大きく設定されているため、サイリスタＳを点弧するの
に必要な電圧はコンデンサＣ１には充電されないもので
ある。
大きく設定されているため、サイリスタＳを点弧するの
に必要な電圧はコンデンサＣ１には充電されないもので
ある。
この結果サイリスタＳの導通角が０となり、電力制御量
も０となる。
も０となる。
また、逆に上記第４のダイオードＤ４のカソードを第１
のフリップフロップＦＦ１のリセット入力端Ｒ８１に接
続すると、スイッチＳＷ４をＯＮとすることにより瞬間
的に電力制御量を最大にできる。
のフリップフロップＦＦ１のリセット入力端Ｒ８１に接
続すると、スイッチＳＷ４をＯＮとすることにより瞬間
的に電力制御量を最大にできる。
ここで、第２のリードリレーＲＬ２をアカログメモＩＪ
ＡＭを構成する入力抵抗Ｒ８の両端に接続するようにし
てもよい。
ＡＭを構成する入力抵抗Ｒ８の両端に接続するようにし
てもよい。
なお、アナログメモＩＪＡＭを構成する第１のリードリ
レーＲＬ１はスイッチであればよく、例えば半導体スイ
ッチでもよい。
レーＲＬ１はスイッチであればよく、例えば半導体スイ
ッチでもよい。
この半導体スイッチの一例を第４図に示しており、第３
のＦＥＴＱ５を用いたスイッチである。
のＦＥＴＱ５を用いたスイッチである。
第４図でトランジスタＱ６．Ｑ７および抵抗Ｒ１□〜Ｒ
１４はＦＥＴＱ５のゲート回路を構成している。
１４はＦＥＴＱ５のゲート回路を構成している。
また、第２のリードリレーＲＬ２もアナログスイッチで
あればよいものである。
あればよいものである。
以上のように本発明に係る電子的電力制御装置は構成さ
れているものであり、簡単なブツシュＯＮ操作でもって
白熱灯等の電力制御をＵＰ。
れているものであり、簡単なブツシュＯＮ操作でもって
白熱灯等の電力制御をＵＰ。
ＤＯＷＮ、５ＴＯＰ（ＨＯＬＤ）動作できルハかりテナ
く、スイッチＯＮ操作により一瞬のうちに点灯。
く、スイッチＯＮ操作により一瞬のうちに点灯。
消灯ができ、例えば映画館で火事等の非常事態が発生し
た時に照明設備を一瞬にして全点灯することができ、避
難の安全性を図れる等その利用価値は大きいものである
。
た時に照明設備を一瞬にして全点灯することができ、避
難の安全性を図れる等その利用価値は大きいものである
。
【図面の簡単な説明】
第１図は本発明に係る電子的電力制御装置の一実施例を
示す電気的回路図、第２図は同第１図の回路を構成する
アナログメモリの一実施例を示す電気的回路図、第３図
は本発明の他の実施例を示す電子的電力制御装置の電気
的回路図、第４図は本発明装置を構成するアナログスイ
ッチの他の実施例を示す電気的回路図である。 ＦＦ１・・・・・・第１のＲ−Ｓフリップフロップ、Ｓ
ｌ・・・・・・第１のセット入力端、Ｒ８１・・間第１
のリセット入力端、ＦＦ２・・・・・・第２のＲ−８フ
リツプフロツプ、Ｓ２・・・・・・第２のセット入力端
、Ｒ８２・・・・・・第２のリセット入力端、Ｄｌ ・
・・・・・第１のダイオード、Ｄ２・・・・・・第２の
ダイオード、ＡＭ・・・・・・アナログメモリ、Ｒ８・
・・・・・入力抵抗、ＲＬｌ・・・・・・第１のスイッ
チ（第１のリードリレー）、Ｃ２・・・・・・第１の無
極性コンデンサ、Ｃ３・・・・・・ＭＯ８型電界効果ト
ランジスタ、Ｖｏ・・・・・・台形波整流電源、Ｒ５・
・・・・・制御抵抗、Ｃ１・・・・・・第２の無極性コ
ンデンサ、Ｃ２・・・・・・制御用半導体（第１のＦＥ
Ｔ）、ＦＦ２・・・・・・第２のスイッチ（第２のリー
ドリレー）。
示す電気的回路図、第２図は同第１図の回路を構成する
アナログメモリの一実施例を示す電気的回路図、第３図
は本発明の他の実施例を示す電子的電力制御装置の電気
的回路図、第４図は本発明装置を構成するアナログスイ
ッチの他の実施例を示す電気的回路図である。 ＦＦ１・・・・・・第１のＲ−Ｓフリップフロップ、Ｓ
ｌ・・・・・・第１のセット入力端、Ｒ８１・・間第１
のリセット入力端、ＦＦ２・・・・・・第２のＲ−８フ
リツプフロツプ、Ｓ２・・・・・・第２のセット入力端
、Ｒ８２・・・・・・第２のリセット入力端、Ｄｌ ・
・・・・・第１のダイオード、Ｄ２・・・・・・第２の
ダイオード、ＡＭ・・・・・・アナログメモリ、Ｒ８・
・・・・・入力抵抗、ＲＬｌ・・・・・・第１のスイッ
チ（第１のリードリレー）、Ｃ２・・・・・・第１の無
極性コンデンサ、Ｃ３・・・・・・ＭＯ８型電界効果ト
ランジスタ、Ｖｏ・・・・・・台形波整流電源、Ｒ５・
・・・・・制御抵抗、Ｃ１・・・・・・第２の無極性コ
ンデンサ、Ｃ２・・・・・・制御用半導体（第１のＦＥ
Ｔ）、ＦＦ２・・・・・・第２のスイッチ（第２のリー
ドリレー）。
Claims (1)
- 【特許請求の範囲】 １ 第１のＥｔ−８フリツプフロツプと、この第１のフ
リップフロップの第１のセット入力端とその第２のセッ
ト入力端との間に第１のダイオードが接続され、上記第
１のフリップフロップのリセット入力端と上記第２のセ
ット入力端との間に第２のダイオードが接続されてなる
第２のＲ−Ｓフリップフロップと、上記第１のフリップ
フロップの出力端が入力抵抗、第１のスイッチを介して
厭型電界効果トランジスタのゲートに接続され、かつ上
記第２のフリップフロップの出力端が上記第１のスイッ
チの駆動部に接続されるとともに上記ＭＯ８型電界効果
トランジスタのゲートとアース間に第１の無極性コンデ
ンサが挿入接続されてなるアナログメモリと、上記アナ
ログメモリの出力端に接続され、そのアナログメモリの
出力により第２のコンデンサの充電レベルを制御する制
御用半導体素子と、台形波整流電源とアース間に制御抵
抗と上記第２のコンデンサが直列に挿入接続さし、ソの
第２のコンデンサの充電レベルにより点弧される点弧回
路とから構成されており、上記第１、第２のフリップフ
ロップのセット入力により上記アナログメモリの出力を
減少させるとともに上記第２のコンデンサの充電速度を
遅くし、かつ上記第１のフリップフロップのリセット入
力により上記アナログメモリの出力を増加させるととも
に上記第２のコンデンサの充電速度を早くし、さらに上
記第２のフリップフロップのリセット入力により上記ア
ナログメモリの出力を一定にさせるとともに上記第２の
コンデンサの充電速度を一定とし、この第２のコンデン
サの充電速度により上記点弧回路の導通角を変えて電力
制御を行うことを特徴とする電子的電力制御装置。 ２ アナログメモリの充電時間に寄与する抵抗の両端に
第２のスイッチを接続し、第１のフリップフロップの第
１のリセット入力と同時に上記第２のスイッチを閉じる
ように構成してなる特許請求の範囲第１項記載の電子的
電力制御装置。 ３ 第１のスイッチをリードリレーで構成してなる特許
請求の範囲第１項または第２項記載の電子的電力制御装
置。 ４ 第１のスイッチを半導体スイッチで構成してなる特
許請求の範囲第１項または第２項記載の電子的電力制御
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52049569A JPS5820540B2 (ja) | 1977-04-27 | 1977-04-27 | 電子的電力制御装置 |
| US05/898,186 US4211940A (en) | 1977-04-27 | 1978-04-20 | Electronic power control device |
| SE7804715A SE429269B (sv) | 1977-04-27 | 1978-04-25 | Elektronisk effektregulator |
| CA302,059A CA1085919A (en) | 1977-04-27 | 1978-04-26 | Electronic power control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52049569A JPS5820540B2 (ja) | 1977-04-27 | 1977-04-27 | 電子的電力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53133747A JPS53133747A (en) | 1978-11-21 |
| JPS5820540B2 true JPS5820540B2 (ja) | 1983-04-23 |
Family
ID=12834830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52049569A Expired JPS5820540B2 (ja) | 1977-04-27 | 1977-04-27 | 電子的電力制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4211940A (ja) |
| JP (1) | JPS5820540B2 (ja) |
| CA (1) | CA1085919A (ja) |
| SE (1) | SE429269B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411594U (ja) * | 1987-07-08 | 1989-01-20 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4414602A (en) * | 1981-12-18 | 1983-11-08 | Minnesota Mining And Manufacturing Co. | Current director and interface circuit for a transformer relay |
| CN106863286A (zh) * | 2017-04-12 | 2017-06-20 | 浙江硕和机器人科技有限公司 | 一种用于控制数字ccd相机图像采集的速度反馈性机械手 |
| DE102018116597A1 (de) * | 2018-07-10 | 2020-01-16 | Rosenberger Hochfrequenztechnik Gmbh & Co. Kg | Schaltung zum schalten einer wechselspannung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4032838A (en) * | 1972-12-20 | 1977-06-28 | Matsushita Electric Industrial Co., Ltd. | Device for generating variable output voltage |
| US3988596A (en) * | 1974-04-01 | 1976-10-26 | Matsushita Electric Industrial Co., Ltd. | Voltage memory device |
-
1977
- 1977-04-27 JP JP52049569A patent/JPS5820540B2/ja not_active Expired
-
1978
- 1978-04-20 US US05/898,186 patent/US4211940A/en not_active Expired - Lifetime
- 1978-04-25 SE SE7804715A patent/SE429269B/sv not_active IP Right Cessation
- 1978-04-26 CA CA302,059A patent/CA1085919A/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411594U (ja) * | 1987-07-08 | 1989-01-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53133747A (en) | 1978-11-21 |
| CA1085919A (en) | 1980-09-16 |
| SE7804715L (sv) | 1978-10-28 |
| US4211940A (en) | 1980-07-08 |
| SE429269B (sv) | 1983-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4626746A (en) | Power control circuit | |
| US4082961A (en) | Light switch with delayed turnoff | |
| JPH113785A (ja) | 電力調光機 | |
| JPH01137099U (ja) | ||
| JPS5820540B2 (ja) | 電子的電力制御装置 | |
| EP0452715A3 (en) | Apparatus for continuous control of electric devices according to the phase chopping principle, especially light dimmer, and use of such apparatus | |
| JPS5844797U (ja) | 放電灯調光装置 | |
| SU1203657A1 (ru) | Транзисторный ключ | |
| JP2830310B2 (ja) | 蛍光ランプ点灯装置 | |
| SU957368A1 (ru) | Устройство дл управлени двухтактным транзисторным ключом | |
| SU1160187A1 (ru) | Устройство контрол пламени | |
| JPS6016173A (ja) | 交流電力の位相制御回路 | |
| SU930762A2 (ru) | Светорегул тор | |
| SU828301A2 (ru) | Устройство дл защиты трехфазнойэлЕКТРОуСТАНОВКи OT РАбОТы НАдВуХ фАзАХ | |
| JPH0138995Y2 (ja) | ||
| SU1201948A2 (ru) | Устройство дл токовой защиты вторичных источников электропитани | |
| SU731525A1 (ru) | Однотактный транзисторный конвертор | |
| SU731590A1 (ru) | Электронный ключ | |
| SU655053A2 (ru) | Устройство дл пуска электродвигател | |
| JPS5829918Y2 (ja) | 放電灯調光装置 | |
| RU2124805C1 (ru) | Коммутирующее устройство для фазового регулирования мощности | |
| JPH0546240Y2 (ja) | ||
| JPS61170081A (ja) | 発光ダイオ−ドの点灯回路 | |
| JPS58109343U (ja) | タイマ回路 | |
| JPH0132639B2 (ja) |