JPS58204599A - Method of producing ceramic multialyer circuit board - Google Patents

Method of producing ceramic multialyer circuit board

Info

Publication number
JPS58204599A
JPS58204599A JP8842782A JP8842782A JPS58204599A JP S58204599 A JPS58204599 A JP S58204599A JP 8842782 A JP8842782 A JP 8842782A JP 8842782 A JP8842782 A JP 8842782A JP S58204599 A JPS58204599 A JP S58204599A
Authority
JP
Japan
Prior art keywords
paste
flux
conductor
ceramic
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8842782A
Other languages
Japanese (ja)
Other versions
JPS6238878B2 (en
Inventor
秀次 桑島
矢吹 隆義
隆男 山田
上山 守
章三 山名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP8842782A priority Critical patent/JPS58204599A/en
Publication of JPS58204599A publication Critical patent/JPS58204599A/en
Publication of JPS6238878B2 publication Critical patent/JPS6238878B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はセラミック多層回路基板の製造方法に関する。[Detailed description of the invention] The present invention relates to a method for manufacturing a ceramic multilayer circuit board.

従来でラミック多・斎回烙基板社、予め焼結さ几tセラ
ミック等板上lζ導体ペースト全印刷後。
Traditionally, the lamic multi-layer board company uses pre-sintered ceramic plates to print out the lζ conductor paste.

、色嘩ペーストで印卯lし、これ全復数・司くり一叉し
て多層回路を形成しt希暁狡して型造゛〜でハたが、こ
の方法によると焼成の際に壱禄層は基板より収縮が犬で
あるためクラックが生じたり。
This method was then stamped with color paste, then repeated and cut together to form a multi-layer circuit, and was then made into a mold with a bit of craftsmanship. The Roku layer shrinks more than the substrate, so cracks may occur.

反りなどが発生する欠点があった。There was a drawback that warping occurred.

この欠点を補うためセラミックグリーンンート(以下グ
リーンンートという)上に前述のごとく導体ペーストと
絶縁ペーストとを用いて多層回路を形成し、同時・焼成
する方法が試みちれ友が、この方法でも多層印刷した絶
縁ペーストが焼結される際にクラック、反りなどが発生
するという欠点があった。
In order to compensate for this drawback, attempts were made to form a multilayer circuit using a conductive paste and an insulating paste as described above on ceramic greennute (hereinafter referred to as "greennut"), and to simultaneously fire the multilayer circuit. There is a drawback that cracks and warpage occur when the printed insulation paste is sintered.

さらに上記の欠点を捕う之め本発明者らは・貫々検討し
た結果、絶縁ペーストに含まするスラックスト同一のフ
ラックスで含有させた連成ペーストを用・ハて多重回・
洛を形成し、同時・焼゛iしてセラミック多層回路基板
全製造したところ。
Furthermore, in order to overcome the above-mentioned drawbacks, the inventors of the present invention have conducted extensive studies and found that a coupled paste containing the same flux as the slack contained in the insulating paste was used.
A ceramic multilayer circuit board was completely manufactured by forming and firing at the same time.

クラック、反りなどの発生を防上することができた。し
かし反面、最外側の導体層のメタライズ部分の接着強度
が低下し、銀ろう付けしたリードビン、端子など、Vi
んだ付けしたチップ千ヤリアなどが刊雌するという欠截
が生じた、不発明(′i逆遣層にクラック、反ジなどの
発生がなく、かつ最外側の導体層のメタライズ部分の接
着強度が低下しないセラミック多層回路基板の製造方法
を提供することを目的とするものである。
We were able to prevent the occurrence of cracks, warping, etc. However, on the other hand, the adhesive strength of the metallized part of the outermost conductor layer decreases, and the Vi
There was a lack of soldered chips, etc., which resulted in the failure of soldered chips. It is an object of the present invention to provide a method for manufacturing a ceramic multilayer circuit board that does not cause a decrease in performance.

本発明者らは上記欠点についてさらに検討を行なった結
果、最外側の導体層を形成する導体ペーストにはフラッ
クス成分を含有しない導体ペーストラ、内部の導体層(
スルホール部及び回路部)を形成する導率ペーストには
フラックス成分を含有する導体ペーストを使用したとこ
ろクラック、反りなどが発生せず、また銀ろう付けした
11−ドビン、端子など、はんだ付けしたチップキャリ
アなどが剥離しないセラミック多層回路基板全製造する
ことができた。
The present inventors further investigated the above-mentioned drawbacks and found that the conductor paste forming the outermost conductor layer does not contain a flux component, and the conductor paste forming the inner conductor layer (
When a conductive paste containing a flux component was used to form conductive pastes (through-holes and circuit parts), no cracks or warping occurred, and soldered chips such as silver-brazed 11-dobins and terminals did not occur. We were able to manufacture a complete ceramic multilayer circuit board in which carriers and other components do not peel off.

本発明は導体ペース17′9とセラミック質の絶縁ペー
ストとをグリーンシート上に複数回印刷し。
In the present invention, conductor paste 17'9 and ceramic insulation paste are printed multiple times on a green sheet.

同時焼成してセラミック多層回路基板を製造する方法に
おいて、最外側の導体層を形成する導体ペーストにはフ
ラックス成分を含有しない導体ペーストを、内部の導体
層を形成する導体ペーストにはフラックス成分を含有す
る導体ペーストを使用するセラミック$層回v!r藁板
の羨遣方法に関する。
In the method of manufacturing a ceramic multilayer circuit board by co-firing, the conductor paste that forms the outermost conductor layer does not contain a flux component, and the conductor paste that forms the inner conductor layer contains a flux component. Ceramic $ layer times v! that uses conductor paste to do! r Concerning how to envy a straw board.

なお本発明においてセラミック質は何ら制限されるもの
ではなく1例えばアルミナが多く使用される。、またグ
リーンシートは厚さ、材質。
In the present invention, the ceramic material is not limited in any way, and for example, alumina is often used. , and the thickness and material of the green sheet.

フラックスなど何ら制限されない。There are no restrictions on flux etc.

本発明は最外側の導体層を形成する導体ペーストにはフ
ラックス成分金含有しない導体ペーストを、内部の導体
層を形喫する導体ペーストにはフラックス成分を含有す
る1体ペーストヲ使用することが必要であり、最べ側の
導体層全形成する導・本ベース)fフラックスを含有さ
せるとメタライズ部分の接着強度が低下する欠点が生じ
、まt内部の4本層を形成する導体ペーストにフラック
ス成分を含有させないと絶縁・−の焼結不達を1消する
ことI/iできず、不発明の目的を達成することはでき
ない8、 不発明における内部の導体層とは、スルーホール部支び
:回路部を示すS′Dでろり、使用されるフラックスは
7色繰ペーストに含有するフラックスと同一のものを使
用することが好ましく。
In the present invention, it is necessary to use a conductor paste that does not contain gold as a flux component for the conductor paste that forms the outermost conductor layer, and a one-piece paste that contains a flux component for the conductor paste that forms the inner conductor layer. , the conductor paste that forms the entire outermost conductor layer) If flux is included, the adhesive strength of the metallized part will decrease, and the conductor paste that forms the inner four layers will contain a flux component. If this is not done, it will not be possible to eliminate the sintering failure of the insulation/-, and the purpose of the invention will not be achieved8. It is preferable to use the same flux as the flux contained in the seven-color paste.

その含有量は何ら制限されるものではないが。The content is not limited in any way.

ペースト中に20重量係以下(O重昔係は含まない)含
有することが好ましい。
It is preferable that the paste contains 20 parts by weight or less (not including 0 parts by weight).

本発明において使用される導体ペーストの種類、印刷厚
さなど何ら制限されない。
The type of conductive paste used in the present invention, the printing thickness, etc. are not limited at all.

以下実施例により本発明′6L:税男する。The present invention '6L: tax man will be described below with reference to examples.

実施例1 平均粒径2μmの高純度アルミナ(アルミナ純度99.
54以上)96.2重量部に稟1表に示すフラックス2
3.8重量部添加し均一に混合して原料粉Aとした。
Example 1 High purity alumina with an average particle size of 2 μm (alumina purity 99.
54 or more) 96.2 parts by weight of flux 2 shown in Table 1
3.8 parts by weight was added and mixed uniformly to obtain raw material powder A.

この原料粉A100重量部にノくインダーとしてポリビ
ニルブチラール4L+W8重量部、可塑剤としてフタル
酸エステル4重1部、尋剤と1−でフ゛タノール20重
量部、トリクロルエチレン50重量部を添加し、ボール
ミルにて50時間均一に混合してセラミックスリップと
した着、テープギヤステインク法により、4さ0.8 
atのグリーンシートライ尋た。
To 100 parts by weight of this raw material powder A were added 4L+W 8 parts by weight of polyvinyl butyral as an inder, 1 part of phthalic acid ester 4x as a plasticizer, 20 parts by weight of phytanol and 50 parts by weight of trichlorethylene as a thickening agent, and then milled in a ball mill. After 50 hours of uniform mixing to form a ceramic slip, 4.0.8
I asked about AT's Green Seat Try.

一方前述のセラミックスリップをそのまま絶縁ペースト
として使用した。
On the other hand, the ceramic slip described above was used as is as an insulating paste.

次にW(タングステン)導体ペースト(アサヒ化学裏、
 商品名3TW−1000)90重量部に第1表に示す
フラックスを10重量部添加し乳iばちで均一に混合し
てフラックス入り導体ペーストを作成した。
Next, W (tungsten) conductor paste (Asahi Kagaku Ura,
10 parts by weight of the flux shown in Table 1 was added to 90 parts by weight of the product (trade name 3TW-1000) and mixed uniformly with a pestle to prepare a flux-containing conductor paste.

欠いて前述のグリーンシートに直i0.3−φ)のスル
ーホールを形成した後このスルーホールにフラックス入
り導率ペーストk1M布し、さら&Cグ11−ンシート
の表、裏そ1ぞれにフラックス入り導体ペーストで回路
を形成(この状態の時グ1)−ンシートの表裏は導通さ
乳る)シ、その上部に前述の絶鐵ペース)t:30μm
の1厚さ、で印刷し、こ・D工程を表側4回、裏111
12回く9返し6層の多層同名を形成した後最外側の1
本・iにフラックス成分多含有しないW4体ペースト(
アサヒ化学型、商品名3TW−1000)を禽布した。
After forming a straight i0.3-φ) through hole in the aforementioned green sheet, apply flux-cored conductive paste K1M cloth to the through hole, and apply flux to each of the front and back sides of the &C green sheet. Form a circuit with the conductive paste (in this state, the front and back sides of the conductive sheet are conductive), and the above-mentioned iron paste is placed on top of it) T: 30 μm
1 thickness, and repeat this process 4 times on the front side and 111 times on the back side.
After repeating 9 times 12 times to form 6 layers of the same name, the outermost 1
This is a W4 body paste that does not contain a lot of flux components (
Asahi chemical type, trade name 3TW-1000) was made into poultry cloth.

その後空気中で301) ’Cまで5 ′)’C−′−
#引υ昇、−希速ずで、−0楔し。
Then in air 301)'C5')'C-'-
#Pulling υ rise, - rare speed, -0 wedge.

30θ°Cから、i*弐竿頬気中で39°C/時間の昇
温法′ずで1.10 ’1 ′C”、で昇・爆をぐてグ
11−ンンート、フラックス(す導体ペースE、フラッ
クス成4+を含有しない〜VJ本ペースト、及び職責ペ
ーストを同時・暁成しセラミック多、1可洛某坪を得た
From 30 θ°C, the temperature was increased to 39°C/hour in the air with a temperature of 1.10°C, and the flux (conductor Pace E, flux composition 4+-free to VJ main paste, and official paste were simultaneously formed to obtain a ceramic material with a volume of 1 tsubo.

こ))セラミック多・爾回絡$板について外観を更察し
たが絶縁層にクラック、反りなどは発世しなかった。ま
tメタライズ部分の端子−ヒにリードビンを張ろうで接
着したが 11−ドピノの剥離は生じなかった。
The external appearance of the ceramic multi-circuit board was inspected, but no cracks or warping were found in the insulating layer. A lead bottle was attached to the terminal of the metallized part using wax, but no peeling of the 11-dopino occurred.

第 1 表 比較例1 メ1崩例1で使用したグリーンノート、7)スルーホー
ルにフラックス茂/+全含有しないW−4本ペースト(
アサヒ′ヒ学ツ、商品63T′V−1、))・〕)士1
布し4次いでグリーンノートの表、裏−C几ぞれに前述
と同じフラックス成分を含有しないW導体ペースト及び
実施例1で使用した絶縁ペーストを使用しその他は実施
例1と同僚の方法で6層の多層回路を形成した。このも
のを実施例1と同様の条件で焼成してセラミック多層回
路基板を得た。
Table 1 Comparative Example 1 Green Note used in Me1 Collapse Example 1, 7) W-4 paste that does not contain flux/+ all in the through hole (
Asahi'hi Gakutsu, Product 63T'V-1,))・])Shi1
Cloth 4 Then, the same W conductor paste that does not contain the flux component as described above and the insulating paste used in Example 1 were used on the front and back sides of the green notebook, respectively, and the other methods were as in Example 1 and the method of colleagues 6. The layers formed a multilayer circuit. This product was fired under the same conditions as in Example 1 to obtain a ceramic multilayer circuit board.

このセラミック多層回路基板について外観を観察したと
ころスルーホール上の絶縁層にマイクロクラック、反り
などが発生した。ただしメタライズ部分の端子上にリー
ドビン’r%ろうで接着したが、リードビンの剥離は生
じなかった。
When the appearance of this ceramic multilayer circuit board was observed, microcracks, warping, etc. occurred in the insulating layer above the through holes. However, although the lead bin'r% solder was used to adhere the terminal on the metallized portion, the lead bin did not peel off.

比較例2 最外側の導体層に実施例1で便用したフランクス入り導
体ペーストを使用し、その池は実施例1と同様の方法文
び条件でセラミック多層回路基板を得た。
Comparative Example 2 A ceramic multilayer circuit board was obtained using the Franks-containing conductor paste used in Example 1 for the outermost conductor layer and using the same method and conditions as in Example 1.

このセラミック多重画・洛基板について外観を観察した
ところスルーホール上の砲禄鰯にマイクロクラック、反
りなどは発生しなフ1つたが、メタライズ部分の端子上
に・)−トビ/″−張ろう・対しtζころり−「゛ビ/
ノ):姦着唖I斐ンユ、長飛・川】の約504′て、唆
少し、:)−ドヒ゛ンンζ圧力士少しが灯t、iけでヨ
1離し之っ 本発明ri雇外1則の導体層・と形成する導体ペースト
にはフラックス成分全含有しない導体ペースト金、内部
の4体層を形成する4本ペーストシてはフラックス成分
を含有する導体ペースト全使用するので、絶縁層の焼結
不足が解消されクラック、反すなどの発生を青年にする
ことがでさると共に最外側の導体層のメタライズ部分の
接着強度が低下しないためリードビン、端子、チップキ
ャリアなどが剥離しないセラミック多1同名塞板を製造
することがでさる− 代理人 弁理士 若 林 几 彦 ギー)、) −Lノ
When we observed the appearance of this ceramic multilayer board, we found that there were no microcracks or warping in the holes on the through-holes, but there was no evidence of any microcracks or warping on the terminals of the metallized parts.・Opposite tζkorori - “゛bi/
ノ): I was raped, I was about 504', and I was a little bit seduced, :) - I was a little bit of a pressure officer, but I just let go of this invention, and I didn't hire one. The conductor paste that forms the conductor layer of the rule uses conductor paste gold that does not contain any flux components, and the conductor paste that forms the four internal layers uses conductor paste that contains flux components. The lack of bonding is eliminated and the occurrence of cracks, warping, etc. is prevented, and the adhesive strength of the metallized part of the outermost conductor layer does not decrease, so lead bottles, terminals, chip carriers, etc. do not peel off. It is possible to manufacture plugging plates.

Claims (1)

【特許請求の範囲】[Claims] 1.41−<−ストとセラミック質の絶縁ペーストとを
セラミックグリーンノート上に頂数回印刷し、同時焼成
してセラミック多層同格基板全製造する方法において、
最外側の導体層全形成する導体ペーストにはフラックス
成分を含有しない導体ペーストラ、内部の導体層全形成
する導体ペーストてはフラックス成分全含有する4本ペ
ーストで使用することを特徴とするセラミック多層回路
基板の製造方法。
1.41-<- In a method of printing a ceramic insulating paste several times on a ceramic green notebook and simultaneously firing it to produce a complete ceramic multilayer appositional board,
A ceramic multilayer circuit characterized in that the conductor paste for forming the entire outermost conductor layer is a conductor paste containing no flux component, and the conductor paste for forming the entire inner conductor layer is a four-paste paste containing all flux components. Substrate manufacturing method.
JP8842782A 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board Granted JPS58204599A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8842782A JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8842782A JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Publications (2)

Publication Number Publication Date
JPS58204599A true JPS58204599A (en) 1983-11-29
JPS6238878B2 JPS6238878B2 (en) 1987-08-20

Family

ID=13942481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8842782A Granted JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Country Status (1)

Country Link
JP (1) JPS58204599A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition
JPS5782188A (en) * 1980-11-07 1982-05-22 Hitachi Ltd Metallizing paste

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition
JPS5782188A (en) * 1980-11-07 1982-05-22 Hitachi Ltd Metallizing paste

Also Published As

Publication number Publication date
JPS6238878B2 (en) 1987-08-20

Similar Documents

Publication Publication Date Title
US5062891A (en) Metallic inks for co-sintering process
US6335077B1 (en) Electrically conductive paste for via-hole and method of producing monolithic ceramic substrate using the same
JPH05235497A (en) Copper conductive paste
JPS58204599A (en) Method of producing ceramic multialyer circuit board
JP2807976B2 (en) Manufacturing method of through hole filled with conductor
JP2000173346A (en) Conductive paste and ceramic multilayer board
JP3098288B2 (en) Conductor composition and ceramic substrate using the same
JPS58219797A (en) Method of producing ceramic multilayer circuit substrate
JPS61278195A (en) Multilayer circuit board and manufacture thereof
JPS59101896A (en) Method of producing ceramic multilayer circuit board
JPS58199595A (en) Method of producing ceramic multialyer circuit board
JPS61164300A (en) Manufacture of ceramic multilayer interconnection circuit board
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JPH08134388A (en) Electrically conductive ink
JPH03116608A (en) Conductor paste and conductor
JPH07202372A (en) Ceramic wiring board, its manufacture, and mounting structure
JPS6150395A (en) Method of producing ceramic multilayer circuit board
JPS63298908A (en) Paste for surface conductor of low temperature baked-up multilayer substrate
JPS58204598A (en) Method of producing ceramic multilayer circuit board
JPS60160192A (en) Method of producing hybrid integrated circuit board
JPS60257196A (en) Ceramic multilayer circuit board
JPS5816353B2 (en) Manufacturing method of ceramic electronic components
JPS6074693A (en) Method of producing ceramic multilayer printed board
JPS6047496A (en) Ceramic board
JPH06313137A (en) Conductive ink