JPS6238878B2 - - Google Patents

Info

Publication number
JPS6238878B2
JPS6238878B2 JP57088427A JP8842782A JPS6238878B2 JP S6238878 B2 JPS6238878 B2 JP S6238878B2 JP 57088427 A JP57088427 A JP 57088427A JP 8842782 A JP8842782 A JP 8842782A JP S6238878 B2 JPS6238878 B2 JP S6238878B2
Authority
JP
Japan
Prior art keywords
paste
conductor
conductor paste
multilayer circuit
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57088427A
Other languages
Japanese (ja)
Other versions
JPS58204599A (en
Inventor
Hideji Kuwashima
Takayoshi Yabuki
Takao Yamada
Mamoru Kamyama
Shozo Yamana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP8842782A priority Critical patent/JPS58204599A/en
Publication of JPS58204599A publication Critical patent/JPS58204599A/en
Publication of JPS6238878B2 publication Critical patent/JPS6238878B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

本発明はセラミツク多層回路基板の製造方法に
関する。 従来、セラミツク多層回路基板は、予め焼結さ
れたセラミツク基板上に導体ペーストを印刷後、
絶縁ペーストを印刷し、これを複数回くり返して
多層回路を形成した後焼成して製造していたが、
この方法によると焼成の際に絶縁層は予め焼結さ
れたセラミツク基板より収縮が大であるため絶縁
層にクラツクが生じたり、反りなどが発生する欠
点があつた。 この欠点を補うため特公昭55−7957号公報、特
公昭55−24271号公報等に示されるようにセラミ
ツクグリーンシート(以下グリーンシートとい
う)上に導体ペーストと絶縁ペーストとを用いて
印刷法で多層回路を形成し、同時焼成する方法を
試みたが、あまり効果的ではなかつた。 また、フラツクスを含むグリーンシートを粉砕
した後、溶剤を加えて再溶解した絶縁ペーストを
用いて上記と同様に導体ペーストと共に印刷法で
多層回路を形成し、同時焼成する方法を試みた
が、このような方法でも多層印刷した絶縁ペース
トが焼結される際に第3図に示すように絶縁層2
にクラツク1を生ずる欠点があつた。なお第3図
において3は絶縁層2の下面の導体層である。 上記の他に特公昭54−38291号公報に示される
ように仮基板上に導体ペーストとフラツクスを含
有する絶縁ペーストとを用いて印刷法で積層物を
一体に焼結せしめ、焼結時または焼結後に前記の
仮基板を積層物から取除いて積層セラミツク基板
を製造する方法があるが、この方法は、仮基板上
面の絶縁層(グリーンシートに相当する)及び他
の絶縁層を形成するのに、全て同質のフラツクス
を含有する絶縁ペーストを使用するため、前述の
フラツクスを含むグリーンシートを粉砕した後、
溶剤を加えて再溶解した絶縁ペーストを用いて導
体ペーストと共に印刷法で多層回路を形成し、同
時焼成する方法と同様の構造となり、絶縁層にク
ラツクが生じる欠点がある。 さらに上記の欠点を補うため本発明者らは種々
検討した結果、絶縁ペーストに含まれるフラツク
スと同一のフラツクスを含有させた導体ペースト
を用いて多層回路を形成し、同時焼成してセラミ
ツク多層回路基板を製造したところ、クラツク、
反りなどの発生を防止することができた。しかし
反面、最外側の導体層のメタライズ部分の接着強
度が抵下し、銀ろう付けしたリードピン、端子な
ど、はんだ付けしたチツプキヤリアなどが剥離す
るという欠点が生じた。 本発明は絶縁層にクラツク、反りなどの発生が
なく、かつ最外側の導体層のメタライズ部分の接
着強度が低下しないセラミツク多層回路基板の製
造方法を提共することを目的とするものである。 本発明者らは絶縁層に発生するクラツク、反り
などは絶縁層の焼結不足に起因することに着目
し、導体ペーストおよび絶縁ペーストに含まれる
フラツクスの成分、含有量、融点、粒径などにつ
いて種々検討を行なつた結果、最外側の導体層を
形成する導体ペーストにはフラツクス成分を含有
しない導体ペーストを、内部の導体層(スルホー
ル部及び回路部)を形成する導体ペーストには、
フラツクス成分を含有する導体ペーストを使用し
たところクラツク、反りなどが発生せず、また銀
ろう付けしたリードピン、端子など、はんだ付け
したチツプキヤリアなどが剥離しないセラミツク
多層回路基板を製造できることを見出した。 本発明は導体ペーストとセラミツク質の絶縁ペ
ーストとをグリーンシート上に複数回印刷し、同
時焼成してセラミツク多層回路基板を製造する方
法において、最外側の導体層を形成する導体ペー
ストにはフラツクス成分を含有しない導体ペース
トを、内部の導体層を形成する導体ペーストには
フラツクス成分を含有する導体ペーストを使用す
るセラミツク多層回路基板の製造方法に関する。 なお本発明においてセラミツク質は何ら制限さ
れるものではなく、例えばアルミナが多く使用さ
れる。またグリーンシートは厚さ、材質、フラツ
クスなど何ら制限されない。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ことが必要であり、最外側の導体層を形成する導
体ペーストにフラツクスを含有させるとメタライ
ズ部分の接着強度が低下する欠点が生じ、また内
部の導体層を形成する導体ペーストにフラツクス
成分を含有させないと絶縁層の焼結不足を解消す
ることはできず、本発明の目的を達成することは
できない。 本発明における内部の導体層とは、スルーホー
ル部及び回路部を示すものであり、使用されるフ
ラツクスは絶縁ペーストに含有するフラツクスと
同一のものを使用することが好ましく、その含有
量は何ら制限されるものではないが、ペースト中
に20重量%以下(0重量%は含まない)含有する
ことが好ましい。 本発明において使用される導体ペーストの種
類、印刷厚さなど何ら制限されない。 以下実施例により本発明を説明する。 実施例 1 平均粒径2μmの高純度アルミナ(アルミナ純
度99.5%以上)96.2重量部に第1表に示すフラツ
クスを3.8重量部添加し均一に混合して原料粉A
とした。 この原料粉A100重量部にバインダーとしてポ
リビニルブチラール樹脂8重量部、可塑剤として
フタル酸エステル4重量部、溶剤としてブタノー
ル20重量部、トリクロルエチレン50重量部を添
加し、ボールミルにて50時間均一に混合してセラ
ミツクスリツプとした後、テープキヤステイング
法により厚さ0.8mmのグリーンシートを得た。 一方前述のセラミツクスリツプをそのまま絶縁
ペーストとして使用した。 次にW(タングステン)導体ペースト(アサヒ
化学製、商品名3TW−1000)90重量部に第1表
に示すフラツクスを10重量部添加し乳ばちで均一
に混合してフラツクス入り導体ペーストを作成し
た。 次いで前述のグリーンシートに直径0.3mm
(φ)のスルーホールを形成した後このスルーホ
ールにフラツクス入り導体ペーストを塗布し、さ
らにグリーンシートの表、裏それぞれにフラツク
ス入り導体ペーストで回路を形成(この状態の時
グリーンシートの表裏は導通される)し、その上
部に前述の絶縁ペーストを30μmの厚さに印刷
し、この工程を表側4回、裏側2回くり返し6層
の多層回路を形成した後最外側の導体層にフラツ
クス成分を含有しないW導体ペースト(アサヒ化
学製、商品名3TW−1000)を塗布した。その後
空気中で300℃まで50℃/時間の昇温速度で加熱
し、300℃からは水素雰囲気中で30℃/時間の昇
温速度で1500℃まで昇温させてグリーンシート、
フラツクス入り導体ペースト、フラツクス成分を
含有しないW導体ペースト、及び絶縁ペーストを
同時焼成しセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を観
察したが絶縁層にクラツク、反りなどは発生しな
かつた。第1図にセラミツク多層回路基板の絶縁
層2の表面の顕微鏡写真を示す。第1図から絶縁
層2にクラツクが発生しないことは明らかであ
る。なお第1図において3は絶縁層2の下面の導
体層である。またメタライズ部分の端子上にリー
ドピンを銀ろうで接着したが、リードピンの剥離
は生じなかつた。
The present invention relates to a method of manufacturing a ceramic multilayer circuit board. Conventionally, ceramic multilayer circuit boards are manufactured by printing conductive paste on a pre-sintered ceramic substrate, and then
Previously, they were manufactured by printing an insulating paste, repeating this multiple times to form a multilayer circuit, and then firing it.
According to this method, the insulating layer shrinks more during firing than the pre-sintered ceramic substrate, so it has the disadvantage that the insulating layer may crack or warp. In order to compensate for this drawback, as shown in Japanese Patent Publication No. 55-7957, Japanese Patent Publication No. 55-24271, etc., a multi-layer printing method using a conductive paste and an insulating paste on a ceramic green sheet (hereinafter referred to as "green sheet") is proposed. I tried forming the circuit and firing it at the same time, but it was not very effective. We also attempted a method of pulverizing a green sheet containing flux, then adding a solvent and remelting the insulating paste to form a multilayer circuit using a printing method along with a conductive paste in the same manner as above, and simultaneously firing it. Even with this method, when the multi-layer printed insulation paste is sintered, the insulation layer 2 is sintered as shown in Figure 3.
There was a defect that caused crack 1. In addition, in FIG. 3, 3 is a conductor layer on the lower surface of the insulating layer 2. In addition to the above, as shown in Japanese Patent Publication No. 54-38291, a conductive paste and an insulating paste containing flux are used on a temporary substrate to sinter the laminate together by a printing method. There is a method of manufacturing a laminated ceramic substrate by removing the above-mentioned temporary substrate from the laminate after drying, but this method involves forming an insulating layer (corresponding to a green sheet) on the top surface of the temporary substrate and other insulating layers. In order to use an insulating paste containing all fluxes of the same quality, after crushing the green sheet containing the aforementioned flux,
The structure is similar to that of a method in which a multilayer circuit is formed by a printing method using an insulating paste that has been redissolved by adding a solvent together with a conductor paste, and then fired at the same time, and has the disadvantage that cracks may occur in the insulating layer. Furthermore, in order to compensate for the above-mentioned drawbacks, the inventors of the present invention conducted various studies, and as a result, formed a multilayer circuit using a conductor paste containing the same flux as that contained in the insulating paste, and simultaneously fired it to form a ceramic multilayer circuit board. When it was manufactured, the crack,
It was possible to prevent the occurrence of warping, etc. However, on the other hand, the adhesive strength of the metallized portion of the outermost conductor layer deteriorated, resulting in the delamination of silver-brazed lead pins, terminals, and soldered chip carriers. An object of the present invention is to provide a method for manufacturing a ceramic multilayer circuit board in which no cracks or warpage occur in the insulating layer, and the adhesive strength of the metallized portion of the outermost conductor layer does not decrease. The present inventors focused on the fact that cracks, warpage, etc. that occur in the insulating layer are caused by insufficient sintering of the insulating layer. As a result of various studies, we decided to use a conductor paste that does not contain a flux component for the conductor paste that forms the outermost conductor layer, and a conductor paste that does not contain flux components for the conductor paste that forms the inner conductor layer (through-hole part and circuit part).
It has been discovered that by using a conductor paste containing a flux component, it is possible to produce a ceramic multilayer circuit board without cracking or warping, and in which silver-brazed lead pins, terminals, and soldered chip carriers do not peel off. The present invention is a method for manufacturing a ceramic multilayer circuit board by printing a conductor paste and a ceramic insulating paste on a green sheet multiple times and firing them simultaneously, in which the conductor paste forming the outermost conductor layer contains a flux component. The present invention relates to a method of manufacturing a ceramic multilayer circuit board using a conductor paste containing no flux component and a conductor paste containing a flux component for the conductor paste forming the internal conductor layer. In the present invention, the ceramic material is not limited in any way, and for example, alumina is often used. Furthermore, there are no restrictions on the thickness, material, flux, etc. of the green sheet. In the present invention, it is necessary to use a conductor paste that does not contain a flux component as the conductor paste that forms the outermost conductor layer, and a conductor paste that contains a flux component as the conductor paste that forms the inner conductor layer. However, if the conductor paste that forms the outermost conductor layer contains flux, the adhesive strength of the metallized part will decrease, and if the conductor paste that forms the inner conductor layer does not contain a flux component, the insulating layer will burn out. The lack of binding cannot be resolved, and the object of the present invention cannot be achieved. The internal conductor layer in the present invention refers to the through-hole part and the circuit part, and the flux used is preferably the same as the flux contained in the insulating paste, and there are no restrictions on the content. However, it is preferable that the paste contains 20% by weight or less (not including 0% by weight). The type of conductive paste used in the present invention, the printing thickness, etc. are not limited at all. The present invention will be explained below with reference to Examples. Example 1 3.8 parts by weight of the flux shown in Table 1 was added to 96.2 parts by weight of high-purity alumina (alumina purity of 99.5% or more) with an average particle size of 2 μm and mixed uniformly to obtain raw material powder A.
And so. To 100 parts by weight of this raw material powder A, 8 parts by weight of polyvinyl butyral resin as a binder, 4 parts by weight of phthalate ester as a plasticizer, 20 parts by weight of butanol and 50 parts by weight of trichlorethylene as a solvent were added, and the mixture was uniformly mixed in a ball mill for 50 hours. After that, a green sheet with a thickness of 0.8 mm was obtained by tape casting. On the other hand, the ceramic strip described above was used as is as an insulating paste. Next, 10 parts by weight of the flux shown in Table 1 was added to 90 parts by weight of W (tungsten) conductor paste (manufactured by Asahi Chemical, trade name 3TW-1000) and mixed uniformly with a pestle to create a flux-containing conductor paste. did. Next, add a diameter of 0.3mm to the aforementioned green sheet.
After forming a through hole (φ), apply flux-cored conductor paste to this through-hole, and then form a circuit with flux-cored conductor paste on each of the front and back sides of the green sheet (in this state, the front and back sides of the green sheet are conductive). Then, the above-mentioned insulating paste was printed on top to a thickness of 30 μm, and this process was repeated 4 times on the front side and 2 times on the back side to form a 6-layer multilayer circuit, and then a flux component was applied to the outermost conductor layer. A W-containing conductor paste (manufactured by Asahi Chemical, trade name 3TW-1000) was applied. The green sheet is then heated to 300°C in air at a heating rate of 50°C/hour, and from 300°C to 1500°C at a heating rate of 30°C/hour in a hydrogen atmosphere.
A flux-containing conductor paste, a W conductor paste containing no flux component, and an insulating paste were simultaneously fired to obtain a ceramic multilayer circuit board. When the appearance of this ceramic multilayer circuit board was observed, no cracks or warping occurred in the insulating layer. FIG. 1 shows a microscopic photograph of the surface of the insulating layer 2 of the ceramic multilayer circuit board. It is clear from FIG. 1 that no cracks occur in the insulating layer 2. In FIG. 1, reference numeral 3 denotes a conductor layer on the lower surface of the insulating layer 2. Furthermore, lead pins were bonded onto the terminals of the metallized portion using silver solder, but no peeling of the lead pins occurred.

【表】 比較例 1 実施例1で使用したグリーンシートのスルーホ
ールにフラツクス成分を含有しないW導体ペース
ト(アサヒ化学製、商品名3TW−1000)を塗布
し、次いでグリーンシートの表、裏それぞれに前
述と同じフラツクス成分を含有しないW導体ペー
スト及び実施例1で使用した絶縁ペーストを使用
しその他は実施例1と同様の方法で6層の多層回
路を形成した。このものを実施例1と同様の条件
で焼成してセラミツク多層回路基板を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところ第2図に示すようにスル
ーホール上の絶縁層2にマイクロクラツク1、反
りなどが発生した。ただしメタライズ部分の端子
上にリードピンを銀ろうで接着したが、リードピ
ンの剥離は生じなかつた。なお第2図において3
は絶縁層2の下面の導体層である。 比較例 2 最外側の導体層に実施例1で使用したフラツク
ス入り導体ペーストを使用し、その他は実施例1
と同様の方法及び条件でセラミツク多層回路基板
を得た。 このセラミツク多層回路基板について外観を顕
微鏡等で観察したところスルーホール上の絶縁層
にマイクロクラツク、反りなどは発生しなかつた
が、メタライズ部分の端子上にリードピンを銀ろ
う付けしたところリードピンの接着強度は、実施
例1の約50%に減少し、リードピンに圧力を少し
かけただけで剥離した。 本発明は最外側の導体層を形成する導体ペース
トにはフラツクス成分を含有しない導体ペースト
を、内部の導体層を形成する導体ペーストにはフ
ラツクス成分を含有する導体ペーストを使用する
ので、絶縁層の焼結不足が解消されクラツク、反
りなどの発生を皆無にすることができると共に最
外側の導体層のメタライズ部分の接着強度が低下
しないためリードピン、端子、チツプキヤリアな
どが剥離しないセラミツク多層回路基板を製造す
ることができる。
[Table] Comparative Example 1 A flux-free W conductor paste (manufactured by Asahi Chemical, trade name 3TW-1000) was applied to the through holes of the green sheet used in Example 1, and then applied to the front and back sides of the green sheet. A 6-layer multilayer circuit was formed in the same manner as in Example 1, except that the same W conductor paste that did not contain the flux component as described above and the insulating paste used in Example 1 were used. This product was fired under the same conditions as in Example 1 to obtain a ceramic multilayer circuit board. When the appearance of this ceramic multilayer circuit board was observed using a microscope, microcracks 1 and warpage were found in the insulating layer 2 above the through holes, as shown in FIG. However, although the lead pin was bonded to the terminal of the metallized part using silver solder, the lead pin did not peel off. In addition, in Figure 2, 3
is a conductor layer on the lower surface of the insulating layer 2. Comparative Example 2 The flux-cored conductor paste used in Example 1 was used for the outermost conductor layer, and the other parts were as in Example 1.
A ceramic multilayer circuit board was obtained using the same method and conditions. When we observed the appearance of this ceramic multilayer circuit board using a microscope, we found that there were no microcracks or warping in the insulating layer above the through holes, but when lead pins were silver soldered onto the terminals in the metallized part, the lead pins adhered. The strength was reduced to about 50% of that in Example 1, and the lead pin was peeled off by applying only a small amount of pressure. In the present invention, a conductor paste that does not contain a flux component is used as the conductor paste that forms the outermost conductor layer, and a conductor paste that contains a flux component is used as the conductor paste that forms the inner conductor layer. The lack of sintering is eliminated, eliminating the occurrence of cracks, warping, etc., and the adhesive strength of the metallized part of the outermost conductor layer does not decrease, so lead pins, terminals, chip carriers, etc. can be manufactured in a ceramic multilayer circuit board that does not peel off. can do.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、実施例で得たセラミツク多層回路基
板の表面の顕微鏡写真、第2図は、比較例で得た
セラミツク多層回路基板の表面の顕微鏡写真およ
び第3図は、従来法で得たセラミツク多層回路基
板の表面の顕微鏡写真である。 符号の説明、1……クラツク、2……絶縁層、
3……導体層。
Figure 1 is a photomicrograph of the surface of the ceramic multilayer circuit board obtained in the example, Figure 2 is a photomicrograph of the surface of the ceramic multilayer circuit board obtained in the comparative example, and Figure 3 is the photomicrograph of the surface of the ceramic multilayer circuit board obtained by the conventional method. This is a microscopic photograph of the surface of a ceramic multilayer circuit board. Explanation of symbols, 1...Crack, 2...Insulating layer,
3...Conductor layer.

Claims (1)

【特許請求の範囲】[Claims] 1 導体ペーストとセラミツク質の絶縁ペースト
とをセラミツクグリーンシート上に複数回印刷
し、同時焼成してセラミツク多層回路基板を製造
する方法において、最外側の導体層を形成する導
体ペーストにはフラツクス成分を含有しない導体
ペーストを、内部の導体層を形成する導体ペース
トにはフラツクス成分を含有する導体ペーストを
使用することを特徴とするセラミツク多層回路基
板の製造方法。
1. In a method of manufacturing a ceramic multilayer circuit board by printing a conductor paste and a ceramic insulating paste multiple times on a ceramic green sheet and firing them simultaneously, a flux component is added to the conductor paste forming the outermost conductor layer. A method for producing a ceramic multilayer circuit board, characterized in that a conductor paste containing no flux component is used as a conductor paste that does not contain a flux component, and a conductor paste that contains a flux component is used as a conductor paste that forms an internal conductor layer.
JP8842782A 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board Granted JPS58204599A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8842782A JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8842782A JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Publications (2)

Publication Number Publication Date
JPS58204599A JPS58204599A (en) 1983-11-29
JPS6238878B2 true JPS6238878B2 (en) 1987-08-20

Family

ID=13942481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8842782A Granted JPS58204599A (en) 1982-05-25 1982-05-25 Method of producing ceramic multialyer circuit board

Country Status (1)

Country Link
JP (1) JPS58204599A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition
JPS5782188A (en) * 1980-11-07 1982-05-22 Hitachi Ltd Metallizing paste

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696794A (en) * 1979-12-29 1981-08-05 Matsushita Electric Ind Co Ltd Metalizing composition
JPS5782188A (en) * 1980-11-07 1982-05-22 Hitachi Ltd Metallizing paste

Also Published As

Publication number Publication date
JPS58204599A (en) 1983-11-29

Similar Documents

Publication Publication Date Title
JP5582069B2 (en) Ceramic multilayer substrate
JPH09260844A (en) Ceramic multilayered board manufacturing method
JP2003031948A (en) Method of manufacturing ceramic multilayer board
JPS6238878B2 (en)
JPS6238880B2 (en)
JP2005268672A (en) Substrate
JP2005039164A (en) Method for manufacturing glass ceramic wiring board
JP3100796B2 (en) Method for manufacturing multilayer ceramic substrate
JP3909196B2 (en) Manufacturing method of glass ceramic substrate
JPH08134388A (en) Electrically conductive ink
JPS6238877B2 (en)
JPH05167253A (en) Manufacture of multilayer ceramic board
JPS6238879B2 (en)
JPS6237920B2 (en)
JP3222296B2 (en) Conductive ink
JPS6237917B2 (en)
JPH11340082A (en) Multilayer chip component and its manufacture
JP2005072558A (en) Ceramic substrate and its manufacturing method
JPS6237919B2 (en)
JPS6237918B2 (en)
JP2515165B2 (en) Method for manufacturing multilayer wiring board
JP3878803B2 (en) Manufacturing method of glass ceramic substrate
JPS59101896A (en) Method of producing ceramic multilayer circuit board
JP3166953B2 (en) Manufacturing method of ceramic electronic components
JPH1097949A (en) Manufacture of laminated capacitor