JPS58200561A - 平形半導体スタツク - Google Patents

平形半導体スタツク

Info

Publication number
JPS58200561A
JPS58200561A JP57083840A JP8384082A JPS58200561A JP S58200561 A JPS58200561 A JP S58200561A JP 57083840 A JP57083840 A JP 57083840A JP 8384082 A JP8384082 A JP 8384082A JP S58200561 A JPS58200561 A JP S58200561A
Authority
JP
Japan
Prior art keywords
pressure welding
pressure
force
flat semiconductor
welding force
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57083840A
Other languages
English (en)
Inventor
Shozo Otomo
大友 昭三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57083840A priority Critical patent/JPS58200561A/ja
Publication of JPS58200561A publication Critical patent/JPS58200561A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は平形半導体スタックに関し、特に互に異なる
圧接力を必要とす複数の平形半導体素子を積層して組込
んでいる平形半導体スタックに関する。
〔発明0afr的背景及びその問題点〕一般に平形!P
導体スタック1ickいて、各平形半導体素子の圧接力
が全て同一でよい場合は、第1図に示す如く平形半導体
素子1・・・tそれぞれ冷却フィン2・・・で挾む工う
にして積層し、その状態で両端に絶縁座3,3【介在し
て押え板4.4相互間に装着し、その両端押え板4,4
に圧接用皿ばねs2各々有し九複数本の締付ボルト6・
°・を挿過すると共に、該皿ばね5・・・外側に締付板
7t−配して、両端エリナツト8・・・を締付けること
で構成してい友。
これに対して互に異なる圧接力を必要とする複Ikの平
形半導体素子を積層して組込み構成する場合は、第2図
に示す如く締付ボルト6・・・に中間弁え板9【固定し
て設け、この中間弁え板9と両端押え板4,4との会相
互間に互に異なる圧接力を必要とする平形半導体素子1
,1′を各々冷却フィン2.1並びに絶縁座3,3で挾
む如く積層した状態で装着し、その両端押え板4,4の
外側に当皺方の平形半導体素子1゜1′の各々に必要な
圧接力を出すことができるように相互に異なるばね定数
tもつ圧接用皿ばねs、s’y<介在させて締付板1,
1を配し1そしてその内外@エリナツト8・・・t−締
付けて構成していた。
ところで上記[2図に示したように互に必要とする圧接
力が異なる平形半導体素子1,1′を積層して組込むス
タックにおいては1、中間弁え板9に締付ボルト6・・
・を固定しているのでその中間弁え板9の両側の素子J
 、J”i完全に別々に締付けなければならず、そのス
タック締付は作業が非常に困難であつ几0又その中「)
押え板9に対する各締付ボルト6・・・の固定も面倒7
ありえ。     1・ 〔発明の目的〕 この発明は上記事情vcliみなされたもので、各々必
要とする圧接力が異なる複数の平形半導体素子を積層状
態に組込むものでありながら、そのスタック締付は作業
が簡単且つ確実で、各素子【各々の必要とする圧接力に
見合った力で締付は保持できる平形半導体スタックを提
供することを目的とする0 〔発明の概要〕 この発明は中間弁え板【締付ボルト挿通孔せずKll動
可能に設けておくと共に、その中間弁え板を上記締付ボ
ルトに固定し九ばね座に圧接力隣整用皿ばねt介して受
けさせ、そうし友中間押え板と両端押え板との缶相互間
に互に異なる圧接力を必要とする平形半導体素子?それ
ぞれ冷却フィン及び絶縁座で挾んで積層する状態で装着
して、錬両端押え板を圧接用皿ばねt介してナツトにエ
リ締付けた構成であって、上記msの圧接用皿ばねと中
間の圧接力訓整用皿ばねとt適当なばね定数のものに選
定することで、上記丙子形半導体素子を同時にそれぞれ
の必要とする圧接力に見食う力で加圧締付けることがで
きる非常に簡便な平形半導体スタック?要旨とするもの
である。′ 〔発明の実施例〕 以下この発明の一実施例を第3図、第4図により説明す
る0なお図中上記jI1図、第2図のものと同−構成倉
なす部分は図面に同一符号【付して説明の簡略化を図る
ものとする。
ここで、第3図、第4図に示す如く中間弁え板9′は各
締付ボルト6・・・に対して固定せずに両端押え板4.
4と同様にボルト挿通孔91′を有して該ボルト6・・
・の長手方向に摺動可能に設けられている。その代わり
に各締付ボルト6・・・の略中間部にはばね座10・・
・がそれぞれ溶接固定され、その各ばね座10・・・と
上記中間弁え板9′との間に圧接力調整用層ばね11・
・・が介在されている。なお、両端押え板4,4の一方
のものは第2図と同様に圧接用皿ばねS・・・七介在し
て締付板1によりナツト8・・・で加圧締付けられてい
る。
而して、上述し九構成のスタックにおいては、両端押え
板4,4″ft加圧してナツト8・・・を締付ければ、
図示左側の平形半導体素子1は圧接用皿ばね5による圧
接力を受けるのみであるが、図示右側の平形半導体素子
1′は上記圧接用皿ばね5による圧接力に圧接力詞整用
皿ばね110圧接力を加え九圧接力會受けるようになり
、これにて同一スタック内に積層状態で装着した素子1
 e 1”を互に異なる圧接力で同時に締付けることが
可能であって、圧接用皿ばね5は左側む平形半導体素子
1の必要とする圧接力に見合うばね定数のものt1圧接
力調整用皿ばね11は右@0平形半導体素子1′の必要
とする圧接力から上記圧接用皿ばね5の圧接力紮差し引
い次位に見合うばね定数のものr選定するだけで良く、
その加圧締付作業は第1因のものと同様に簡単に行うこ
とができ、又第2図に示す如く圧接用皿ばね5と締付板
2は両端側に各々設ける必要がなく片側のみで済むので
装置の小形化も図れるようになる。
ま九、第5図のものはこの発明の他の実施例【示すもの
で、第4図と逆にばね座IQの左側に圧接力調整用皿ば
ね11【介在して中間弁え板9et支持した構成で、こ
の場合図示省略したが左側の平形半導体素子は圧接用皿
ばね6の圧接力【受け、右側の平形半導体素子は圧接用
皿ばね5と圧接力調整用皿ばね11との圧接力の差圧【
受けることにエリ、これにて左側が大で右側が小さい圧
接力が得られるよ5になる0なお、上記実施例では中間
弁え板9′【−個設は九場合【述ぺ友が、これのみに限
定されることなく、咳中間押え板9′を両為押え板4゜
4相互間に複数個配して各々の間に平形半導体素子を介
在させるようにしてもよい。
〔発明の効果〕
この発明は以上詳述した如くなし次から、各々必要とす
る圧接力が異なる複数の平形半導体素子を積層状態に組
込むものでありながら、それらの締付作業が非常に簡単
・確実に且つ同時にできて、各素子を各々の必要とする
圧接力に見合つ九力で締付は保持できる極めて実用性大
なるものとなる。
【図面の簡単な説明】
第1−図は同一圧接力で締付けてよい場合の従来のスタ
ック上水す正面図、第2図は圧接力の異なる場合の従来
のスタックを示す正面図、第3図はこの発明の一実施例
を示す正面図、第4図は第3図の要部拡大断面図、第5
図はこの発明の他の実施例を示す第4図に相当する部分
の拡大断面図である0 1.1′・・・平形半導体素子、2・・・冷却フィン、
3・・・絶縁座゛、4・・・両端押え板、5.5’・・
・圧接用皿ばね、6・・・締付ボルト、1・・・締付板
、8・・・ナツト、9,9′・・・中間弁え板、10・
・・ばね座、11・・・圧接力調整用皿ばね0 出願人代理人 弁理士  鈴 江 武 彦矛1図 矛4I!i 矛5図

Claims (1)

  1. 【特許請求の範囲】 両端押え板と中間弁え板とO各相瓦間に各々臭なる圧接
    力を必要とする平形半導体素子をそれぞれ冷却フィン及
    び絶縁座で挾んで積1する状態で装着して圧接用皿ばね
    を介して締付ボルトにより加圧締付けてなる平形半導体
    スタック、において、上記圧接力の異なる平形半導体素
    子層の間に配する中間弁え板【締付ボルトに対し固定せ
    ずに摺動可能に設すると共に、その中間弁え板の圧接力
    の小さな平形半導体素子層側面と対向してばね座を上記
    締付ボルトに固定して設け、このばね座と中間弁え板と
    の間に圧接方―整用皿ばねt介在させて構成したことt
    特徴とする平形半導体スタック0
JP57083840A 1982-05-18 1982-05-18 平形半導体スタツク Pending JPS58200561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57083840A JPS58200561A (ja) 1982-05-18 1982-05-18 平形半導体スタツク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57083840A JPS58200561A (ja) 1982-05-18 1982-05-18 平形半導体スタツク

Publications (1)

Publication Number Publication Date
JPS58200561A true JPS58200561A (ja) 1983-11-22

Family

ID=13813897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57083840A Pending JPS58200561A (ja) 1982-05-18 1982-05-18 平形半導体スタツク

Country Status (1)

Country Link
JP (1) JPS58200561A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559371A (en) * 1992-08-10 1996-09-24 Aeg Schienenfahrzeuge Gmbh Arrangement for premounting disk-shaped cell semiconductors contactable by pressure
WO2016000775A1 (de) * 2014-07-03 2016-01-07 Siemens Aktiengesellschaft Spannverband mit federeinrichtung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559371A (en) * 1992-08-10 1996-09-24 Aeg Schienenfahrzeuge Gmbh Arrangement for premounting disk-shaped cell semiconductors contactable by pressure
WO2016000775A1 (de) * 2014-07-03 2016-01-07 Siemens Aktiengesellschaft Spannverband mit federeinrichtung

Similar Documents

Publication Publication Date Title
US6040072A (en) Apparatus and method for compressing a stack of electrochemical cells
US20100224674A1 (en) Fixture apparatus for low-temperature and low-pressure sintering
JPS58200561A (ja) 平形半導体スタツク
EP2109885B1 (en) Compression clamping of semiconductor components
JP2002063929A (ja) 燃料電池のスタック構造
US3270513A (en) Thermoelectric water cooler
JPH09270267A (ja) 燃料電池
JP2000357769A (ja) 半導体スタック
JPS60205972A (ja) 燃料電池
JP2549628B2 (ja) ギヤツプ付鉄心形リアクトル
JP2004335777A (ja) 平型半導体素子用スタック
JP3069236B2 (ja) 半導体スタック
WO2016174695A1 (ja) 圧接型半導体素子用スタック
JPH11215804A (ja) 平型半導体素子用スタック
DE3223532A1 (de) Anordnung zum verspannen mehrerer scheibenfoermiger halbleiterbauelemente
JPS58139453A (ja) 横置形半導体スタツク
JPH06177292A (ja) 半導体スタック
JPH0229728Y2 (ja)
JP2004327125A (ja) 外部マニホルド型燃料電池
JPS59110149A (ja) 半導体素子ユニツトの加圧装置
JP6772874B2 (ja) 燃料電池セルの発電検査方法
JP2022106195A (ja) 加圧装置
JP2951556B2 (ja) アルミ板の加圧焼鈍方法
JPH0837198A (ja) 加圧装置
JPS60207359A (ja) 半導体スタツク