JPS5820017A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS5820017A JPS5820017A JP11952081A JP11952081A JPS5820017A JP S5820017 A JPS5820017 A JP S5820017A JP 11952081 A JP11952081 A JP 11952081A JP 11952081 A JP11952081 A JP 11952081A JP S5820017 A JPS5820017 A JP S5820017A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- circuit
- automatic gain
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 claims abstract description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 9
- 238000007599 discharging Methods 0.000 claims abstract 3
- 238000010586 diagram Methods 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は自動利得制御回路に係り、自動利得制御のりカ
バリ時定数を入力信号の大きさに応じて可変する構成と
し、過大レベル入力信号が断たれた直後の適正、レベル
入力信号を確実にとり出し得る自動利得制御回路を提供
することを目的とする。
バリ時定数を入力信号の大きさに応じて可変する構成と
し、過大レベル入力信号が断たれた直後の適正、レベル
入力信号を確実にとり出し得る自動利得制御回路を提供
することを目的とする。
例えばポータプル形のビデオテープレコーダの記骨回路
には、記碌アンプに過大レベル入力信号が供給されると
出力信号に歪を生じるのでこれを防止する目的で入力信
号のレベルに応じてループ利得を可変させて適正レベル
の信号を記碌アンプに供給するように制御する自動利得
制御（以下、ＡＧＯという）回路が設けられている。従
来、例えば、第１図に示す如く、入力端子１に入来した
例えばマイクロホンからの音声信号は抵抗Ｒ１゜記録ア
ンプ２を介して出力端子３よりとり出される。この際、
記録アンプ２の出力はＡＧＯアンプにて増＠された後、
後述のコンデンサ０と共にムＧ。
には、記碌アンプに過大レベル入力信号が供給されると
出力信号に歪を生じるのでこれを防止する目的で入力信
号のレベルに応じてループ利得を可変させて適正レベル
の信号を記碌アンプに供給するように制御する自動利得
制御（以下、ＡＧＯという）回路が設けられている。従
来、例えば、第１図に示す如く、入力端子１に入来した
例えばマイクロホンからの音声信号は抵抗Ｒ１゜記録ア
ンプ２を介して出力端子３よりとり出される。この際、
記録アンプ２の出力はＡＧＯアンプにて増＠された後、
後述のコンデンサ０と共にムＧ。
アタックタイムを決定する抵抗几、を介してダイオード
Ｄ、に供給されここで整流されて入力信号のレベルに応
じた大き専の人ＧＯ電圧とされ、可変インピーダンス素
子５のインピーダンスを可変してループ利得を可変し、
適正レベルの信号が記録アンプ２に供給されるように制
御する。
Ｄ、に供給されここで整流されて入力信号のレベルに応
じた大き専の人ＧＯ電圧とされ、可変インピーダンス素
子５のインピーダンスを可変してループ利得を可変し、
適正レベルの信号が記録アンプ２に供給されるように制
御する。
然るに、この従来のＡＧＯ回路は、ＡＧＯのリカバリタ
イムを決定する抵抗Ｒ１，コンデンサ０よりなる放電回
路の時定数が入力信号レベルに関係なく一定であるため
、過大レベル入力信号が入来した時は放電時間が長くな
るので正規の利得に戻るの番こ時間がかかり、第２図に
破線で示す如く、適正レベル入力信号に対して例えば＋
４０ｄＢ以上の過大レベル入力信号が入来した時のりカ
バリタイムは約４０秒にもなり、過大レベル信号が入来
してこれが断たれた直後（例えば４秒後）では約３０ｄ
Ｂのレベル低下となり、この時適正レベル信号が入来す
るとこれを確実にとり出し得ない欠点があった。
イムを決定する抵抗Ｒ１，コンデンサ０よりなる放電回
路の時定数が入力信号レベルに関係なく一定であるため
、過大レベル入力信号が入来した時は放電時間が長くな
るので正規の利得に戻るの番こ時間がかかり、第２図に
破線で示す如く、適正レベル入力信号に対して例えば＋
４０ｄＢ以上の過大レベル入力信号が入来した時のりカ
バリタイムは約４０秒にもなり、過大レベル信号が入来
してこれが断たれた直後（例えば４秒後）では約３０ｄ
Ｂのレベル低下となり、この時適正レベル信号が入来す
るとこれを確実にとり出し得ない欠点があった。
本発明は上記欠点を除去したものであり、以下、第２図
及び第３図、・と共にその一実施例について説明する。
及び第３図、・と共にその一実施例について説明する。
第３図は本発明になるＡＧＯ回路の一実施例の回路図を
示し、同図中、第１図と同一構成部分には同一番号、同
一符号を付す。同図において、電源Ｖ。。とアースとの
間には抵抗Ｒ４及び抵抗Ｒ５が直列に接続されており、
この接続点はダイオードＤ２を介して抵抗Ｒ８と可変イ
ンピーダンス素子５との接続点に接続されている。電源
ｖＣｃの電圧値及び抵抗Ｒ４，Ｒ，の抵抗値は、適正レ
ベル入力信号に対して例えば＋２０ ｄＢ以上の過大レ
ベル信号が入来した時にＡＧＯ電圧がダイオードＤ２の
両端間電圧と抵抗Ｒｓの両端間電圧との和の電圧以上に
なるように設定されており、一方、適正レベル入力信号
に対して＋２０ ｄＢ以下のレベルの信号が入来した時
にＡＧＯ電圧が上記和の電圧以下になるように設定され
ている。
示し、同図中、第１図と同一構成部分には同一番号、同
一符号を付す。同図において、電源Ｖ。。とアースとの
間には抵抗Ｒ４及び抵抗Ｒ５が直列に接続されており、
この接続点はダイオードＤ２を介して抵抗Ｒ８と可変イ
ンピーダンス素子５との接続点に接続されている。電源
ｖＣｃの電圧値及び抵抗Ｒ４，Ｒ，の抵抗値は、適正レ
ベル入力信号に対して例えば＋２０ ｄＢ以上の過大レ
ベル信号が入来した時にＡＧＯ電圧がダイオードＤ２の
両端間電圧と抵抗Ｒｓの両端間電圧との和の電圧以上に
なるように設定されており、一方、適正レベル入力信号
に対して＋２０ ｄＢ以下のレベルの信号が入来した時
にＡＧＯ電圧が上記和の電圧以下になるように設定され
ている。
ここで、入力端子１に適正レベル信号に対して＋ ２０
ｄＢ以下の信号が入来すると、ダイオードＤ１にて整
流されて得られたＡＧＯ電圧は上記のようにダイオード
Ｄ、の両端間電圧と抵抗Ｒ５の両端間電圧との和の電圧
以下であるので、ダイオードＤ２は非導通状態になる。
ｄＢ以下の信号が入来すると、ダイオードＤ１にて整
流されて得られたＡＧＯ電圧は上記のようにダイオード
Ｄ、の両端間電圧と抵抗Ｒ５の両端間電圧との和の電圧
以下であるので、ダイオードＤ２は非導通状態になる。
これにより、ダイオードＤ、の出力と可変インピーダン
ス索子５との間には第１図示の従来回路と同様に抵抗Ｒ
１及びコンデンサ０が並列暑こ接続されたことになり、
放電電流は抵抗Ｒ３を介して流れ、ＡＧＯのリカバリ時
定数は放電回路（Ｒ３，Ｏ）で決定される比較的長い値
とされる。
ス索子５との間には第１図示の従来回路と同様に抵抗Ｒ
１及びコンデンサ０が並列暑こ接続されたことになり、
放電電流は抵抗Ｒ３を介して流れ、ＡＧＯのリカバリ時
定数は放電回路（Ｒ３，Ｏ）で決定される比較的長い値
とされる。
この場合、入力信号レベルを−２０ｄＢ 、出力信号レ
ベルを−６ｄＢとすると、その差は一１４ｄＢであり、
１４ｄＢ程度の過大レベル入力信号に対してはりカバリ
時定数は１０５ｅｃ７１０ ｄＢであり、実用上問題は
ない。
ベルを−６ｄＢとすると、その差は一１４ｄＢであり、
１４ｄＢ程度の過大レベル入力信号に対してはりカバリ
時定数は１０５ｅｃ７１０ ｄＢであり、実用上問題は
ない。
一方、入力端子１に適正レベル信号に対して＋ ２０
ｄＢ以上の過大レベル信号が入来すると、ＡＧＯ電圧は
上記のようにダイオードＤ２の両端間電圧と抵抗Ｒ，の
両端間電圧との和の電圧以上になるので、ダイオードＤ
、は導通状態になる。
ｄＢ以上の過大レベル信号が入来すると、ＡＧＯ電圧は
上記のようにダイオードＤ２の両端間電圧と抵抗Ｒ，の
両端間電圧との和の電圧以上になるので、ダイオードＤ
、は導通状態になる。
これにより、ダイオードＤ工の出力と可変インピーダン
ス索子５との間には抵抗Ｒ，、Ｒ，及びコンデンサ０が
並列に接続され、放電電流は抵抗Ｒ３゜Ｒ６を介して流
れ、放電時間は放電回路（Ｒ，、Ｒ，。
ス索子５との間には抵抗Ｒ，、Ｒ，及びコンデンサ０が
並列に接続され、放電電流は抵抗Ｒ３゜Ｒ６を介して流
れ、放電時間は放電回路（Ｒ，、Ｒ，。
０）で決定され、上記の場合よりも短かい２５ｅｃ７１
０ｄＢｌｉ度とされる。
０ｄＢｌｉ度とされる。
従って、＋４０ｄＢ以上の信号入来時においてＯｄＢに
復帰するりカバリタイムは、第２図に実線で示す如く、
従来の略Ｉの２０秒１度であり、過大レベル信号が入来
してこれが断たれた直後（４秒後）のレベル低下は約１
６ｄＢＱ度となる。即ち、過大レベル信号入来４秒後の
信号は従来のものの約５倍程度のレベルまで回復し、従
来のものに比して過大レベル信号入来直後の適正レベル
信号を確実にとり出し得る。
復帰するりカバリタイムは、第２図に実線で示す如く、
従来の略Ｉの２０秒１度であり、過大レベル信号が入来
してこれが断たれた直後（４秒後）のレベル低下は約１
６ｄＢＱ度となる。即ち、過大レベル信号入来４秒後の
信号は従来のものの約５倍程度のレベルまで回復し、従
来のものに比して過大レベル信号入来直後の適正レベル
信号を確実にとり出し得る。
上述の如く、本発明になるＡＧＯ回路は、リカバリ時定
数を入力信号レベルの大きさに応じて最適値になる様に
可変させる回路を設けたため、設定した以上の過大レベ
ル信号が入来した時リカバリ時定数が小になるように設
定した場合、適正レベルの信号が入来すると比較的長い
リカバリ時定数により十分なＡＧＯをかけ得る一方、例
えばマイクロホンを誤って落下させてしまった場合等設
定した以上の過大レベル信号が入来すると比較的短かい
リカバリ時定数により元の利得に復帰する時間を短かく
し得、これにより、その直後に入来した適正レベルの信
号を確実にとり出し得、リカバリ時定数を、常に一定に
設定されている従来のものに比して動作信頼性を向上し
得る等の特長を有する。
数を入力信号レベルの大きさに応じて最適値になる様に
可変させる回路を設けたため、設定した以上の過大レベ
ル信号が入来した時リカバリ時定数が小になるように設
定した場合、適正レベルの信号が入来すると比較的長い
リカバリ時定数により十分なＡＧＯをかけ得る一方、例
えばマイクロホンを誤って落下させてしまった場合等設
定した以上の過大レベル信号が入来すると比較的短かい
リカバリ時定数により元の利得に復帰する時間を短かく
し得、これにより、その直後に入来した適正レベルの信
号を確実にとり出し得、リカバリ時定数を、常に一定に
設定されている従来のものに比して動作信頼性を向上し
得る等の特長を有する。
第１図は従来回路の一例の回路図、第２図は従来回路及
び本発明回路における過大レベル信号入力時のりカバリ
タイム対レベル特性図、第３図は本発明回路の一実施例
の回路図である。 １・・・入力端子、３０・出力端子、５・・・可変イン
ピーダンス素子、Ｏｌｌ・・コンデンサ、８３〜１％、
ｓｅｅ抵抗、Ｄｌ、Ｄ２■・ダイオード、ｖｏＣ・・
り電源。
び本発明回路における過大レベル信号入力時のりカバリ
タイム対レベル特性図、第３図は本発明回路の一実施例
の回路図である。 １・・・入力端子、３０・出力端子、５・・・可変イン
ピーダンス素子、Ｏｌｌ・・コンデンサ、８３〜１％、
ｓｅｅ抵抗、Ｄｌ、Ｄ２■・ダイオード、ｖｏＣ・・
り電源。
Claims (2)
- （１） 利得を元に復帰させるリカバリ時定数を、入
力信号レベルの大きさに応じて可変させる回路を設けて
なることを特徴とする自動利得制御回路。 - （２） 骸リカバリ時定数を可変させる回路は、利得
を可変する素子に、自動利得制御電圧を印加して保持す
るコンデンサと抵抗とを並列接続されｊｌＥｌの放電時
定数を有する第１の放電回路と、咳自動利得制御電圧が
閾値以上曇こ違した時に導通するダイオードを介しぞ接
続された抵抗と該コンデンサとを並列接続され諌第１の
放電時定数より小さい第２の放電時定数を有する第２の
放電°回路とよりなり、骸入力信号レベルが相対的に大
の時該第２の放電回路により誼コンデンサを放ｔさせる
回路であることを特徴とする特許請求の範囲第１項記載
の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11952081A JPS5820017A (ja) | 1981-07-30 | 1981-07-30 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11952081A JPS5820017A (ja) | 1981-07-30 | 1981-07-30 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820017A true JPS5820017A (ja) | 1983-02-05 |
| JPS6317363B2 JPS6317363B2 (ja) | 1988-04-13 |
Family
ID=14763302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11952081A Granted JPS5820017A (ja) | 1981-07-30 | 1981-07-30 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820017A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69108096T2 (de) * | 1990-05-17 | 1995-10-12 | Tornos Sa Fabrique De Machine | Riemenscheibe. |
| JPH05332420A (ja) * | 1992-05-29 | 1993-12-14 | Nippon Mektron Ltd | 搬送用歯付プ−リ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372441A (en) * | 1976-12-08 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Automatic gain control unit |
| JPS54135948U (ja) * | 1978-03-14 | 1979-09-20 |
-
1981
- 1981-07-30 JP JP11952081A patent/JPS5820017A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372441A (en) * | 1976-12-08 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Automatic gain control unit |
| JPS54135948U (ja) * | 1978-03-14 | 1979-09-20 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6317363B2 (ja) | 1988-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US5606284A (en) | Automatic gain control device for producing constant amplitude output signal | |
| GB2029141A (en) | Gain control arrangements | |
| US4884141A (en) | Automatic gain control circuit | |
| CA1149890A (en) | Self-adjusting dual mode automatic gain control circuit | |
| US4701715A (en) | Preceding value holding gate circuit for eliminating pulsive noises | |
| CA1191214A (en) | Automatic level control circuit | |
| JPS5820017A (ja) | 自動利得制御回路 | |
| US5477185A (en) | IC amplifier with saturation detection | |
| EP0326566A1 (en) | ADAPTABLE CORRECTION OF DIRECT CURRENT ERROR TRANSIENTS. | |
| JPS55156431A (en) | Noise reduction system | |
| CA1045044A (en) | Audio agc amplifier | |
| JPH0425745B2 (ja) | ||
| WO1993023922A1 (en) | Local area network amplifier for twisted pair lines | |
| JPH0117854Y2 (ja) | ||
| JP3286355B2 (ja) | ノイズキャンセラ | |
| WO1989008970A1 (en) | Induction loop driving amplifiers | |
| JPS58225713A (ja) | 自動音量調整回路 | |
| JPS6143309Y2 (ja) | ||
| KR900004793Y1 (ko) | 증폭기의 연속과출력방지 및 하울링 방지회로 | |
| JPS5754435A (ja) | Jidosukeruchiseigyohoshiki | |
| JPH021946Y2 (ja) | ||
| JP3505605B2 (ja) | 自動利得制御回路 | |
| JPH05175770A (ja) | 低周波ａｇｃ回路 | |
| JPH0545089B2 (ja) |