JPS58198771A - 論理回路基板 - Google Patents
論理回路基板Info
- Publication number
- JPS58198771A JPS58198771A JP57080052A JP8005282A JPS58198771A JP S58198771 A JPS58198771 A JP S58198771A JP 57080052 A JP57080052 A JP 57080052A JP 8005282 A JP8005282 A JP 8005282A JP S58198771 A JPS58198771 A JP S58198771A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- output
- defective
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、論理回路基板、特に多数のプリント基板で構
成された静止形装置において、論理素子不良発生時に不
良個所の発見を容易ならしめるための論理回路基板に関
するものである。
成された静止形装置において、論理素子不良発生時に不
良個所の発見を容易ならしめるための論理回路基板に関
するものである。
一般に、静止形保護継電装置は、継電要素の部品不良な
どによる誤動作、誤不動作監視回路を備えた構成となっ
ている。第１図拡靜止形保饅継電装置の一例として、周
波数低下保護継電装置の例を示す。
どによる誤動作、誤不動作監視回路を備えた構成となっ
ている。第１図拡靜止形保饅継電装置の一例として、周
波数低下保護継電装置の例を示す。
図において、１は母線、２は計器用変圧器、３は遮断器
、４は周波数低下保護継電装置である。
、４は周波数低下保護継電装置である。
電力系統においては、発電力と負荷を一致するように運
転し、常に周波数を一定値に保っているが、発電機が事
故などによって急に脱落すると過渡的に周波数が低下す
る。このような周波数低下時は、これを検出し負荷側遮
断器を開路せしめ、負荷遮断することによって周波数低
下をブｐ２りする。
転し、常に周波数を一定値に保っているが、発電機が事
故などによって急に脱落すると過渡的に周波数が低下す
る。このような周波数低下時は、これを検出し負荷側遮
断器を開路せしめ、負荷遮断することによって周波数低
下をブｐ２りする。
周波数低下保護継電装置４において、系統周波数が整定
値以下となったとき、周波数リレー５゜６が動作し、論
理回路７，８及び補助リレー９゜１０が共に動作した時
、遮断器開路出力を送出する。
値以下となったとき、周波数リレー５゜６が動作し、論
理回路７，８及び補助リレー９゜１０が共に動作した時
、遮断器開路出力を送出する。
系統電圧が異常に低下した時は、周波数リレーが誤動作
する恐れがあるので不足電圧リレー１２で論理回路１３
を介して装置出力をロックする。
する恐れがあるので不足電圧リレー１２で論理回路１３
を介して装置出力をロックする。
構成する継電要素の出力信号の継続時間が所定時間以上
であれば、継電装置が不良であると判定する監視回路を
設けている。装置構成によって監視回路！ロック数、及
び監視範囲は異なるが、第１図の例では継電装置を３つ
の回路ｆ０ツク１１゜１４．１５に分け、それぞれの最
終出力を監視回路１６，１７．１８へ入力し誤動作とな
った場合、不良となった回路ブロックを外部表示させて
いる。
であれば、継電装置が不良であると判定する監視回路を
設けている。装置構成によって監視回路！ロック数、及
び監視範囲は異なるが、第１図の例では継電装置を３つ
の回路ｆ０ツク１１゜１４．１５に分け、それぞれの最
終出力を監視回路１６，１７．１８へ入力し誤動作とな
った場合、不良となった回路ブロックを外部表示させて
いる。
即ち、周波数リレー５、又は論理回路７、補助リレー９
のいずれかが誤動作不良となれば回路ゾロツク１１の不
良検出することになる。
のいずれかが誤動作不良となれば回路ゾロツク１１の不
良検出することになる。
第２図は、第１図の回路ブロック１５の詳細を示した例
であシ、１９は３相形下足電圧継電器、２０はＮ０７回
路を取付けているプリント基板、２１はＯＲ回路、及び
ＯＦＦ −ＤＥＬＡＹ ＴＩ鹿Ｒ回路を取付けているプ
リント基板である。そして、とれは系統電圧を入力し、
電圧低下を検出して、周波数低下検出ロック信号を送出
する。
であシ、１９は３相形下足電圧継電器、２０はＮ０７回
路を取付けているプリント基板、２１はＯＲ回路、及び
ＯＦＦ −ＤＥＬＡＹ ＴＩ鹿Ｒ回路を取付けているプ
リント基板である。そして、とれは系統電圧を入力し、
電圧低下を検出して、周波数低下検出ロック信号を送出
する。
“〔背景技術の問題点〕
一般に、静止形装置の論理回路部は多くの電子部品で構
成されておシ、従って不良となった回路ブ四ツクが表示
されても、どのプリント基板要素が不良であるのかわか
らないという欠点がある。
成されておシ、従って不良となった回路ブ四ツクが表示
されても、どのプリント基板要素が不良であるのかわか
らないという欠点がある。
又、プリント基板の不良の場合、予備プリント基板と差
し替えることによシ容易に復旧可能でおるのに、従来は
不良個所の発見に手間どシ、又不良発見するためには装
置に習熟した試験者でないと発見不可能であった。第２
図の例で、回路ブロック１が監視回路によって不良検出
されたとしても、プリント基板２０の論理素子が不良な
のか、プリント基板２１の論理素子が不良なのか従来は
判別できないという欠点があった。
し替えることによシ容易に復旧可能でおるのに、従来は
不良個所の発見に手間どシ、又不良発見するためには装
置に習熟した試験者でないと発見不可能であった。第２
図の例で、回路ブロック１が監視回路によって不良検出
されたとしても、プリント基板２０の論理素子が不良な
のか、プリント基板２１の論理素子が不良なのか従来は
判別できないという欠点があった。
本発明は、複数のプリント基板で構成された静止形装置
において、不良発見を容易ならしめるための不良検出回
路、表示ランプをプリント基板毎に附加した論理回路基
板を提供することを目的として込る。
において、不良発見を容易ならしめるための不良検出回
路、表示ランプをプリント基板毎に附加した論理回路基
板を提供することを目的として込る。
以下図面を１照しつつ実施例を説明する。第３図は本発
明による論理回路基板の一実施例構成図である。第２図
と同一番号は同一機能でオシ、２０Ａ、２１Ａは第２図
の論理回路に、本提案や不良検出回路２０Ｂ、２１Ｂを
附加した論理回路基板である。２２Ａ、２２Ｂ、２２Ｃ
，２２ＤはＥＸＣＬＵＳ ｆｆＥＯＲ回路、２３Ａ、２
３ＢはＯＲ回路、２４Ａ、２４Ｂ表示ラング、Ｐは論理
回路電源である。
明による論理回路基板の一実施例構成図である。第２図
と同一番号は同一機能でオシ、２０Ａ、２１Ａは第２図
の論理回路に、本提案や不良検出回路２０Ｂ、２１Ｂを
附加した論理回路基板である。２２Ａ、２２Ｂ、２２Ｃ
，２２ＤはＥＸＣＬＵＳ ｆｆＥＯＲ回路、２３Ａ、２
３ＢはＯＲ回路、２４Ａ、２４Ｂ表示ラング、Ｐは論理
回路電源である。
以上の構成において、論理回路基板２０Ａの入力は、ａ
、ｂ、ｅ点の３人力、出力は、／、 ｂｌ、 ０７点の
３出力の例である。ａ′点の入力がｒＬＪレベルの場合
ｔ、１点の出力はＮ０７回路が正常であればｒＬＪレ
ベルとなるが、不良であればｒＨＪレベルとなシ、ＥＸ
ＣＬＵＳＩＶＥ ＯＲ回路２２Ａ１７）出力はｒＨＪレ
ベルとなる。従って、ＯＲ回路２３Ａの出力はＮ０７回
路が正常であれば「Ｌ」レベル、不良であれば「Ｈ」レ
ベルとなシ、この出力にょシ表示ランプ２４Ａが消灯す
ることにょシ、論理回路基板２０Ａの不良が判別できる
。
、ｂ、ｅ点の３人力、出力は、／、 ｂｌ、 ０７点の
３出力の例である。ａ′点の入力がｒＬＪレベルの場合
ｔ、１点の出力はＮ０７回路が正常であればｒＬＪレ
ベルとなるが、不良であればｒＨＪレベルとなシ、ＥＸ
ＣＬＵＳＩＶＥ ＯＲ回路２２Ａ１７）出力はｒＨＪレ
ベルとなる。従って、ＯＲ回路２３Ａの出力はＮ０７回
路が正常であれば「Ｌ」レベル、不良であれば「Ｈ」レ
ベルとなシ、この出力にょシ表示ランプ２４Ａが消灯す
ることにょシ、論理回路基板２０Ａの不良が判別できる
。
論理回路基板２１Ａにおいて、入力ｄ、ｅ、ｆ点の全て
が「Ｌ」レベルの場合、出カｄ’点モｒＬＪ（５） レベルであるがＯＲ回路、又はＴＩＭＥＲ回路の不良に
ヨ、？、ａ’点が「Ｈ」レベルであればＥＸＣＬＵＳ
ＩＶＫＯＲ回路２２Ｄの出力がｒＨＪレベルとなシ、表
示ラン″ｊ″２４Ｂは消灯する。とのように論理回路基
板毎に入力点、出力点の論理レベルの比較回路を附加し
、ラング表示することによシ容易に不良基板の判別が可
能となる。
が「Ｌ」レベルの場合、出カｄ’点モｒＬＪ（５） レベルであるがＯＲ回路、又はＴＩＭＥＲ回路の不良に
ヨ、？、ａ’点が「Ｈ」レベルであればＥＸＣＬＵＳ
ＩＶＫＯＲ回路２２Ｄの出力がｒＨＪレベルとなシ、表
示ラン″ｊ″２４Ｂは消灯する。とのように論理回路基
板毎に入力点、出力点の論理レベルの比較回路を附加し
、ラング表示することによシ容易に不良基板の判別が可
能となる。
第３図の例では論理素子の不良時、ランプ消灯する回路
例を示したが変形例として論理素子不良時、ランプ点灯
するととも可能である。又、装置によって論理回路基板
は異なシ、当然本発明の不良検出回路、及びその使用論
理素子も、それに対応して変わってくるので、具体的な
回路例は省略する。
例を示したが変形例として論理素子不良時、ランプ点灯
するととも可能である。又、装置によって論理回路基板
は異なシ、当然本発明の不良検出回路、及びその使用論
理素子も、それに対応して変わってくるので、具体的な
回路例は省略する。
従来の静止形装置に対し、本発明の第３図の例では、２
０Ｂ、２１８部が追加となるが、近年半導体技術の進歩
によシ論理素子は超小形、安価となっているため、多数
の入出力点数基板であっても論理回路基板毎に不良検出
回路を附加すること（６） は容易に可能である。従って本発明を使用することによ
って、装置不良が発生しても論理回路基板毎に不良判別
表示ランプが設けられているので、装置の熟練者でなく
ても復旧作業がきわめて短時間に行なえる。
０Ｂ、２１８部が追加となるが、近年半導体技術の進歩
によシ論理素子は超小形、安価となっているため、多数
の入出力点数基板であっても論理回路基板毎に不良検出
回路を附加すること（６） は容易に可能である。従って本発明を使用することによ
って、装置不良が発生しても論理回路基板毎に不良判別
表示ランプが設けられているので、装置の熟練者でなく
ても復旧作業がきわめて短時間に行なえる。
第１図は周波数低下保護継電装置、第２図は従来の論理
回路例、第３図は本発明による論理回路基板の一実施例
構成図である。 １・・・系統母線 ２・・・計器用変圧器３・・
・遮断器 ４・・・周波数低下保護継電装
置５．６・・・周波数リレー ７．８．１３・・・論理
回路１２・・・不足電圧リレー ９．１０・・・補助リ
レー１１．１４，１５・・・回路ブロック １６．１７．１８・・・回路ブロック監視回路１９・・
・不足電圧リレー ２０．２１・・・従来の論理回路
基板２０Ａ、２１Ａ・・・本発明による論理回路基板２
２Ａ、２２Ｂ、２２Ｃ，２２Ｄ・・・Ｅｘｃｈｖｓｒ■
ＯＲ回路２３Ａ、２３Ｂ・・・ＯＲ回路 ２４Ａ、２
４Ｂ・・・表示ランプ（７）
回路例、第３図は本発明による論理回路基板の一実施例
構成図である。 １・・・系統母線 ２・・・計器用変圧器３・・
・遮断器 ４・・・周波数低下保護継電装
置５．６・・・周波数リレー ７．８．１３・・・論理
回路１２・・・不足電圧リレー ９．１０・・・補助リ
レー１１．１４，１５・・・回路ブロック １６．１７．１８・・・回路ブロック監視回路１９・・
・不足電圧リレー ２０．２１・・・従来の論理回路
基板２０Ａ、２１Ａ・・・本発明による論理回路基板２
２Ａ、２２Ｂ、２２Ｃ，２２Ｄ・・・Ｅｘｃｈｖｓｒ■
ＯＲ回路２３Ａ、２３Ｂ・・・ＯＲ回路 ２４Ａ、２
４Ｂ・・・表示ランプ（７）
Claims (1)
- 入力信号によシ順次複数個の論理素子プロ、りを動作さ
せ外部負荷を駆動する論理回路基板において、前記各論
理素子プロ、り毎にランプをもうけ、入力信号に対応し
た出力信号を論理回路を介して判別し、前記各論理素子
ブロック毎のランプを表示することによシ、各論理素子
ブロック毎の正常、及び不良をランプ表示することを特
徴とする論理回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080052A JPS58198771A (ja) | 1982-05-14 | 1982-05-14 | 論理回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57080052A JPS58198771A (ja) | 1982-05-14 | 1982-05-14 | 論理回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58198771A true JPS58198771A (ja) | 1983-11-18 |
Family
ID=13707463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57080052A Pending JPS58198771A (ja) | 1982-05-14 | 1982-05-14 | 論理回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239922A2 (en) * | 1986-03-29 | 1987-10-07 | Kabushiki Kaisha Toshiba | Input voltage signal check circuit for a semiconductor integrated circuit |
-
1982
- 1982-05-14 JP JP57080052A patent/JPS58198771A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0239922A2 (en) * | 1986-03-29 | 1987-10-07 | Kabushiki Kaisha Toshiba | Input voltage signal check circuit for a semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170090978A (ko) | 테스트 기능을 갖는 디스플레이 장치 및 그 구동 회로 및 구동 방법 | |
| JPH08308244A (ja) | 電力変換装置の異常判定方法 | |
| JPS58198771A (ja) | 論理回路基板 | |
| EP0041809B1 (en) | Digital phase sequence detector | |
| KR19980087253A (ko) | 전기 회로 장치 | |
| US6057699A (en) | Built-in frequency test circuit for testing the frequency of the output of a frequency generating circuit | |
| JPH08223792A (ja) | 欠陥電圧補償用電源装置 | |
| JP2671296B2 (ja) | ディジタル形保護リレーにおける異常表示方法 | |
| JPH03215114A (ja) | 点検機能付保護継電装置 | |
| JP5068899B2 (ja) | コンバータの動作をモニタする装置及び方法 | |
| JPH0644032B2 (ja) | 半導体集積回路装置 | |
| KR100317456B1 (ko) | 전자제어식오븐의자체검사방법 | |
| JPH08289475A (ja) | インバータ並列運転システムの故障検出方法および系統切替方法 | |
| JPH06233445A (ja) | 過電流防止回路 | |
| KR970004917A (ko) | 불량 아이씨(IC) 체크(Check)방법 | |
| KR910005298B1 (ko) | 최초발생신호 판별회로 | |
| JPH10341578A (ja) | インバータ装置のアーム短絡検出回路 | |
| JPH09261871A (ja) | 系統制御における導入母線電圧選択方式 | |
| JP2681914B2 (ja) | ディジタル形保護リレーの異常検出方法 | |
| JPH077962A (ja) | インバータの故障検出装置 | |
| JPS61184603A (ja) | プロセス表示装置 | |
| JPS6247120Y2 (ja) | ||
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPH11262037A (ja) | パッケージ・グループのｏｂｐ障害表示方式 | |
| JPH03124223A (ja) | 異常監視方式 |