JPS58197534A - Service processor - Google Patents
Service processorInfo
- Publication number
- JPS58197534A JPS58197534A JP57079922A JP7992282A JPS58197534A JP S58197534 A JPS58197534 A JP S58197534A JP 57079922 A JP57079922 A JP 57079922A JP 7992282 A JP7992282 A JP 7992282A JP S58197534 A JPS58197534 A JP S58197534A
- Authority
- JP
- Japan
- Prior art keywords
- power
- line
- service processor
- input
- svp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
Abstract
Description
【発明の詳細な説明】
発明の対象
本発明は電源制御インタフェースの電源断処理に関する
。DETAILED DESCRIPTION OF THE INVENTION Object of the Invention The present invention relates to power-off processing of a power control interface.
従来技術
従来の電源制御インタフェースにおける電源断の＋順は
下記の通りであった。Prior Art The order of power-off in a conventional power supply control interface is as follows.
（１，） ８ Ｖ Ｐ （５ｅｒｖｉｃｅ Ｐｒｏ
ｃｅｓｓｏｒ）をもつシステムの場合
１） ＲＯＰ （Ｒｅｍｏｔｅ ０ｐｅｒａｔｏｒｓ
Ｐａｎｅｌ）上の電源断スイッチ（Ｐｏｗｅｒ Ｏｆ
ｆ ５ｗ１ｔｃｈ）を押す。(1,) 8 VP (5service Pro
cessor) 1) ROP (Remote 0 perators)
Power off switch (Power Off) on
f 5w1tch).
２）８ＶＰのマイクロプログラムが定められた手順−こ
従って電源制御インタフェース（ＰＣＩ）を介し各装置
に電源断指示する。2) The 8VP microprogram follows a predetermined procedure and instructs each device to turn off the power via the power control interface (PCI).
３）８ＶＰのマイクロプログラムはその後ＳＶＰ自身の
電源断を指示する。3) The 8VP microprogram then instructs the SVP itself to turn off its power.
（２，）ＳＶＰをもたないシステムの場合１）ＲＯＰ上
の電源断スイッチを押す。(2,) For systems without SVP 1) Press the power off switch on the ROP.
２）ハードウェア論理により［＃Ａ制御インタフェース
を介し各装置に電源断指示する。2) The hardware logic instructs each device to turn off the power via the #A control interface.
上記（１）および（２）いずれの場合も電源制御インタ
フェース上でローカル（Ｌｏｃａｌ ）状態にある装置
では電源断、ｉメ行され４Ｃい。しかも−Ｉｆｍ源町が
指示された１合、上記のような事情（こｔり電源断され
ｔヱい摸ＩＩがあ°つてもオペレータには何もわからず
、大規模な計算機システムではそのナエノクが大変であ
った。In both cases (1) and (2) above, the device that is in the local state on the power control interface will be powered off and placed in i-mail. Moreover, even if - Ifm Minamotocho was instructed, the operator would not know anything even if the power supply was cut off and there was a problem like the one mentioned above, and in a large-scale computer system, the It was difficult.
発明の目的
本発明の目的は１ｔ ｏ ｐ土の電源断スイッチを押し
た後′１源制御インタフェースを介してＳｖＰのマイク
ロプログラムｌこより寛酊断を指示し、全装黄が電源断
状態にならない場合はＳｖＰの画■にＰ Ｃ（Ｐｎｗｅ
ｒ Ｃｏｎｔｒｏｌ ）−，７レームを表示し電源制御
イン・１フエースのせ態を表示することにある。OBJECTS OF THE INVENTION The purpose of the present invention is to instruct the SvP microprogram to shut down the power supply through the source control interface after pressing the power-off switch of the machine, so that the entire machine does not enter the power-off state. In this case, P C (Pnwe
rControl)-, 7 frames to display the status of the power supply control interface.
電源制御・ｒフタフェース上でＬｏｃａｌ 連続された
装置があると該装置は電源制御インタフェースを介して
０）１″ド指示されても１を源断とはならない。従来こ
のような装置かあ一〕た一合電源断指示された後他の装
置が電源断していると見過されかぢで次の電源投入時期
（通常翌日）まで電源投入状態のまま放置されることが
多かった。If there is a device that is connected locally on the power control/r interface, the device will not turn off the power to 1 even if it is instructed to do 0)1'' through the power control interface. Conventionally, such a device or ] After receiving a power-off instruction, it was often overlooked that other devices were powered off, and the power was often left on until the next time the power was turned on (usually the next day).
本発明はこれを解決するものである。The present invention solves this problem.
発明の央厖例
第１図に本発明を適用した一合に幼果がある計算機シス
テムの一実施例を示したブロックダイアグラムである。Embodiment of the Invention This is a block diagram showing an embodiment of a computer system in which the present invention is applied to FIG.
第１図では、上記・は装置１、中央演算処理装ｄｌ１２
、入出力制御１ｌｆｔ置３、入出力チャ不ル＄３１、サ
ービスグミセッサ（ＳＶＰ）４および入出力装置群５か
らなる計算機システムを仮定している。各装置間は、玉
記憶インタフェース１００１チャ不／レインタフエース
１０１、入出力インタフェース１０２、ＳＶＰインタフ
ェース１０３で結合されこれらのインタフェース動作は
公知であり本発明には直接関係ないので省略する。In FIG. 1, the above .
, an input/output control unit 3, an input/output channel $31, a service processor (SVP) 4, and an input/output device group 5. The respective devices are connected by a storage interface 1001, a communication interface 101, an input/output interface 102, and an SVP interface 103, and the operations of these interfaces are well known and are not directly related to the present invention, so a description thereof will be omitted.
本発明に関係するインタフェースは・電源制御インタフ
ェース１０４である。The interfaces related to the present invention are the power supply control interface 104;
第２図に電線制御インタフェースの一例を示４−ｏ第２
図は第１−の中で例えばＳＶＰ、ｉから中央演算処理＊
ｌｉｌ ２ 、主舵Ｔ、ｉ装ｄ１、人出力制御装置３
に接続された１本の電源制御インタフェースに対応する
。第２図の電源制御インタフェースはＳｖＰからの指令
部と装置の状態を示す状態表示部とに分けられる。指令
部は装置の電源投入を指示するＯＮ線と装置の電源断を
指示するＯ ｈ゛Ｆ線とからなる。装置の状態表示部に
はＣ（Ｃｏｍｐｌｅｔｅ）線、Ｌ （Ｌｏｃａｌ ）線
、Ａ（Ａｌａｒｍ ）線、Ｐ （ＰｏｗｅｒＯｎ ）線
がある。上記の各線は電源制御インタフェースが８ＶＰ
４に集中されるか否かは別として従来機種の計算機シス
テムでも適用されているものであり公知であるが本発明
と直接関係があるので以下各線の意味を概略説明する。Figure 2 shows an example of the wire control interface.
The diagram shows, for example, SVP, i, central processing *
lil 2, main rudder T, i-equipment d1, human output control device 3
Corresponds to one power control interface connected to the The power supply control interface shown in FIG. 2 is divided into a command section from SvP and a status display section that shows the status of the device. The command section consists of an ON line that instructs to turn on the power to the device, and an OhF line that instructs to turn off the power to the device. The status display section of the device includes a C (Complete) line, an L (Local) line, an A (Alarm) line, and a P (PowerOn) line. Each line above has a power control interface of 8VP
Regardless of whether it is concentrated on line 4 or not, it has been applied to conventional computer systems and is well known, but since it is directly related to the present invention, the meaning of each line will be briefly explained below.
Ｃ線は装置に電源が入り稼動可能状態になった場合に該
装置が・１帥とする。The C line is set to 1 wire when the device is powered on and ready for operation.
Ｌ線は指示部のＯＮ線及びＣＵＦＦ線を核装置で有効と
するか否かを決定するものでありＬ＠がＩＩＩＩ＋の場
合指示線は該装置に対して無効となり、・０・の場合は
指示線が該装置に対し有効となる。The L line determines whether or not the ON line and CUFF line of the indicator are valid for the nuclear device. If L@ is III+, the instruction line is invalid for the device, and if it is 0, then the L line is invalid. A command line is activated for the device.
Ａ線は電源異常（例えば規定値以、Ｅに電流が流れた等
）が発生した場合に核装置が・１・さする。The A line is turned on by the nuclear device when a power abnormality occurs (for example, a current exceeding a specified value flows through E).
Ｐ纏は装置が電源投入状態にある場合に・１ｎとなる。P is 1n when the device is powered on.
第３図は本発明を適用した第１図の８ＶＰ４での処理を
示すマイクロプログラムの概略フローチャートである。FIG. 3 is a schematic flowchart of a microprogram showing processing in the 8VP4 of FIG. 1 to which the present invention is applied.
通常マイクロプログラムは箱１とｆｉｌｉ２をループし
て８り箱２で要因を検出すると箱３で要因毎の処理をし
再び箱１と箱２のハーブに入る。箱１で電源断指示を検
出ギると箱４で図２のＯＦＦ＠をＮ１１ｌｌとし装置の
電源断指示をする。この時８ＶＰ４からは電源制御イン
タフェース１０４全てについて（５ＦＦ＠をｌ１ｌｎと
する。Normally, the microprogram loops through box 1 and fili2, and when it detects a factor in box 2, it processes each factor in box 3, and then enters the herbs in box 1 and box 2 again. When a power-off instruction is detected in box 1, OFF@ in FIG. 2 is set to N11ll in box 4, and a power-off instruction for the device is issued. At this time, from 8VP4, all power control interfaces 104 (5FF@ is set to l1ln).
発明の効果
従来、箱４の処理後箱７に行き５ＶＰ４の電源断処理を
行なっていた。この場合箱４の処理によりｉｔｓ機シス
テム内のある装置の電源が落ちなかった場合（例えば入
出力装置群５の中の磁気テープ装置の電源制御インタフ
ェースのＬ線が・１・の場合）これを見過すケースがあ
った。Effects of the Invention Conventionally, after processing the box 4, the user went to the box 7 and performed power-off processing for the 5VP4. In this case, if the power of a certain device in the ITS machine system is not turned off due to the processing in box 4 (for example, if the L line of the power control interface of the magnetic tape device in the input/output device group 5 is -1), then There were cases that were overlooked.
本発明ではｓ４の処理後箱５で示す判定処理を入れ全て
のＰ線が・・Ｏ・・にならなかった場合に箱６でＰＣフ
レームを表示し全ての電源制量インタフェースの状態表
示を行う。ＰＣフレームが表示されることによりオペ１
／−夕は電源制御インタフェースをチェックし電源断と
ならなかったインタフェースに接続される装置を特定で
きる。In the present invention, after the processing in s4, the judgment process shown in box 5 is performed, and if all the P lines do not become O..., a PC frame is displayed in box 6 to display the status of all power control interfaces. . Operation 1 by displaying the PC frame
/- In the evening, it is possible to check the power control interface and identify devices connected to the interface that have not been powered off.
第１図は本発明を適用した場合に効果がある計算機シス
テムの一実施例を示したブロッグダイヤグラム、第２図
は電源制御インタフェースの一例を示す図、第３図はサ
ービスプロセンサでの処理を示すマイクロプログラムの
概略フローチャートである。
１・・・主配憶装置 ２・・・中央演算処理装置３
・・・入出力側＠装置
４・・・サービスプロセンサ（ｓｖｐ ）５・・・入出
力装置群 ３１・・入出力チャネル群・１００・・・
主記憶インタフェース
１０１・・・チャネルインタフェース
１０２・・入出力インタフェース
１０３・・・ＳｖＰインタフェース
１０４・・′砿源制両インタフェース
１７ １ 図
左
才２図Fig. 1 is a blog diagram showing an example of a computer system that is effective when the present invention is applied, Fig. 2 is a diagram showing an example of a power supply control interface, and Fig. 3 is a diagram showing processing by a service processor. 2 is a schematic flowchart of a microprogram shown in FIG. 1... Main storage device 2... Central processing unit 3
...Input/output side @ device 4...Service processor sensor (SVP) 5...I/O device group 31...I/O channel group 100...
Main memory interface 101...Channel interface 102...Input/output interface 103...SvP interface 104...'Resource control interface 17 1 Figure left 2
Claims (1)
、入出力装置およびサービスプロセッサよりなる情報処
理システムにおいて、サービスブロセ・ン’ｌ ヲ１ｌ
ｊＩ４＋するマイクロプログラムに、電源断指示された
場合に、１１！源制御インタフエースを介して上記情報
処理システムの電源断を指示した後、上記電源制御イン
タフェース−ヒの装置電源投入ビットを判定し電源断と
ならない装置がある場合に予め定められた表示をす〜ビ
スブロセ゛ノサの画面に表示し、全ての装置が電源断と
なった場合はサービスプロセッサ自身の電源断をするよ
うな判定能力をもたせたことを特徴とするサービスプロ
セッサ。1. In an information processing system consisting of a central processing unit, a main storage device, an input/output control device, an input/output device, and a service processor,
jI4+ microprogram is instructed to turn off the power, 11! After instructing power-off of the information processing system via the source control interface, the device power-on bit of the power control interface-1 is determined, and if there is a device that will not be powered off, a predetermined display is displayed. A service processor characterized by having a determination ability that is displayed on the screen of a service processor and that when all devices are powered off, the service processor itself is powered off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079922A JPS58197534A (en) | 1982-05-14 | 1982-05-14 | Service processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079922A JPS58197534A (en) | 1982-05-14 | 1982-05-14 | Service processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197534A true JPS58197534A (en) | 1983-11-17 |
Family
ID=13703788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079922A Pending JPS58197534A (en) | 1982-05-14 | 1982-05-14 | Service processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197534A (en) |
-
1982
- 1982-05-14 JP JP57079922A patent/JPS58197534A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58197534A (en) | Service processor | |
| JPS60160447A (en) | Programmable controller | |
| JPH03144705A (en) | Operation state monitor for programmable controller | |
| JPS59229651A (en) | Device for developing system | |
| JPH0276020A (en) | Program abnormality processing system for power source control part | |
| JPH03116340A (en) | Terminal program maintenance device | |
| JPH02226307A (en) | Numerical controller | |
| JPS6113343A (en) | Console device | |
| JPS59119413A (en) | Programmable controller | |
| JPS6370319A (en) | System closing method | |
| JPS62221043A (en) | Monitor circuit for logical unit | |
| JPH0581088A (en) | Data processor | |
| JPS6320633A (en) | Information processor | |
| JPH0648467B2 (en) | Power control device | |
| JPS60142754A (en) | Programming device | |
| JPS5858630A (en) | Dma function diagnosing method of centralized control system | |
| WO1990001734A1 (en) | Trace control method for pc | |
| JPS62256139A (en) | Data processor | |
| JPS6048549A (en) | State displaying circuit of microprocessor | |
| JPH03123944A (en) | Service processor | |
| JPS61289426A (en) | Program control type console device having high function | |
| JPS62254251A (en) | Control system for nonvolatile memory device | |
| JPS62214974A (en) | Printer | |
| JPS62293444A (en) | Self-diagnosing method | |
| JPH05158580A (en) | Information processor |