JPS58190147A - Data transmitting method - Google Patents

Data transmitting method

Info

Publication number
JPS58190147A
JPS58190147A JP7279482A JP7279482A JPS58190147A JP S58190147 A JPS58190147 A JP S58190147A JP 7279482 A JP7279482 A JP 7279482A JP 7279482 A JP7279482 A JP 7279482A JP S58190147 A JPS58190147 A JP S58190147A
Authority
JP
Japan
Prior art keywords
data
error
supplied
circuit
parity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7279482A
Other languages
Japanese (ja)
Other versions
JPH048979B2 (en
Inventor
Youichirou Sako
曜一郎 佐古
Takashi Ito
孝 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7279482A priority Critical patent/JPS58190147A/en
Publication of JPS58190147A publication Critical patent/JPS58190147A/en
Publication of JPH048979B2 publication Critical patent/JPH048979B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Abstract

PURPOSE:To reduce the anxiety of erroneous error correction, by transmitting a data together with a redundant code which is formed by supplying the data and a dummy bit to an error correcting coder. CONSTITUTION:A data is supplied, and 0 is added to a prescribed upper bit of the data in the form of a dummy bit by a 0 adding circuit 1. The data containing a dummy bit is supplied to a parity generating circuit 2 for read Solomon code. Thus a parity is obtained. An input data is supplied to a mixing ciruit 4 via a delay circuit 3, then synthesized with the parity to be extracted as an output data. This output data is transmitted via various types of transmission systems. Then a receiving data is supplied to a 0 adding circuit 5 to be added with 0 of the dummy bit. An error correcting circuit 6 multiplies a parity check matrix and the receiving data and calculates an error syndrome to perform the decision of an error.

Description

【発明の詳細な説明】 この発明は、エラー訂正可能なデータ伝送方法に関し、
特にエラー訂正動作が誤った本のとなるおそれを低減す
るようにした吃のである。
[Detailed Description of the Invention] The present invention relates to an error-correctable data transmission method,
In particular, the error correction operation is designed to reduce the possibility of an incorrect book being produced.

−例として符号長mが6ピツトで、リード・ソロモン符
号の場合に対してこの発明を適用した例について説明す
る。
- As an example, an example in which the present invention is applied to a Reed-Solomon code where the code length m is 6 pits will be explained.

例えば(a−3)のリード・ソロモン符号C10,g)
(符号長が10.情報点がg)の場合、パリティ検査行
列Hは、下記に示すものとなる。
For example, (a-3) Reed-Solomon code C10, g)
(When the code length is 10 and the information point is g), the parity check matrix H is as shown below.

ここで、αは、GF(,2a)の原始元であって、(α
S十α4+α3+α!+/=0)の4のである。
Here, α is a primitive element of GF(,2a), and (α
S ten α4+α3+α! +/=0).

第1図は、送信側の符号化回路の構成を示し、/シンボ
ルが6ピツトのデータが供給され、θ付加回路1におい
て、ダミービットとして、各シンボルの上位のaピット
に0が付加されて、/シンボルがgビットとされる。0
を付加するのは、上位に限らず、下位など他の位置でも
良い。この/シンボルがgビットに変換されたデータが
リード・ソロモン符号のパリティ発生回路2に供給され
、gビットのパリティ(2シンボル)が形成される。
FIG. 1 shows the configuration of the encoding circuit on the transmitting side. Data with 6 pits per symbol is supplied, and in the θ addition circuit 1, 0 is added to the upper a pit of each symbol as a dummy bit. , / symbol is assumed to be g bits. 0
It is not limited to the upper position, but may be added at other positions such as the lower position. Data obtained by converting this / symbol into g bits is supplied to the Reed-Solomon code parity generation circuit 2, and g-bit parity (2 symbols) is formed.

/シンボルが6ピツトの入力データが遅延回路3を介し
て混合回路4に供給され、パリティと金成され、出力デ
ータとして取り出される。この出力データは、ディジタ
ルテープレコーダ、ディジタルディスクシステムなどの
伝送系を介して伝送される。
Input data of a 6-pit / symbol is supplied to a mixing circuit 4 via a delay circuit 3, combined with parity, and taken out as output data. This output data is transmitted via a transmission system such as a digital tape recorder or digital disk system.

第2図は、受信側の構成を示し、受信(再生データ)が
0付加回路5に供給される。この0付加回路5は、パリ
ティシンボルを除くデータシンボルのE位二ビットにダ
ミービットとしてOを付加するものである。この処理を
受けた受信データVTがエラー訂正回路6に供給される
。受信データvTを下記のようなベクトルで表現する。
FIG. 2 shows the configuration of the receiving side, in which received (reproduced data) is supplied to the zero addition circuit 5. As shown in FIG. This 0 adding circuit 5 adds 0 as dummy bits to the E-order two bits of data symbols excluding parity symbols. The received data VT that has undergone this processing is supplied to the error correction circuit 6. The received data vT is expressed as a vector as shown below.

VT=(Wg r Wg ・==”””’ ”1 + 
’1 r ”@ )ここで、We及びWlは、パリティ
であり、他のW!〜W−の3個のシンボルは、上位の二
ビットにOが付加されたものである。エラー訂正回路6
では。
VT=(Wg r Wg ・==”””' ”1 +
'1 r "@) Here, We and Wl are parities, and the other three symbols W! to W- have O added to the upper two bits. Error correction circuit 6
Well then.

前述のパリティ検査行列Hと受信データとを乗算するこ
とによってエラーシンドローム日、1.□が演算される
。つまり 合には、エラーが無いと判断される。
By multiplying the above parity check matrix H and the received data, the error syndrome date, 1. □ is calculated. In other words, it is determined that there is no error.

まだ、/シンボルエラーの場合には、そのエラーロケー
ションを1とすると が成立する。そこで、エラーシン−ロームS、 、S。
In the case of a / symbol error, setting the error location to 1 holds true. Therefore, the error syndrome S, ,S.

が計算されると、次H,(上−C1)が計算され、α1
S。
is calculated, the next H, (upper − C1) is calculated, and α1
S.

をlに変換するデータテーブルが書込まれたROMを用
いることにより、エラーロケーション1が求められる。
Error location 1 can be found by using a ROM in which a data table for converting 1 to 1 is written.

/シンボルエラーの場合には、求められたエラーロケー
ション1がC0−9)の何れかとなる。
/ In the case of a symbol error, the determined error location 1 is one of C0-9).

これが成立しない場合は、ニシンポル以上のエラーであ
る。
If this does not hold true, it is a worse error than a red herring.

ソシて、エラーロケーション1がθ又は/の場合、即ち
パリティシンボルW0又はWlの場合には、(IL■e
i=W1)(但し、Wiは、受信シンボルを示す。)の
演算でもって、エラー訂正を行なう。
So, when error location 1 is θ or /, that is, when parity symbol W0 or Wl, (IL■e
Error correction is performed by calculating i=W1) (where Wi indicates a received symbol).

これがパリティシンボルでない場合には、エラーパター
ンei  (エラーシンげローム8・ K他ならない)
の上位のユピットが0かどうかが調べられる。
If this is not a parity symbol, then the error pattern ei (no other than the error Syngelome 8 K)
It can be checked whether the upper Yupitt of is 0 or not.

上述のように、データは、6ピツトのみを伝送して上位
の2ピツトを伝送していないので、エラーパターンe1
の上位の一ピットがOであれば、/シンボルエラーであ
ると判定し、(r1■θ1−Wi)でもってエラー訂正
を行なう。ここで、エラー 14! p −7eiの上
位ユピットの/ビットテモ。
As mentioned above, since the data is transmitted only in the 6th pit and not in the upper 2 pits, the error pattern e1 is
If one of the uppermost pits is O, it is determined that there is a / symbol error, and the error is corrected using (r1■θ1-Wi). Here, error 14! p-7ei upper yupit/bittemo.

でなければ、これは、コシンポル以上のエラーと判定さ
れる。この例では、コシンポルのエラーは、訂正可能で
ある。
Otherwise, this is determined to be an error greater than or equal to Cosympol. In this example, the cosympol error is correctable.

エラー訂正回路6の出力に現れるデータがコピット除去
回路7に供給され、上位の2ピツトのダミービットが除
去され、lシンがルが6ピツトのものに戻される。また
、エラー訂正回路6で訂正できなかったシンボルについ
ては、これがエラーであることを示すエラーポインタが
付加されており、次段の補間回路8において、前値ホー
ルげ或いは平均値補間によって補間され、出力データと
される。
The data appearing at the output of the error correction circuit 6 is supplied to a copit removal circuit 7, which removes the upper two dummy bits and restores the 1-bit line to a 6-pit one. Further, for symbols that could not be corrected by the error correction circuit 6, an error pointer is added to indicate that this is an error, and the next stage interpolation circuit 8 interpolates the symbol by holing the previous value or by interpolating the average value. It is considered as output data.

上述の説明から理解されるように、/シンボルが6ピツ
トであるので、aF(,2・)上で(αθ十α十/=0
)となるαを用いてリード・ソロモン符号による符号化
を行な−うのが普通であるが、この発明を適用すれば、
GF (2” )上で符号化を行なうことになる。した
がって、受信側では、エラーパターンe1の上位のノビ
ットが0かどうかが調べられ、誤ったエラー訂正動作を
防止することができる。つまシ、コシンポル以上のエラ
ーが/シンボルエラーの条件を満足する場合もあり、こ
のときは、エラー検出が誤ったものとなる。しかし、こ
の発明に依れば、エラーパターンを用いたチェックによ
ってこのようなおそれをよシ少なくできる。
As can be understood from the above explanation, since the / symbol has 6 pits, on aF(,2・), (αθ+α+/=0
) is normally used to perform encoding using a Reed-Solomon code, but if this invention is applied,
Encoding is performed on GF (2"). Therefore, on the receiving side, it is checked whether the upper no bit of error pattern e1 is 0, and erroneous error correction operations can be prevented. In some cases, an error greater than or equal to Kosympol satisfies the conditions for a /symbol error, and in this case, the error detection will be incorrect.However, according to the present invention, such errors can be solved by checking using error patterns. You can reduce your fears.

また、GF (コロ)上のリード・ソロモン符号化の場
合では、(埼/S、=α1)から変換された1が(10
≦1≦62)のときにコシンポル以上のエラーと判定さ
れるのに対し、GF(,211)上のリード・ソロモン
符号化の場合では、この1が(10≦1≦、25II)
のときにコシンポル以上のエラーと判定される。つまシ
、この発明によって、コシンポル以上のエラーと判定さ
れる範囲が広けられ。
In addition, in the case of Reed-Solomon encoding on GF (Coro), 1 converted from (Sait/S, = α1) is (10
≦1≦62), it is determined that the error is greater than Cosympol, whereas in the case of Reed-Solomon encoding on GF (,211), this 1 becomes (10≦1≦, 25II)
When this happens, it is determined that the error is greater than or equal to Cosympol. However, with this invention, the range in which errors are determined to be greater than that of a cosympol has been expanded.

エラー検出能力の向上が図られる。Error detection ability is improved.

第3図は、この発明が適用できるデータの一例であるデ
ィジタルオーディオディスク(コンパクトディスクと称
される)のユーデーズビットの構成を示す。ユーデーズ
ビット祉、ディスクに収録されている曲、歌の解説や、
歌手1作曲者の名前などを表示したり、音声として発生
するために用いられるもので、R,8,T、U、V、W
の各チャンネルが存在している。この他に、曲の有無や
FIG. 3 shows the structure of the data bits of a digital audio disc (referred to as a compact disc), which is an example of data to which the present invention can be applied. Youday's Bit Service, songs recorded on the disc, song explanations,
Singer 1 It is used to display the composer's name, etc., and to generate audio. R, 8, T, U, V, W
Each channel exists. In addition to this, there is also the presence or absence of songs.

曲の演奏時間などを示すPチャンネル及びQチャンネル
も存在している。
There is also a P channel and a Q channel that indicate the playing time of a song.

このR−Wの6チヤンネルの各々に含まれる6ビツトを
/シンボルとし、q6シンボルが同期信号で区切られて
いる。ディスク上では、フレーム同期信号の彼にP、Q
、R・−・・・・・・・・・・Wのgビットに対応する
/4’ビットのユーザーズビットが位置し、その後にメ
インのデータが位置するようにされてまた、q6シンボ
ルが27シンボルずつにダ分割され、この2’lシンボ
ル毎にエラー訂正符号化が施される。例えば9個のパリ
ティシンボルが生成される(211.20)のリード・
ソロモン符号が用いられる。この場合の符号化に対して
この発明が適用される。
Six bits included in each of the six R-W channels are defined as /symbols, and q6 symbols are separated by synchronization signals. On the disk, the frame synchronization signal P, Q
, R - ...... The user's bit of /4' bit corresponding to the g bit of W is located, and the main data is located after that, and the q6 symbol is 27 The signal is divided symbol by symbol, and error correction encoding is applied to each 2'l symbol. For example, the lead of (211.20) where 9 parity symbols are generated.
Solomon code is used. The present invention is applied to encoding in this case.

なお、以−Fの説明では、リード・ソロモン符号を用い
るようにしたが、これ以外にシンボル単位でエラー訂正
する隣接符号などの符号を用いるようにしても良い。
Note that in the following explanation, a Reed-Solomon code is used, but other codes such as an adjacent code that corrects errors on a symbol-by-symbol basis may also be used.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明が適用された符号化回路の一例の構成
を示すブロック図、第2図はこの発明が適用された復号
化回路の一例の構成を示すブロック図、@3図はこの発
明を適用しうるデータの一例を示す路線図である。 2・・・・・・・・・・パリティ発生回路、6・・・・
・・・・・・・・エラー訂正回路。 代理人 杉  浦  正  知
Figure 1 is a block diagram showing the configuration of an example of an encoding circuit to which this invention is applied, Figure 2 is a block diagram showing the configuration of an example of a decoding circuit to which this invention is applied, and Figure @3 is a block diagram showing the configuration of an example of a decoding circuit to which this invention is applied. 2 is a route map showing an example of data to which the method can be applied. 2...Parity generation circuit, 6...
・・・・・・Error correction circuit. Agent Masato Sugiura

Claims (1)

【特許請求の範囲】[Claims] /シンボルがmピットのデータに対して(rl−m)(
n>m)の所定のダミービットを付加してエラー訂正符
号器に供給し、GF (2n) (GFはガロア体)で
エラー訂正コードを構成し、このエラー1足符号器で形
成された冗長コードと上記ダミービットを除くmピット
のデータとを伝送し、受信側では、上記ダン−ピットを
付加してパリティ検査行列と乗算することでシンドロー
ムを求め、エラーパターンのうちの上記ダミーピッ)K
対応する部分が所定のものでないことを用いてエラー検
出を行なうことを特徴とするデータ伝送方法。
/ For data whose symbol is m pits (rl-m) (
A predetermined dummy bit (n>m) is added and supplied to the error correction encoder, an error correction code is constructed using GF (2n) (GF is a Galois field), and the redundant bits formed by this error one-leg encoder are The code and data of m pits excluding the above dummy bits are transmitted, and on the receiving side, the above dummy bits are added and multiplied by a parity check matrix to obtain the syndrome, and the above dummy bits of the error pattern are detected.
A data transmission method characterized in that error detection is performed using the fact that a corresponding portion is not a predetermined one.
JP7279482A 1982-04-30 1982-04-30 Data transmitting method Granted JPS58190147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7279482A JPS58190147A (en) 1982-04-30 1982-04-30 Data transmitting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7279482A JPS58190147A (en) 1982-04-30 1982-04-30 Data transmitting method

Publications (2)

Publication Number Publication Date
JPS58190147A true JPS58190147A (en) 1983-11-07
JPH048979B2 JPH048979B2 (en) 1992-02-18

Family

ID=13499647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7279482A Granted JPS58190147A (en) 1982-04-30 1982-04-30 Data transmitting method

Country Status (1)

Country Link
JP (1) JPS58190147A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109827A (en) * 1987-10-22 1989-04-26 Matsushita Electric Ind Co Ltd Transmission data error correcting device
JPH04114517A (en) * 1990-09-04 1992-04-15 Matsushita Electric Ind Co Ltd Data transmission method
JPH05153198A (en) * 1991-11-27 1993-06-18 Nec Corp Cyclic redundancy checking method and transmitter and receiver
JP2006246012A (en) * 2005-03-03 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Data transmission/reception system and data transmitter
WO2007046491A1 (en) * 2005-10-20 2007-04-26 Nec Corporation Mram and its operation method
JP2008269671A (en) * 2007-04-17 2008-11-06 Nec Corp Semiconductor memory device and its operating method
DE19954067B4 (en) * 1999-11-10 2009-05-07 Rohde & Schwarz Gmbh & Co. Kg Method for measuring the reception-side bit error rate of a DVB transmission system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3648685B2 (en) * 2001-01-30 2005-05-18 松下電器産業株式会社 Data transmission method and data transmission apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129898A (en) * 1979-03-28 1980-10-08 Tokyo Electric Power Co Measured data transfer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55129898A (en) * 1979-03-28 1980-10-08 Tokyo Electric Power Co Measured data transfer system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01109827A (en) * 1987-10-22 1989-04-26 Matsushita Electric Ind Co Ltd Transmission data error correcting device
JPH04114517A (en) * 1990-09-04 1992-04-15 Matsushita Electric Ind Co Ltd Data transmission method
JPH05153198A (en) * 1991-11-27 1993-06-18 Nec Corp Cyclic redundancy checking method and transmitter and receiver
DE19954067B4 (en) * 1999-11-10 2009-05-07 Rohde & Schwarz Gmbh & Co. Kg Method for measuring the reception-side bit error rate of a DVB transmission system
JP2006246012A (en) * 2005-03-03 2006-09-14 Nippon Telegr & Teleph Corp <Ntt> Data transmission/reception system and data transmitter
WO2007046491A1 (en) * 2005-10-20 2007-04-26 Nec Corporation Mram and its operation method
JP4900879B2 (en) * 2005-10-20 2012-03-21 日本電気株式会社 MRAM and method of operating the same
JP2008269671A (en) * 2007-04-17 2008-11-06 Nec Corp Semiconductor memory device and its operating method

Also Published As

Publication number Publication date
JPH048979B2 (en) 1992-02-18

Similar Documents

Publication Publication Date Title
US4393502A (en) Method and apparatus for communicating digital information words by error-correction encoding
EP0093969A2 (en) Method, apparatus and recording medium for error correction
KR100213254B1 (en) Error correction method and apparatus
JPS58190147A (en) Data transmitting method
EP0472415A2 (en) Error correction encoding apparatus
JP3286205B2 (en) Data transmission system, error correction device, error correction method, and DVD playback device
JPH058610B2 (en)
JPS58168346A (en) Encoding method of error correction
JPH02131625A (en) Error correction device
JP3259359B2 (en) Data reproducing apparatus and method
JP2796291B2 (en) Error correction method
KR100213253B1 (en) Error correction method and apparatus
JPS6148233A (en) Error correcting device
JPS61230526A (en) Coding/decoding circuit
JPS58188315A (en) Disc reproducer
JPH0654590B2 (en) Reproduction method of digital data
JPH0258815B2 (en)
JPS61237523A (en) Error correction method
JP2900710B2 (en) Error detection circuit
KR910000533B1 (en) C2 encoder parity generating circuit for digital audio tape recorder
JPS58187039A (en) Data transmitting method
JPH01260930A (en) Decoding method for error correction code
KR960005569A (en) Error control method and apparatus in digital signal processing system
JPS59213009A (en) Pcm recording and reproducing device
JPH07288477A (en) Coding method/device and coding/decoding device