JPS58190083A - ヒステリシス付ホ−ル素子スイツチ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は磁界に対するヒステリシス特性を有するホール
素子スイッチに関する。

ホール素子は代表的な磁気センサーとして知られており
、磁界強要のアナログ的検出のみならず、これを駆動し
てその出力を検出し、スイッチング信号に変換する電気
回路を付加することによシ、磁界強度に応じてスイッチ
ングするホール素子スイッチとしても応用され、被測定
物に永久礎石をつけてその動きを検出することによって
タコメーターや変位検出器等に広く使用されている。

こうしたホール素子スイッチでは、振動等による磁界強
度の変動でスイッチ出力がオン・オフの間でばたつくの
を防ぐため、磁界強度に対してヒステリシスを持たせる
ことが不可欠である。従来こうしたヒステリシス特性の
設定は、ホール素子出力を受けるアンプ入力部にヒステ
リシス特性全持たせて行なっていた。この方法は面接に
磁界強度にヒステリシス電圧定するものではなく、あく
までも間接的にホール電圧値に対してヒステリシス電圧
を設定するものである。従って、ホール電圧やヒステリ
シス設定電圧は一般に不埒いこともあって、製作上のば
らつきゃ温度変化の影響を大きく受け、結果的に設定さ
れる磁界強度のヒステリシス幅は大きくばらついてしま
う。例えば市販のヒステリシス付ホールＩＣ（つマシホ
ール素子と上記の電気回路部を一体化したもの）等では
通常５０％程度の誤差を持っている。このため、上記の
タコメーターや変位検出器＋Ｖ作しようとすると信頼性
を保つためには永久磁石との位置設定等に大きな設＃１
マージンを必要とし、価格、形状等に制約を生じていた
。

本発明の目的は、上記欠点をなくし、磁界強度に対して
直接設定される正確なヒステリシス特性を持つヒステリ
シス付ホール素子スイッチを提供することにあυ、ホー
ル素子と、その検出部の面に垂直方向のバイアス磁界を
印加するように近接して配置したー＠異方性を有する生
保磁力の磁性体、及び前記ホール素子を駆動してその出
力全検出し、スイッチング信号に変換する電気回路部と
で構成され、前記電気回路部は前記ホール素子の出力全
検出する部分に前記バイアス磁界に応じたヒステリシス
特性を持たせたことを特徴とする。

以下図面に従って本発明の詳細な説明する。

第１図は本発明のヒステリシス付ホール素子スイッチの
第１の実施例を示す斜視図である。これは基板１、ホー
ル素子チップ２、電気回路部３、外部の電源に接続し、
またホール素子スイッチ信号を出力するｔ４ｆ［ビン４
、それらを相互に結合する配＃ｉ！５、及び−軸異方性
を有する生保磁力の磁性体６とで構成されている。電気
回路部３はホール素子チップ２に駆′＃！ｂ電流を供給
し、そのホール素子出力電圧を検出し７てスイッチング
信号に変換するものである。また、磁性体６は一軸異万
性の磁化容易方向７がホール素子の検出部８の面に垂直
となるようにその近傍、この例では基板１の層面、に接
着し検出部の面に垂直方向のバ・イアス蝮界を印加する
ものである。ここで、生保磁力とは磁性体の保磁力Ｈｅ
がホール素子スイッチを使おうとする磁界の強度よりも
小さく、数１００８から数１０００ｅであることを意味
する。本発明のヒスプリシス付ホール素子スイッチの％
徴はこの磁性体５、及びそれによるバイアス磁界に応じ
たヒステリシス特性を有する電気回路部によって、磁界
強度に対して直接設定されるヒステリシスを形成するこ
とにあシ、この動作原理を第１凶と第２図を用いて説明
する。−軸異方性の磁性体６の磁化容易方向の磁化曲線
は第２図（ａｌのようになり、外部磁界の強度Ｈｏが保
磁力Ｈｅまたは−Ｈｅの時に磁化反転をする。外部磁界
Ｈｏｉ第１図に示したホール素子スイッチに印加する時
、ホール素子検出部８に印加される有効磁界強度Ｈｅｆ
ｆは、外部磁界Ｈｏと、磁性体６の磁化によって検出部
８の面に垂直な方向に印加される磁界とを合成したもの
であり、外部磁界ＨＯに対して、第２図（ｂｌに示すよ
うなヒステリシスを持つことになる。但し第２図（ｂｌ
では実線がこの廟効磁界強度Ｈｅｆｆｔｌ″表わし、点
蛛が磁性体６のない場合、つまり外部磁界Ｈｏそのもの
を表わしている。ホール素子出力電圧ｖＨ□□は検出部
８に印加される有効磁界強度Ｈｅｆｆに比例するため、
第２図（ｃｌの実線に示す出力曲線のようにヒステリシ
スが形成される。この出力ｖＨＡＬ　Ｌが電気回路部３
に設けられているヒステリシス検出回路によって検出さ
・れ、スイッチ出力信号ｖ８となる。ヒステリシス検出
回路は例えば第３図に示すような周知の差動増幅回路９
、及びシュミットトリガ−回路１０で構成されるもので
あシ、差動増幅回ｊ１２１９に加えられるホール素子１
２の出力ＶＨＡＬＬがシュミットトリガ−回路９で設定
するヒステリシス電圧ｖＨυ」二になった時にスイッチ
出力信号Ｖｓ’ｔ’オンし、−■１□以下になった時に
オフすることによってヒステリシスを有するスイッチ出
力信号■、を得るものである。本発明の特徴の１つはこ
のようにポール索子出力ｖｌ□ムＬＬを電気回路部３で
検出する際にも士■１□のヒステリシスをつけているこ
とであるが、これはそうすることによって磁性体６に対
する制約をより小さくできるためである。つまり、磁性
体６によってホール素子検出部に印加されるバイアス磁
界の強度が大きければ有効磁界強度Ｈｅｆｆは第２図（
ｂｌのように上下に大きくひらいた形となυ、電気回路
部では単にＶＨＡＬＬ−Ｏでコンパレートするだけでも
、外部磁界に対して±）（ｃの正確なヒステリシスを持
つスイッチ信号が得られるのであるが、しかし、磁性体
６の形状や位置によってこのバイアス磁界強度をそれ程
大きくできない場合にはホール素子出力ＶＨＡＬＬは第
２図（ｄ）に示すようになり、■１１ＡＬＬ−０でコン
パレートすると対応する外部磁界に対するヒステリシス
は狂ってしまう。これに対し、電気回路部３での検出で
士■１□のヒステリシス分つければ全く問題なく動作し
、磁性体６の形状や位置に対する制約金より小さくする
ことができるのである。このＶＨの太きさはホール素子
出力ＶＨＡＬＬの上下のひらき具合、すなわち磁性体か
ら印加されるバイアス磁界の大きさに合わせて設定すれ
ばよい。ここで強調できることは、こうして設定された
ヒステリシスの大きさが磁性体６の保磁力Ｈｃによって
のみ決定でれる点である。こうした設定による効果は従
来のホール素子スイッチによるものと比較することで一
層明らかとなる。すなわち、従来のホール素子の出力は
外部磁界強１ｙに比例し、磁界に対するヒステリシスの
設定は第４図（−１に壓すようにホール素子出力電圧Ｖ
１□’ＡＬＬに対してヒステリシス電圧鳳′全設定する
ことで行なっている。このため、ホール素子の温度特性
によって生じる出力変動等で出力が点線のように減少す
ると、それに対応してヒステリシス磁界はＨｏからＨ２
まで増加してしまう。史に、ヒステリシス設定電圧は一
般に数ｍＶ程度の小さな値であるため、ホール素子出力
を受ける電気回路部の製造ばらつきが大きく影響し、設
定ヒステリシス電圧、ひいては対応するヒステリシス磁
界も大きくばらついてしまう。これは特に、ホール素子
と電気回路部全同一チップ上に設けたいわゆるホールＩ
Ｃのように製造後の調整ができない場合には大きな問題
である。これに対し、本発明のヒステリシス付ホール素
子スイッチでは第４図（ｂ）に示すように、ホール素子
出力電圧ＶＨＡＬＬが変動してもスイッチングをする士
ｖｉｉレベルに対応する磁界は磁性体５の保磁力Ｈｃで
＠まり、殆んど影響をうけない。更に、電気回路部の製
造ばらつき等によってＶＨの大きさが多少ばらついた場
合にも殆んど影響を受けにくいことは第４図（ｂ）から
明らかである。

磁性体は必要とするヒステリシスの大きさに応じた保磁
力ＨｃＯものを選べばよく、これによる磁界強度はホー
ル素子検出部との距離、及び磁性体の厚さで調整できる
。一般には距離が小さい程、また厚さが大きい程磁界強
度が太きくなシ、第２（Ｃ）に示したヒステリシス出力
の上下のひらきをより大きくできるので、電気回路部の
ばらつきに対する余裕度をより大きくできる。しかし、
局所的に大きく変化する磁界中で使用する場合は、磁性
体５全体を同時に磁化反転させるためにその厚さは寿る
べく小さく、また検出部との距離はよ）近い方がよい。

第１の実施例では単に磁性体５を接着するだけでよく、
容易に製造できるという利点があるが、上記の点を考慮
すれば次に示す第２の実施例の構成も有用である。

第５図は本発明の第２の実施例會示す断面図である。こ
れは基板２１、ホール素子テップ２２、電気回路部２３
、′醒極ビン２４、配縁２５、及びホール素子検出部２
８の上に１ｎ接ｆｌｙ！、膜された、膜面に垂直な方向
を磁化容易方向２７とする一軸異男性を自した生保磁力
の垂直磁化膜２６で構Ｗ、きれる。第１の実施例との差
は基板１に接着された磁性体６が、検出部１８土に形成
された垂直磁化膜２６になっている点である。この構成
では検出部２８と垂直磁化膜２６との距離は殆んどなく
、また垂１ＩｉＩｕｉ化膜の膜厚も小さく、例えば距離
は１μｍ以下、膜厚は１μｍから数μｍ程度といったも
のにできる。これにより、第１の実施例について説明し
たのと同じく正確なヒステリシスが形成されるのに加え
て、局所的に大きく変化する磁界中でも正確に動作し、
また形状的により小形化できるというオｌｊＡ’を持つ
。

以上の実施例において、ホール素子は通常のＩｎＳｂや
ＧａＡｓないしはＳｔ等が適している。上ＮＵの例では
ホール素子テップ上電気回路部を分けて示しているが、
特にＳｉ’ｊ５基板とするホール素子の場合には両者全
同一チップ上に一体化したホールＩＣとすることができ
、よｐ小形で低価格とすることが可能である。更に、磁
性体としては数１０００から数１０００１１程度のＨｃ
ｋ有する一軸異方性のものでｓればよ＜、Ｂ、フェライ
トやＣＯ合金、Ｆ、−Ｍｎ合金等が適しており、必要と
するＨｃに応じて選択すればよい。また垂直磁化膜とし
てはＣｏ−Ｃｒ合金膜や希土類−Ｆｅｔｃ６膜が適して
おυ、ホール菓子形成後のウェハー上に蒸着やスパッタ
リング等によって成膜し、エツチング加工して形成する
ことができる。

以上説明したように、本発明によればホール素子と、そ
の検出部の面に垂直方向のノくイアス磁界を印加するよ
うに近接して配置したー＠異方性を有する生保磁力の磁
性体、及び前記ホール素子を駆動してその出力全検出し
、スイッチング信号に変換する電気回路部とで構成し、
前記電気回路部は前記ホール素子の出力を検出する部分
に前記ノ（イアス磁界に応じたヒステリシス特性を持た
せたことにより、磁界強度に対して直接設定される正確
なヒステリシス特性を持つヒステリシス付ホール素子ス
イッチを提供できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示した斜横図、第２図
（ａｌ　ｌ　（ｂ）　、　（ｃ）、及び（ｄｌはその動
作原理を示す図、第３図はヒステリシス特性を有するホ
ール素子出力検出回路の一例を示す図、第４図（ａ）及
び（ｂ）は従来のホール素子との差を説明した図であり
、第５図は第２の実施例を示した断面図である。 図において、１及び２１は基板、２，１２及び２２はホ
ール素子チップ、３及び２３は電気回路部、４及び２４
はｔＷビン、５及び２５は配線、６及び１６は磁性体、
２６は垂直磁化膜、７，１７及び２７は磁化容易軸方向
、８及び１８はホール素子検出部、９は差動増幅器であ
り、１０はシュミットトリガ−回路である。 第１図 第　２　図

Claims (1)

1. 【特許請求の範囲】 １、ホール素子と、その検出部の面に垂直方向のバイア
   ス仏界を印加するように近接して配置した一軸異方性を
   有する９保磁力の磁性体、及び前記ホール素子を駆動し
   てその出力を検出し、スイッチング信号に変換する電気
   回路部とで構成され、前記電気回路部は、前記ホール素
   子の出力全検出する部分に前記バイアス磁界に応じたヒ
   ステリシス特性を持たせたことを特徴とするヒステリシ
   ス付ホール素子スイッチ。 ２、磁性体が、ホール素子検出部上に成膜された面に垂
   直方向を磁化容易方向とする垂＠磁化膜であることを特
   徴とする特許請求の範囲第１項に記載のヒステリシス付
   ホール素子スイッチ。 ３、垂＠磁化膜がＣｏ−Ｃｒ合金であることを特徴とす
   る特許請求の範囲第２項に記載のヒステリシス付ホール
   素子スイッチ。