JPS58189762A - Picture magnifying and reducing system - Google Patents

Picture magnifying and reducing system

Info

Publication number
JPS58189762A
JPS58189762A JP57071237A JP7123782A JPS58189762A JP S58189762 A JPS58189762 A JP S58189762A JP 57071237 A JP57071237 A JP 57071237A JP 7123782 A JP7123782 A JP 7123782A JP S58189762 A JPS58189762 A JP S58189762A
Authority
JP
Japan
Prior art keywords
image
buffer memory
interpolation
magnifying
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57071237A
Other languages
Japanese (ja)
Other versions
JPH0420224B2 (en
Inventor
Haruo Takeda
晴夫 武田
Tetsuo Machida
哲夫 町田
Naoki Takada
直樹 高田
Kuniaki Tabata
邦晃 田畑
Yasuyuki Okada
岡田 康行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57071237A priority Critical patent/JPS58189762A/en
Priority to US06/489,350 priority patent/US4610026A/en
Priority to EP83104227A priority patent/EP0093429B1/en
Priority to DE8383104227T priority patent/DE3382016D1/en
Publication of JPS58189762A publication Critical patent/JPS58189762A/en
Priority to US06/901,574 priority patent/US4809345A/en
Publication of JPH0420224B2 publication Critical patent/JPH0420224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00Geometric image transformation in the plane of the image
    • G06T3/40Scaling the whole image or part thereof
    • G06T3/4007Interpolation-based scaling, e.g. bilinear interpolation

Abstract

PURPOSE:To perform a magnifying/reducing process of pictures at a high speed, by loading initially the basic columns to the rotary shift registers and shifting with rotation these basic columns with a timing pulse to extract the information. CONSTITUTION:A processor 401 calculates the basic columns of X, DELTAX, Y and DELTAY and then loads initially them to rotary shift registers 413, 414, 410 and 411 respectively. Then those basic columns are successively shifted with rotation by a timing pulse. An interpolating calculation is carried out on the basis of the overflowed latest four picture elements to extract the information. As a result, the parallel processing is possible to perform a magnifying/reducing of pictures at a high speed.

Description

【発明の詳細な説明】 本発明は、デジタル画像の拡大縮小方式に係り、特に、
任意倍率の^画質な拡大縮小画像を高速に得るのに好適
な方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital image scaling method, and in particular,
This invention relates to a method suitable for rapidly obtaining high-quality enlarged/reduced images at arbitrary magnifications.

第1図により、デジタル画像の拡大縮小の原理全説明す
る。図中、(a)は原画像の一例、(b)は拡大縮小画
像の一例として、1京画像(a)を縦方向372倍、横
方向372倍に拡大した画像を示す。同図(C1に、拡
大画像(b)を原画1#(司上にマツピングしたもので
ある。拡大縮小処理とは、原画像(a)エリ拡大縮小画
t(b)k求めることであるが、これは同図(C)にお
いて、(b)の格子点qll  + q、、l・・・・
・・・・・。
The entire principle of enlarging and reducing digital images will be explained with reference to FIG. In the figure, (a) is an example of an original image, and (b) is an example of an enlarged/reduced image, which is an image obtained by enlarging the 1 quintillion image (a) by 372 times in the vertical direction and 372 times in the horizontal direction. In the same figure (C1), the enlarged image (b) is mapped onto the original image 1# (Shiage).The enlargement/reduction process is to obtain an enlarged/reduced image t(b)k of the original image (a). , this is the lattice point qll + q,, l... of (b) in the same figure (C).
・・・・・・.

q□、・・・・・・の値を、(a)の格子点ptt s
 pst t・・・・・・・・・l”11+・・・・・
・の@會もとに補間することに帰着する。
The values of q□,...
pst t・・・・・・・・・l”11+・・・・・・
・It comes down to interpolating based on @kai.

前記補間の規則に、従来種々の方式が提案されている。Conventionally, various methods have been proposed for the interpolation rules.

例えば、SPC法、論理和法、9分割法。For example, the SPC method, the logical sum method, and the 9-division method.

投影法等が公知である。(昭和54年度情報処理学会第
20回全国大会予稿集pp、463−464等参照)。
Projection methods and the like are well known. (See Proceedings of the 20th National Conference of the Information Processing Society of Japan in 1974, pp. 463-464, etc.).

補間規則自体は前記各方式で異なるが、補間計算への入
力情報は、各方式で共通である。
Although the interpolation rules themselves are different for each of the above methods, the input information for the interpolation calculation is common to each method.

以下、この人力情報全第2図により詳細に説明する。q
、1.は補間点、P Xm @ Ytaは補間点q19
.の近傍4点の中の左に点、Xfiに補間点q1m H
Bの原画像格子内構アドレス、’/aは同縦アドレス、
A[原画像格子横長さ、Bは同縦長さ、aは拡大縮小画
像格子横長さ、bは同縦長さである。この中で、A、B
は装置向有の、またa、bは、倍率同上の定数である。
Hereinafter, this human power information will be explained in detail with reference to FIG. 2. q
, 1. is the interpolation point, P Xm @ Yta is the interpolation point q19
.. A point on the left among the 4 points near , and an interpolation point q1m on Xfi H
B's original image grid internal address, '/a is the same vertical address,
A is the horizontal length of the original image grid, B is the same vertical length, a is the horizontal length of the enlarged/reduced image grid, and b is the same vertical length. Among these, A, B
is a constant for the device, and a and b are constants for the same magnification.

補間点Qm、++の値を財物するために必要な入力h!
r報に、X a + Y ”、近傍4点P Xs 、 
 Yw HPXmu + Ya I PXm*+ +Y
 +、+1 、 P Xn HYm+tの各値である。
Input h required to obtain the value of interpolation point Qm, ++!
In the r report, X a + Y'', 4 neighboring points P Xs,
Yw HPXmu + Ya I PXm*+ +Y
+, +1, P Xn HYm+t.

第2図における値、x、、y+++ 、A、f3.B。Values in FIG. 2, x, y+++, A, f3. B.

bは、離散量とする。拡大縮小の倍率を、有理数に制限
しても、実用に支障ないためである。この@提条件より
以下簡単のため、前記x、y、、。
b is a discrete quantity. This is because there is no problem in practical use even if the scaling factor is limited to rational numbers. From this @condition, the following is simpler, so x, y, .

A、B、a、bは整数化した値をとるものとする。It is assumed that A, B, a, and b take integer values.

従来の拡大縮小装置では、前記の、補間に必要な入力情
報を、第3図に示す手順で求めていた。
In the conventional enlarging/reducing apparatus, the input information necessary for the interpolation described above is obtained by the procedure shown in FIG.

(例えば、昭和56年前期情報処理学会第22回全4大
会予稿集1)I)、  73−74参照)。
(For example, see Proceedings of the 22nd All Four Conferences of the Information Processing Society of Japan in 1981, 1) I), 73-74).

Us 二XIl @A+X1l V、=Y−−B+Y。Us 2XIl @A+X1l V,=Y--B+Y.

と定義する。図中301では、 VO=0 302では y+m=V、   modB 303では Y、=V、/B 504では、 Uo二〇 305では、 X m  = TJ 、  mod  A306 で1
丁、 X、=U、/A 307 で屯yl工@ 4A、P  Xt+  HYm
  g   PXm+l   HYa  tP ’Xa
+l  I Yawl  t  tJ XIII Ya
wlの1直を画1速メモリよりロードする。308では
前記302,305゜307の結果全入力情報として補
間計算を行なう。
It is defined as In the figure 301, VO = 0, 302, y + m = V, mod B, 303, Y, = V, /B, 504, Uo 20, 305, X m = TJ, mod A306, 1
Ding, X, = U, /A 307 detonyl engineering @ 4A, P Xt+ HYm
g PXm+l HYa tP 'Xa
+l I Yawl t tJ XIII Ya
Load the 1st shift of wl from the 1st speed memory. At step 308, interpolation calculation is performed using the results of steps 302, 305, and 307 as all the input information.

309では、 Iへや+  = TJ a + a rにn +1 311でに ■□+  =V−+ b m=m+ 1 金何なう。但し、前記手j順中、modは、除算の剰余
、/に除算の商を得る演算である。
In 309, I to + = TJ a + a r to n +1 311 to■□+ =V-+ b m=m+ 1 What is gold? However, in the above step j, mod is an operation for obtaining the remainder of division and the quotient of division by /.

前記手順に従うと、10″点よりなる拡大縮小画像を得
るのに約1秒を要することが確認きれている。これは、
走食纏密度8本/聴のファクンミ+)等でA4版サイズ
に当る拡大縮小画像ヲ得るのに約4秒を要することに相
当する。前記手順では、実際には、305,306と3
07,308は並夕1jに計算できる。このとき、前記
処理時間を支配するのは、処理306,307のパスで
ある。
It has been confirmed that if the above procedure is followed, it takes about 1 second to obtain a scaled image consisting of 10'' points.
This corresponds to the fact that it takes about 4 seconds to obtain an enlarged/reduced image corresponding to the size of an A4 paper with a scanning density of 8 lines/listening Fakunmi+). In the above procedure, actually 305, 306 and 3
07,308 can be calculated as 1j. At this time, it is the passes of processes 306 and 307 that govern the processing time.

本発明の目的は、前記処理306,307のパス全高速
化することにより、従来の各種方式による拡大縮小画像
を高速化することにある。
An object of the present invention is to speed up the processing of enlarged/reduced images by various conventional methods by speeding up all passes of the processes 306 and 307.

この発明に、前記X m t yoの列、およびX a
+I  X m + Y m+、Y mの列が、固定長
の糊期で基不列を繰返す同期列であることを利用するこ
とてより前記目的全達成したものである。具体的にす、
@記各基本列を、ローテート・シフト・レジスタに初期
ロードし、これをタイミングパルスによりik1次ロー
テート・シフトし、情報を取り出すことにより、実現す
る。
In this invention, the X m t yo column and the X a
All of the above objectives have been achieved by utilizing the fact that the columns +I X m + Y m+ and Y m are synchronous columns that repeat base irregularities in a fixed length period. Specifically,
This is achieved by initially loading each basic column into a rotating shift register, rotating and shifting it by a timing pulse to take out the information.

筐ず前i己周靭性について説明する。最初にXlについ
て峻明する。X、は、前述のようにxll”U++  
rnod  A IJ、、 =TJ、 +a で定義できる。このとさ、任童の11に関して、X 1
14A ” [J @+A mod  A:=([]a
 +As a )mod  A=U、 mod  A ;X1 が成立する。よって、Xl(グ、周期が高々への周期列
である。4本列け、XOr xl +・・・・・・+x
A−1である。yゆも、全く同様にして、周期か尚々B
の周期夕1」で、基本列がyo + Y+  +・・・
・・eYR−sであることが証明できる。次にX、や、
−X、について訪明する。X、は前述のように、 A @Xa ” [1a  X * で定義できる。放に A・(X、、1−X、)=a−(X11.、−X、)と
なる。このとき、 X□、−Xn=ΔX。
The self-circumferential toughness will be explained below. First, I will clarify about Xl. X, as mentioned above, is xll”U++
It can be defined as rnod A IJ,, =TJ, +a. Regarding this and Nendo's 11, X 1
14A ” [J @+A mod A:=([]a
+Asa) mod A=U, mod A;X1 holds true. Therefore, Xl(g) is a periodic sequence whose period is at most.
It is A-1. y Yu also does exactly the same thing, and the period is still B
In period 1, the basic sequence is yo + Y+ +...
...It can be proven that it is eYR-s. Then X, ya...
-Visiting X. As mentioned above, X can be defined as A @Xa ” [1a X□, -Xn=ΔX.

とおくと、任意のnに関して、 A@ΔX e+A ” a  (XIl+A+I  X
 m+ム)”a(Xm+I  X11) =A−ΔX。
Then, for any n, A@ΔX e+A ” a (XIl+A+I
m+mu)"a(Xm+I X11) = A-ΔX.

が成立する。よって、 ΔXll+ム=ΔX11 が成立する。よってΔX、=X、、、−X、 は、周期
が高々Aの周期列である。基本列はΔXo。
holds true. Therefore, ΔXll+mu=ΔX11 holds true. Therefore, ΔX,=X, , -X, is a periodic sequence with a period of at most A. The basic column is ΔXo.

Δx1.・・・・・・、ΔXム一、である。ΔY * 
= Y m+1−Y、も、全く同様にして、周期が高々
Bの周期列で、基本列がΔYo、ΔY□、・・・・・・
、ΔYm−1であることが証明できる。
Δx1. . . . ΔX is 1. ΔY *
Similarly, = Y m+1-Y is a periodic sequence with a period of at most B, and the fundamental sequences are ΔYo, ΔY□,...
, ΔYm-1.

次に、本発明の一実施例について詳細に説明する。本発
明の全体の構成を第4図に示す。401はマイクロコン
ピュータ等の処理装置402は処理装[401の中の主
記憶装置からパラレル形式で読み出した原l[!11g
1データをシリアル形式に変換するパラレルコシリアル
変換器(以下P/S変換器と略す)、403は、バッフ
ァメモリ4040入力ラインヲ運択するデマルチプレク
サ404は原画像テータ全ライン単位に特定ライン数(
例えば4ライン)格納するソフトレジスタを用いたバッ
ファメモリ、405はバッファメモリ404の出力ライ
ンヲ選択するマルチプレクサ、406はマルチプレクサ
405工り補間点の近傍画素の値を入力すると共に、ロ
ーテートシフトレジスタ413および414より格子内
アドレスxty’r人力し、拡大縮小画像7) 1画素
の値全出力する補間#′F算器、407.”J補間計嘗
器406よりシリアル形式で出力されt拡大縮小画像デ
ータをパラレル形式に変換し処理装[401の中の主記
憶装置に書き込むシリアル−パラレル変侯器(以下S/
P変換器と略すl、408は処理装置401からP/S
変換器402への転送およびS/P変換器407から処
理装ff1t401への転送を制御するリードニライト
・コントローラ(以下R,/Wコントローラと略す)4
09はバッファメモリ404のソフト回数をローテート
シフトレジスタ411より受取り、この(ロ)数のシフ
トパルスケ出力−するシフトコントローラ、410はバ
ッファメモリ404に取込むべき処理装[401内王記
憶装置のアドレス情報全1ライン補間するごとに111
次出力するローテートシフトレジスタ、411−Jバッ
ファメモリ404のシフト回数k1画索補間するごとに
1111次出力するローテートシフトレジスタ、412
は1画素の補間を1ライン分カウントする分局器、41
3iu、補間点の格子内アドレスのX座標ヲ1画素補間
するごとに順次出力するローテートシフトレジスタ、4
14は補間点の格子内アドレスのy座標を1ライン補間
するごとに11次出力するローテートシフトレジスタで
ある。本図を、第2図の記号と対応づけると、x、はロ
ーテートシフトレジスタ413の出力、y、は同414
の出力、X ll+I  X *=ΔX、は、ローテー
トシフトレジスタ411(7)出力、Y、、1− Y 
=: ΔY、 rs o −−−1i−−トシフトレジ
スタ410の出力、nがカウントアツプする度の1パル
スが上記レジスタ411と413の入力、mがカウント
アツプする度の1パルスが−h m2レジスタ410と
414の人力、P Xa+1 + Y”とP Xm+@
 e Yawlはマルチプレクサ405の出力となる。
Next, one embodiment of the present invention will be described in detail. FIG. 4 shows the overall configuration of the present invention. 401 is a processing device such as a microcomputer 402 is a processing device [original l [! 11g
A parallel-to-serial converter (hereinafter abbreviated as P/S converter) 403 converts one data into a serial format, and a demultiplexer 404 selects input lines from a buffer memory 4040.
405 is a multiplexer that selects the output line of the buffer memory 404; 406 is a multiplexer 405 that inputs the values of neighboring pixels of the interpolation point, and rotates shift registers 413 and 414; Interpolation #'F calculator that manually scales the grid address xty'r and outputs the entire value of one pixel (7), 407. A serial-to-parallel converter (hereinafter referred to as S/
Abbreviated as a P converter, 408 is a P/S from the processing device 401.
A read/write controller (hereinafter abbreviated as R,/W controller) 4 that controls the transfer to the converter 402 and the transfer from the S/P converter 407 to the processing device ff1t401.
09 is a shift controller that receives the soft count of the buffer memory 404 from the rotating shift register 411 and outputs this (b) number of shift pulses; 410 is a processing unit to be loaded into the buffer memory 404; 111 for each line interpolated
Rotating shift register for next output, 411-J Rotating shift register for outputting the 1111th time every k1 pixel interpolations of the shift count of the buffer memory 404, 412
is a divider that counts interpolation of one pixel for one line, 41
3iu, a rotating shift register that sequentially outputs the X coordinate of the address in the grid of the interpolation point every time one pixel is interpolated, 4
Reference numeral 14 denotes a rotating shift register that outputs the 11th order every time the y-coordinate of the address in the grid of the interpolation point is interpolated for one line. Correlating this diagram with the symbols in Figure 2, x is the output of the rotating shift register 413, and y is the output of the rotating shift register 414.
The output, X ll + I X *=ΔX, is the rotating shift register 411 (7) output, Y,, 1-
=: ΔY, rso ---1i--Output of shift register 410, 1 pulse every time n counts up is input to registers 411 and 413, 1 pulse every time m counts up -h m2 Manual power of registers 410 and 414, P Xa+1 + Y” and P Xm+@
e Yawl becomes the output of multiplexer 405.

特に、補間点の近傍画素をΔX、’(<用いて求めるた
めにバックアメモリ404は、シフトレジスタを&川す
る。
In particular, in order to find the neighboring pixels of the interpolation point using ΔX,'(<, the backup memory 404 inputs the shift register.

次に、本実施例の動作を、第5図により説明する。50
1では拡大縮小の倍率、横力向A/a。
Next, the operation of this embodiment will be explained with reference to FIG. 50
1 is the scaling factor, lateral force direction A/a.

蛙万同H/b (但し、A=i:!は装置固有とする)
ヶtとlで、処理装置でX、Δx、y、ΔYの基本列を
計算し、各ローテートシフトレジスタ410゜411.
413,414にロードする。502でtゴ、IMl町
号の元始2行を、ノ(ソファメモリ404VCロードす
る。503で灯、ΔYtもとに、原画渾の次(つ2行の
アドレス全計算する。504では、前dL: 503の
アドレス社もとに、次の2行ケバツファメモリ404の
空ラインにロードする。
Frog Mando H/b (However, A=i:! is device specific)
t and l, the processing unit calculates the basic columns of X, Δx, y, and ΔY, and each rotate shift register 410° 411 .
413, 414. At 502, load the first two lines of the IMl town name into the sofa memory 404VC. At 503, load the light, and based on ΔYt, calculate all addresses of the next two lines of the original image. At 504, load the previous two lines of the original dL : Based on the address 503, the next two lines are loaded into the empty line of buffer memory 404.

505.507ごハ、バッファメモリ中の処理中の2杢
のシフトレジスタの内容金1ビット/フトし、あふn;
’c2画−J全禰間計算器406内に取込む。506で
は、507のソフト回数がΔX11回になるの全判定す
る。508では、Xは509ではΔX(170−テート
ソフトすることにエリ、それ   ゛ぞgxm、ΔX、
*得る。510でi”J 、xa HYll、バッファ
メモリよりあふnた最新の4画素をもとに補間計算を行
なう。511では、1行分の補間縫子の判定全行なう。
505.507 The content of the two shift registers being processed in the buffer memory is 1 bit/ft.
'c2 image--Import into the J all-nema calculator 406. In step 506, it is determined whether the software count in step 507 is ΔX11 times. In 508, X is ΔX in 509.
*obtain. At step 510, interpolation calculations are performed based on i''J, xa HYll, and the latest four pixels left over from the buffer memory. At step 511, all determinations of the interpolation stitches for one row are performed.

512では、yを、513でnAYtローテートシフト
することにより、そ汀ぞれY11+11ΔY1を得る。
At 512, y is rotated and shifted by nAYt at 513 to obtain Y11+11ΔY1, respectively.

514では、1lIfI像分の補間終了の判定を打なう
In step 514, a determination is made as to whether the interpolation for 1lIfI images has ended.

本実施例では、前記第5図において、処理506と50
7,508,509お工び処理512g513お工び処
理503と504,505〜513が並列処理を行なう
。この中で505〜513のバスの全処理時間は、シフ
トレジスタの拡大縮小Ii像画素数のシフト時間に等し
い。これに、シフトレジスタとしてA、2827を使用
して画素密度8本/簡のA4版拡大縮小画像を得るのに
約0.6秒を要することに相当する。他方503と50
4のバスの全処理時間は、原画像および拡大縮小画像の
全バイト数とバスの伝送速度の積に等しい。これq、1
Mバイト7秒のバスで前記A4版画像を得るのに約1秒
を要することに相当する。
In this embodiment, processes 506 and 50 in FIG.
7,508,509 Processing process 512g513 Processing process 503 and 504,505-513 perform parallel processing. Among these, the total processing time of buses 505 to 513 is equal to the shift time of the number of image pixels of the enlargement/reduction Ii of the shift register. This corresponds to the fact that it takes about 0.6 seconds to obtain an A4 size enlarged/reduced image with a pixel density of 8 lines/size using A, 2827 as a shift register. the other 503 and 50
The total processing time of the 4 bus is equal to the product of the total number of bytes of the original and scaled images times the transmission speed of the bus. This q, 1
This corresponds to the fact that it takes about 1 second to obtain the A4 size image using an M-byte 7-second bus.

以上説明したように、本発明によれば、従来ネックとな
っていた第3図305,306,307゜309の処理
を第5図505〜509に[さ換えることにより、従来
約4秒を要した前記A4版画像の拡大縮小を、約1秒で
実行できるという効宋がある。
As explained above, according to the present invention, by replacing the processes of 305, 306, 307 and 309 in FIG. There is an advantage that it is possible to enlarge or reduce the A4 size image in about 1 second.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a) 、 (b) 、 (C)及び第2図は画
像の拡大縮小の訝明図、第3図に従来方式の処理手11
1を示すフローチャート、第4図は本発明の一実施例の
構成凶、第5図6本発明による処理手順ゲ示すフローチ
ャートである。 囁  1  図 (C) %Z   口 百 づ  図 ご K くと
Figures 1 (a), (b), and (C) and Figure 2 are illustrations of image enlargement/reduction, and Figure 3 shows the conventional processing method 11.
1, FIG. 4 is a flowchart showing the configuration of an embodiment of the present invention, and FIG. 5 is a flowchart showing the processing procedure according to the present invention. Whisper 1 Figure (C) %Z Mouth Figure K Kuto

Claims (1)

【特許請求の範囲】[Claims] 1、画像データ金複数ライン分バッファリングするため
のバッファメモリと、バッファメモリへのデータの入出
力を制御するためのコントローラと、バッファメモリの
シフトを制御するためのコントローラと、補間アドレス
情報を格納する4つのローテートシフトレジスタを備え
たことを特徴とする画像拡大縮小方式。
1. A buffer memory for buffering multiple lines of image data, a controller for controlling input/output of data to the buffer memory, a controller for controlling shifting of the buffer memory, and storage of interpolation address information. An image enlargement/reduction method characterized by having four rotating shift registers.
JP57071237A 1982-04-30 1982-04-30 Picture magnifying and reducing system Granted JPS58189762A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57071237A JPS58189762A (en) 1982-04-30 1982-04-30 Picture magnifying and reducing system
US06/489,350 US4610026A (en) 1982-04-30 1983-04-28 Method of and apparatus for enlarging/reducing two-dimensional images
EP83104227A EP0093429B1 (en) 1982-04-30 1983-04-29 Method of and apparatus for enlarging/reducing two-dimensional images
DE8383104227T DE3382016D1 (en) 1982-04-30 1983-04-29 METHOD AND DEVICE FOR ENLARGING / REDUCING TWO-DIMENSIONAL IMAGES.
US06/901,574 US4809345A (en) 1982-04-30 1986-08-29 Method of and apparatus for enlarging/reducing two-dimensional images

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57071237A JPS58189762A (en) 1982-04-30 1982-04-30 Picture magnifying and reducing system

Publications (2)

Publication Number Publication Date
JPS58189762A true JPS58189762A (en) 1983-11-05
JPH0420224B2 JPH0420224B2 (en) 1992-04-02

Family

ID=13454883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57071237A Granted JPS58189762A (en) 1982-04-30 1982-04-30 Picture magnifying and reducing system

Country Status (1)

Country Link
JP (1) JPS58189762A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623372A (en) * 1985-06-27 1987-01-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image converter
JPS6231482A (en) * 1985-08-02 1987-02-10 Canon Inc Picture processor
JPH02129766A (en) * 1988-10-31 1990-05-17 Internatl Business Mach Corp <Ibm> Interpolator for image display system

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5672576A (en) * 1979-11-19 1981-06-16 Ricoh Co Ltd Picture contracting method
JPS5676683A (en) * 1979-11-28 1981-06-24 Ricoh Co Ltd Processing method for picture deformation
JPS5679570A (en) * 1979-12-03 1981-06-30 Ricoh Co Ltd Picture size reducing and magnifying method and its device
JPS579166A (en) * 1980-06-19 1982-01-18 Ricoh Co Ltd Picture shrinking device
JPS5748153A (en) * 1980-09-04 1982-03-19 Ricoh Co Ltd Picture element density converting system
JPS5785161A (en) * 1980-11-14 1982-05-27 Fujitsu Ltd Image magnifying and reducing system
JPS57179890A (en) * 1981-04-28 1982-11-05 Ricoh Kk Picture variable power unit
JPS5884358A (en) * 1981-11-13 1983-05-20 Toshiba Corp Picture enlargement processor
JPS58184871A (en) * 1982-04-15 1983-10-28 Konishiroku Photo Ind Co Ltd Method and apparatus of picture element density conversion

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5672576A (en) * 1979-11-19 1981-06-16 Ricoh Co Ltd Picture contracting method
JPS5676683A (en) * 1979-11-28 1981-06-24 Ricoh Co Ltd Processing method for picture deformation
JPS5679570A (en) * 1979-12-03 1981-06-30 Ricoh Co Ltd Picture size reducing and magnifying method and its device
JPS579166A (en) * 1980-06-19 1982-01-18 Ricoh Co Ltd Picture shrinking device
JPS5748153A (en) * 1980-09-04 1982-03-19 Ricoh Co Ltd Picture element density converting system
JPS5785161A (en) * 1980-11-14 1982-05-27 Fujitsu Ltd Image magnifying and reducing system
JPS57179890A (en) * 1981-04-28 1982-11-05 Ricoh Kk Picture variable power unit
JPS5884358A (en) * 1981-11-13 1983-05-20 Toshiba Corp Picture enlargement processor
JPS58184871A (en) * 1982-04-15 1983-10-28 Konishiroku Photo Ind Co Ltd Method and apparatus of picture element density conversion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS623372A (en) * 1985-06-27 1987-01-09 インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション Image converter
JPS6231482A (en) * 1985-08-02 1987-02-10 Canon Inc Picture processor
JPH02129766A (en) * 1988-10-31 1990-05-17 Internatl Business Mach Corp <Ibm> Interpolator for image display system

Also Published As

Publication number Publication date
JPH0420224B2 (en) 1992-04-02

Similar Documents

Publication Publication Date Title
US5793379A (en) Method and apparatus for scaling images having a plurality of scan lines of pixel data
JPH05260287A (en) Improvement of picture enlargement/reduction device
JPS6361381A (en) Image processor
JPS62262188A (en) Picture processor
JP3022903B2 (en) Image rotation device
US5825367A (en) Apparatus for real time two-dimensional scaling of a digital image
JP3022405B2 (en) Image memory controller
JPS58189762A (en) Picture magnifying and reducing system
US5621870A (en) Method and apparatus for uniformly scaling a digital image
US5062142A (en) Data processor producing a medial axis representation of an extended region
JPS59167772A (en) Picture data rotating device
JPS63166369A (en) Mobile vector detection circuit
JPS616771A (en) Picture signal processor
JPH0520450A (en) Picture processor
JPH0734225B2 (en) Image processing device
JP2537851B2 (en) Image scaling processor
JPH05127980A (en) Picture processor
JP3247441B2 (en) Image processing device
JP3877054B2 (en) Image reduction scaling device
JP2806043B2 (en) Pipeline image processing circuit
JP2989193B2 (en) Image memory interleaved input / output circuit
JPH0676051A (en) Parallel picture processor
JPH06324935A (en) Address generator and address generation system
JPS60189579A (en) Processor of picture data
JPH0296878A (en) Picture processor