JPS581881A - デ−タ検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般的に磁気バブル・メモリに記憶されている
データを読取ぷためのシステムおよび方法、具体的には
犬／小ループ構造のバブル・メモリ・システム中で使用
するだめの検出のシステムおよび方法に関するものであ
る。

先行技術には、磁気バブル・メモリにデータに記憶する
だめの様々な配置が記述されている。先行技術による一
装置では、メモリが入力用の大ル−プと出力用のもう１
つの大ループを伴なう複数個の小ループとして構成され
ているっ犬ループがある数のヒツトを含むようになるま
でメモリ中にデータ・ピットがビット毎に直列に入力さ
れ、次にそれが並列に小ループに転送される。データは
データを小ループ・アレイから犬ループにピット毎に並
列に転送し、次に大ループをバブルを通してステップし
、ビット毎に直列なデータをもたらすことによってメモ
リから読取られる。

先行技術でに、また小ループが２つお別々のアレイとし
て配布され、各アレイにそれ自体の大ループが備ってい
る、大／小ループ構成も示唆されている。すなわち、メ
モリに入力されたビット毎に直列なデータが両方のアレ
イに交互に記旧される。同様に、ビット毎に直列なデー
タが後続の各サイクルテ各アレイから読取られ、インタ
ーリーブされて出力データをもたらす。米国特許第４０
７５６１１号がこの種のシステムの例である。

このような配置が有利なことは、”先行技術でよく確立
されているが、なお、バブル・センサーからの非バブル
状況全表す信号とピット・セル中にバブルが存在するこ
とを表す信号を信頼できるやり方で区別することに問題
がある。周知の如く、駆動フィールドの１サイクル中に
バブルは、センサーから２つのパルス？発生するがバブ
ルが存在しないと全くパルスを発生しないかまたはずつ
と小さなパルス【発生する。バブル・センサーから発生
される信号の大きざと形にはかなり変化があり、予め定
めた何らかの基準に対して信号の振幅を検出することに
基づく通常の信号検出法のうちには、ろまり信頼できな
いものがある。センサーからの信号の振幅は、ある種の
アレイ中では５゜１の比で変１ヒすることが知られてい
る。さらに、チップの製造プロセスならびに、ループｒ
維持しステップさせるのに必要な様々な磁界に対する小
ループ・アレイの位置のばらつきの結果として、あるア
レイと次のアレイで信号形が変化することがある。その
上、一般に出力信号中にかなり大きな雑音成分が含まれ
、検出プロセスをさらに複雑なものにしている。

本発明は、各ピット（Ｌ置を読取る際に各ピット位置の
重みを検出するだめの新しい基準信号を確立することに
よって、先行技術に基づく多くのシステムで直面してい
る信頼性の問題を克服することのできる、改良された検
出システムｒもたらすものである。

本発明に基づく改良された検出装置は、チップ上の大ル
ープおよび小ループをステップするドライブ・フィール
ドの連続サイクルでＭＲセンサーによって発生される２
つの信号の積分値を比較することに基づくものである。

第１の信号は、基準信号であシ磁気ループの非バブル・
セルが常にＭＲセンサーを通って移動している基準サイ
クルの間に発生される。感知された信号は、増幅され積
分されて、次のデータ・セル中の信号が増幅され積分さ
れる間、その値が保持される。次に、２つの値が適当な
電圧比較機構で比較され、その差が予め定めた値を越え
た場合、そのセルがバブルｒ含むと決定され、１データ
・ピット値が割当てられる。比較の結果、２つの信号り
〕値が基本的に等しい場合には、そのデータ・セルはバ
ブルを含まないと決定され、０ピツト値がそのセルに割
当てられる。

チップ上の各犬／小ループ・アレイには、それ自体の検
出器システムが備わっており、検出器の出力がインター
リーブされて、フィールドの回転周波数と合致する出力
データ速度が実ｇｌすれる。

大ループの各データ・ピット位置に対して動的基準レベ
ルを使用することにより、極めて信頼性の昼いデータ検
出器ができる。。

従って、バブル・メモリ・システムから読取られたデー
タ２検出するだめの改良された方法および／ステムｒも
たらすことが、本発明の一目的である。

本発明の第２の目的な、読取りの対象となる大ループの
各データ・ビット位＃に対して動的基準レベル信号が確
立されている、バブル・メモリ用検出体系をもたらすこ
とである。

本発明の上記およびその他の目的、特徴、利点を明らか
にするため、次に添付０図面に図示された本発明の有利
な実施例についてより具体的に説明する。

第１図に示すバブル・メモリ・システムは、一般的に複
数個のバブル・チップ１１ｉ含むメモリ・モジュール１
０．１つのモジュールにデータを入力するための入力ア
ダプタ１２．出力データをもたらすための検出システム
１４ｉ含む出力アダプタ１３、ならびに各様の入出力お
よび記憶機能を実現するために必要な制御信号をメモリ
・モジュール１０にもたらす、適当な制御ブロック１５
を含んでいる。

メモリ・モジュール１０に記憶されるデータはデータ処
理システムから入カアタ゛ブタに送られる。

メモリ１０から読取らｎたデータは、通常のバブル・メ
モリ・システムの場合と同様に入力アターブタを介して
メモリに再入力されＸするいけ利用システムに送られる
。第１図に示した検出システム１４の細・部を第２図に
図示する。

第２図について、この検出システムは、バブル・メモリ
・システムυ大ループ中にパズルが存在するかしないか
を検出するために、一般に使用される１対の通常の磁気
抵抗センサーから信号を送られる１対の差動入力端末２
１および２２″を備えた感知増幅器２０を含んでいる。

感知増幅器の出接続されている。この積分器には、論理
ブロック２５から１対の制御信号が送られる。回線２６
上の第１の制御信号は、積分器を初Ｍ値にリセットする
゛スケルチ”信号である。ブロック２５からの第２の制
御信号は、各検出サイクル中の特定の時間の間、入力信
号の値ｒ積分するようにワインド−をヒツトする、回線
２７上の積分信号である。

第３図に示すように、検出サイクルは基準サイクルとデ
ータ・サイクルｔ＋ｌｔんでいる。

積分ｇ＝２６は、バッファ６０に接続されているが、こ
れは積分コンデンサ２４上の電子値を回路の残りの部分
から単離する機能をもっている。バッファの出力２９は
、比較機溝６３の１人力部６２、ならびに抽出保持回路
６５に接続されたオフ　　　″セット回路６４に送られ
る。オフセント回路６４の機能については、検出システ
ムの全体操作を説明する際に詳しく説明することにする
。しかし、その基本的機能は、単に電圧レベルを調節し
、で、比較機構５６が比較機能？実施するのを助けるこ
とである。抽出保持回路３５は、その出力部か比較機構
３３の入力端末６７に接続されている。口、シック２５
から２）回線６１上のサンプル信号は、コンデンサ２４
上の電圧を抽出保持コンデンサ３５に転送する。比較機
構３６には、”Ｃｏｍｐａｒｅ”と表しである回線３６
上の制御信号も送られてくる。比較ｉ購の出力部は、ラ
ッチ４０に接続されており、このラッチは比較機構から
の出力信号の種類に応じて２つの値のうち一方にセット
される。

ラッチの肯定出力は、外部制御ロジック１５（第１図）
から′７）便用可能信号に応答して出力ゲート４２にゲ
ートされる。

次に第６図に示したタイミング図に則して、第２図に示
したシステムの操作を説明する。

第２図に示した検出器は、第１図に示したように、バブ
ル・モジュール１１の、１つの小ループ・アレイ４９と
連動している。他の小ループ・アレイについても同様の
検出機構が使用されている。

２つの検出器のデータ・サイクルは時間的に一致してい
るうどちらの検出器も、共に基準サイクルまたはデータ
・サイクルのどちらかであるっ第６図の線１は、各ビッ
ト咲出サイクルか１２０クロツク・パルスを含むことを
示している一基準サイクルは、クロック・タイム０から
クロック・タイム５９壕で続き、データ・サイクルはク
ロック・タイム６０からクロック・タイム１１９まで続
く。

２つの検出器の出力は、第２図の回線４３上Ｌ７）ｆｔ
用可能信号■制Ｎによってインターリーブされ、ループ
がステップされる周波数に対応する出力データ速度をも
たらす。

第３図の線２はビットｎおよびｎ＋２に対する連続する
２検出サイクルの間の感知増幅器２０の出力を表したも
のである。図のように、ピッ）ｎは２進数１、ピッ）　
ｎ　＋２は２進数０である。線６は回線２６上でロジッ
ク２５から積分器２３に印加される「スケルチ」信号を
図示したものである。スケルチ信号は、クロック・タイ
ム３１から４９までおよび９１から１０９までの間活動
状態□にある。前述のように、スケルチ信号の機能は、
積分器２６を予め定めた初期値にリセットすることであ
る。

第３図の線４は、ロジック２５から積分器２３に印加さ
れる積分制御信号を表したものである。

積分信号は、クロック・タイム５２から６４ｊでおよび
クロック・タイム１１２から次の検出サイクルのクロッ
ク・タイム４までのｌｄ　、活動状態である。積分パル
スの機能は、感知増幅器２０からの信号の最初のパルス
に相当する時間の間、積分−器２３をゲートオンするこ
とである。感知増幅器２０からの信号は、基準サイクル
の積分パルスの間に電圧から電流に変換される。その電
流が積分コンデンサ２４に流れ込み、電流の積分に比例
する、負の電圧変化をもたらす。

抽出命令が第３図つ線５に示しであるが、これはロジッ
ク５１から回線３１上で第２図の抽出保持ブロック３５
に送られる。・抽出命令は、ある検出サイクルのクロッ
ク・タイム９２から次の検出サイクルのクロック・タイ
ム２８までの間、活動状態にある。抽出保持コンデンサ
６５ｃ上の電圧を第６図の線６に点線で示し、積分コン
デンサ２４上の電圧を線６に実線で示しである。

第３図の線６に示した２つの電圧信号に、第３図の縁７
に示した比較制御パルスに応答して、比較機構３３で比
較される。比較パルスは、図に示すようにクロック・タ
イム８２からクロック・タイム８８まで続き、ラッチ４
０を比較機構の出力に対応する適当な値にセットする。

ランチの出力は、第６図の線８に示しであるが、第３１
の線９に示した便用可能Ａ信号によって第２図の出力論
理回路４２ｉ経て転送される。第６図の線１２に示した
周期パルスは各サイクルのクロック・タイム５４から６
０までおよび１１４から０まで続き、各アレイからデー
タをもたらすが、その場合、クロック・タイム５６から
６０の間の第１の周期パルスはピッ）ｎおよびｎ　＋　
２に対する第１のアレイを感知し、クロック・タイム１
１４からＯｆで続く第２の周期パルスはピッ）ｎ＋１に
対する第２のアレイを感知し以下同様である。

第２図にブロック形で示した各種回路は、本発明の一部
を構成せず、また感知の回路ｔ１史用したものなので、
その詳細全図示せずまた説明しなかった。それに関して
積分器は、遊休電流を小さく保って低い成力消費量を維
持する電流ミラーを使用した型式のものが望ましい。遊
休電流が電流ミラーにスイッチされた場合にのみ比較的
大きな積分のための電流が流れる。積分器に電流ミラー
を使用すると、電圧が負電源によシ密接してスイングで
きるため、積分コンデンサ２４上の可能な電圧スイング
も最大になる。そのために、最大電圧感度が与えられ、
エラー電圧の効果が最小限に抑えられる。

また、抽出保持回路の獲得時間も緊要である。

獲得時間とは、抽出保持コンデンサ３５ｃ上の電圧が抽
出保持回路に送られる入力亀子と一致するのにかかる時
間である。獲得時間を最小限に抑えるため、抽出命令が
スケルチ・パルスの開始時にオンとなり、はぼ次Ｏスケ
ルチ・パルスまでオンのまま続く。抽出保持コンデンサ
は、スケルチ・パルスによって積分コンデンサ上に発生
するアップ・レベルまで帯電される。このことによって
、その後抽出保持コンデンサが最終積分電圧を獲得する
ため常に負に帯電することが保証される。使用する回路
が抽出保持回路を正方向よりも負方向に速く帯電させる
能力を本来的にもっているのでこれによって最も速い獲
得時間が得られる。抽出保持回路は、積分パルスの間中
、オンであることによって積分電圧に追従し、積分が終
了すると正しい値に接近することができる。積分後の追
加時間に抽出保持回路は完全に最終値に到達する。

オフセット回路５４は、抽出保持回路およびコンデンサ
に比較機構回路に対するよりもゎずかに低い電圧レベル
ｔもたらす機＃Ｂ’にもつ。抽出保持回路２わずかに低
くオフセットすることにより、比較機構はデータ・サイ
クル中の非バブル信号を０として検出する。逆に、デー
タ・サイクル中にバブル信号が発生すると、比較機構へ
の積分器の出力は、抽出保持レベルよりも低くなり１が
検出される。

第１図に示したメモリでは、出力チャネルがバブル・チ
ップ上にそのための適当な構成を含んでいるので、非バ
ブルが出力データストリーム中に自動的に挿入される。

次に非バブル・セルが磁気抵抗センサ上にあるときメモ
リが停止するものとすればバブルがセンサに隣接すると
き検出装置配置によってメモリの読取シ操作を開始−停
止することができる。従って非バブル・セルがＭＲ七ン
サ上にあるとき停止するような用意のない磁気バブル・
メモリの開始−停止操作に付随する問題は回避される。

ｆ−夕・セルが読収られる最初のセルとなっている、先
行技術による調歩式バブル・メモリにはいくつかの問題
がめることが知られている。１つの問題は、停止操作後
の最初のセルが位相および大きさのひずみを受けること
に関するものである。

これが起こるのはドライブ・フィールドがその停止操作
の間に得た初期υ低い値からより高い正常走行値へと笠
上るときである。ひずみが発生するのに、停止サイクル
中にバブルが静止エネルギ・ウェルの最低部に留まって
いるためであろうエネルギー・ワエルが移動し始めると
、バブルは壁のは停止後の最初の回転フィールド・サイ
クル中７フトする。本／ステムは、常に非ノ（プル・セ
ルがＭＲセンサ上に６る状態で停止するようにしてこの
問題を克服したものであろうすなわち、最初リサイクル
は必ず非バブル・サイクルでありバブル位相シフトの問
題は回避されている。第２のサイクルはデータ・ビット
であるが、そｎｔてにバブル位相はその通常作動値に到
達している−その上、データ・セルがｉｖｌ　Ｒセンサ
上にない状態で本／ステム配置が停止するため、基準サ
イクルはデータ・サイクルの直前に発生する。このため
、システムを停止したとき、基準電圧を記隠しようと試
みる問題が回避される。

本発明ｒその有利な実施例を参照しながら具体的に示し
説明してきたが、技術の専門家には理解されるように、
本発明の精神および範囲から外ｔＬることなく、形状お
よび細部に他の様々な変更葡加えることができる。

【図面の簡単な説明】

第１図は本発明を具体化した）（）゛ル・メモ１」・／
ステム２ブロック・ダイアグラムの形で図示したもので
ある。 第２図は第１図にブロックＯ形で示した検出器の細部？
図示したものである。 第５図は第２図に示した検出器中に現われる各種の信号
を示すタイミング図である。 ２０・・・・感知増幅器、２３・・・・積分器、２４・
・・・積分コンデンサ、２５・・・・論理ブロック、３
０・・・・バッファ、３３・・・・比較機構、３４・・
・・オフセット回路、３５・・・・抽出保持（サンプル
ルド）回路、４０・・・・ラッチ機構、４２・・・・出
フッ回路。 出願人　インクづｂタナル・ビジネス・マンーノズ・コ
−ｒＮレーション代理人　弁理士　　岡　　　１）　　
次　　　生（外１名）

Claims (1)

1. 【特許請求の範囲】 感知変換器からの第１および第２の信号を受は取る入力
   端子をもつ積分器、 該積分器の出力を受は取るように結合された抽出保持回
   路、 該抽出保持回路に接続された１つの入力部および該積分
   器の出力部に選択的に接続された第２の入力部？もつ比
   較機溝、 該比較機構の出力部に接続された入力部をもつラッチ、 制御信号を、該積分器、該抽出保持回路、該比較機構、
   および該ラッチに送って、該ラッチの出力をして該感知
   変換器を通ってステップされるセル中に記憶された読取
   りデータの１ビツトに対応する値にセットせしめる制御
   回路を含む、各データ・セルの前に非バブル・セルが先
   行しており、また感知変換器を通って大ループをステッ
   プをさせてそれぞれ該非バブル・セルおよび該データ・
   セルに対応する第１および第２の信号をもたらすための
   手段を備えている、 データ・ビットが磁気バブルおよび非磁気ノ；プルの形
   でデータ・セルに記しハされている太ル−プを含むバブ
   ル・メモリ・システムのためのデータ検出器。