JPS58181388A - Program managing method of remote monitor controller - Google Patents
Program managing method of remote monitor controllerInfo
- Publication number
- JPS58181388A JPS58181388A JP6360682A JP6360682A JPS58181388A JP S58181388 A JPS58181388 A JP S58181388A JP 6360682 A JP6360682 A JP 6360682A JP 6360682 A JP6360682 A JP 6360682A JP S58181388 A JPS58181388 A JP S58181388A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- tasks
- task
- control signal
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
Abstract
Description
【発明の詳細な説明】
この発明は、遠方監視制御装置のプログラム管理方法に
関し、複数のタスクを容易に、かつ精度よく処理するこ
とができるようにしたものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a program management method for a remote monitoring and control device, which allows a plurality of tasks to be easily and accurately processed.
一般に、遠方監視制御装置のプログラム管理方法には、
所謂割り込みを使う方法および割り込みを使わない方法
があり、それぞれ第1図(a)および山)に示すような
装置により実施されている。In general, program management methods for remote monitoring and control equipment include:
There are a method using so-called interrupts and a method not using interrupts, and each method is implemented by a device as shown in FIG. 1(a) and FIG.
まず、第1図fa)において、(1)はクロック発振回
路(図示せず)からのクロックパルスPが入力されタイ
マー制御信号を出力するタイマー、(2)はタイマー制
御信号が入力されるとともに割込信号を出力する割込コ
ントローラ、(3)は割込コントローラr21からの割
込信号によシ複数のタスクの処理を行なう中央演算処理
装置(以下CPUと称す)であり、タイマー(1)から
一定期間ごとに所定時間出力されるハイレベルのタイマ
ー制御信号により、割込コントローラ(2)からCPU
(3)にハイレベルの割込信号が出力され、CPU
(3)により前記割込信号が判別されて当該割込信号に
応じたタスクが処理され、これらの繰り返しによシ、複
数のタスクがサイクリックに処理される。なお、(4)
は制御バスである。First, in Fig. 1 fa), (1) is a timer that receives a clock pulse P from a clock oscillation circuit (not shown) and outputs a timer control signal, and (2) is a timer that receives a timer control signal and outputs a timer control signal. The interrupt controller (3) that outputs the interrupt signal is a central processing unit (hereinafter referred to as CPU) that processes multiple tasks in response to the interrupt signal from the interrupt controller r21. A high-level timer control signal that is output for a predetermined period of time causes the interrupt controller (2) to
(3) A high level interrupt signal is output to the CPU
In step (3), the interrupt signal is determined and a task corresponding to the interrupt signal is processed, and by repeating these steps, a plurality of tasks are cyclically processed. Furthermore, (4)
is the control bus.
しかし、前記の場合、ノイズあるいは電源変動等によシ
、CPU (3)Kよる処理が処理中のタスクから次の
タスクへ移行するという所謂誤割り込みが発生し易く、
複数のタスクを精度よく処理することができないととも
に、割り込みを行なうために割込コントローラ(2]を
必要とし、装置が複雑化する。However, in the above case, a so-called erroneous interrupt, in which the processing by the CPU (3) K shifts from the current task to the next task, is likely to occur due to noise or power fluctuations, etc.
It is not possible to process multiple tasks with high accuracy, and an interrupt controller (2) is required to perform interrupts, which complicates the device.
そこで、第1図(b)に示すように、第1図(a)のよ
うな割シ込みを使わず、制御バス(5)を介して所定の
プログラムに従って入力されるコマンドに応じ、CPU
+a3が複数のタスクをサイクリック′に処理するこ
とが行なわれているが、この場合、複数のタスクをどの
順番でどのように処理するかをプログラムする必要があ
り、プログラムが複雑なものになるとともに膨大な量に
及び、非常な手間がかかる。Therefore, as shown in FIG. 1(b), instead of using interrupts as shown in FIG. 1(a), the CPU
+a3 processes multiple tasks cyclically, but in this case, it is necessary to program how and in what order multiple tasks are processed, making the program complex. It also involves a huge amount and requires a lot of time and effort.
この発明は、前記の点に留意してなされたものであり、
つぎにこの発明を、そのl実施例を示した第2図以下の
図面とともに詳細に説明する。This invention was made with the above points in mind,
Next, this invention will be explained in detail with reference to the drawings from FIG. 2 onwards showing an embodiment thereof.
(6)は制御バス(B)を介してCPU [3)に接続
された第1ゲート、(7)は両入力端が第1ゲート(6
)の出力端およびアドレスバス(B)′にそれぞれ接続
されたフリップフロップ回路部、(8)は2つの入力端
がそれぞれクロック回路(CL)およびフリップフロッ
プ回路部(7)の出力端に接続されたアンドゲート、(
9)は入力端がアンドゲート(8)の出力端に接続され
たタイマー、00は人、出力端がそれぞれタイマー(9
)の出力端およびアンドゲート(8)の他の入力端に接
続された反転回路、αυは両入力端が47噌7÷(9)
の出力端およびアドレスバス(B)′にそれぞれ接続さ
れた第2ゲートである。(6) is the first gate connected to the CPU [3] via the control bus (B), and (7) has both input terminals connected to the first gate (6).
) and the flip-flop circuit section (8) are respectively connected to the output terminal of the clock circuit (CL) and the address bus (B)', and the two input terminals of (8) are respectively connected to the clock circuit (CL) and the output terminal of the flip-flop circuit section (7). and gate, (
9) is a timer whose input terminal is connected to the output terminal of AND gate (8), 00 is a person, and the output terminal is a timer (9).
) and the other input terminal of the AND gate (8), αυ has both input terminals equal to 47 7 ÷ (9)
and a second gate connected to the output terminal of the address bus (B)' and the address bus (B)', respectively.
いま、処理されるタスクが第1.第2.第3タスクの8
つである場合、CPU (3>による各タスクの処理時
間をそれぞれTI 、 T2 、 ’ra とすると
ともに、タイマー(9)からの制御信号の出力時間、す
なわちCPU (3)の1サイクルの処理時間をT(L
T+4−T2+T8)とし、前記各タスクの処理サイク
ルをそれぞれ1,2.8とし、これらの条件を予めプロ
グラムしておく。そして、前記プログラムにより、タイ
マー(9)からハイレベルの制御信号が出力、されると
、タイマー(9)からハイレベルの制御信号か゛出力さ
れていることがCPU r3)により判別されるととも
に、タイマー(9)からハイレベルの制御信号が出力さ
れている期間、第3図に示すように、CPU +31に
より前記プログラムに従って順次釜タスクの処理が行な
われ、タイマー(9)からのハイレベルの制御信号の出
力開始よりT時間後に、ローレベルの制御信号か出力さ
れてCPU f3)の1サイクルの処理が終了すると同
時に、再びタイマー(9)からハイレベルの制御信号が
出力され、前記と同様に、プログラムに従ってCPU
f3)により第1タスクのみの処理が行なわれ、第8図
に示すように、これらのサイクルが繰り返されて第1〜
第3タスクがサイクリックに処理される。The task to be processed now is the first task. Second. Third task 8
, the processing time of each task by the CPU (3>) is TI, T2, 'ra, respectively, and the output time of the control signal from the timer (9), that is, the processing time of one cycle of the CPU (3) T(L
T+4-T2+T8), and the processing cycles of each task are 1 and 2.8, respectively, and these conditions are programmed in advance. When a high-level control signal is output from the timer (9) according to the program, the CPU r3) determines that the timer (9) is outputting a high-level control signal, and the timer During the period when the high level control signal is being outputted from the timer (9), as shown in FIG. After time T from the start of output, a low-level control signal is output, and at the same time one cycle of processing of the CPU f3) is completed, a high-level control signal is output again from the timer (9), and in the same way as above, CPU according to the program
f3), only the first task is processed, and as shown in Figure 8, these cycles are repeated to process the first to
A third task is processed cyclically.
したがって、タイマー(9)を設けたことにより、従来
のような誤割シ込みが生じることもなく、簡単なプログ
ラムにより、複数のタスクを容易に、かつ精度よく処理
することができる。Therefore, by providing the timer (9), a plurality of tasks can be easily and accurately processed by a simple program without causing erroneous interrupts as in the conventional case.
以上のように、この発明の遠方監視制御装置のプログラ
ム管理方法によると、複数のタスクをサイクリックに処
理する中央演算処理装置の処理時間を制御するタイマー
を設け、前記中央演算処理装置により前記タイマーから
゛制御信号が出力されていることを判別するとともに、
前記タイマーから制御信号が出力されている期間、前記
中央演算処理装置により前記各タスクの処理を行なうこ
とにより、複数のタスクを容易に、かつ精度よく処理す
ることができる。As described above, according to the program management method for a remote monitoring and control device of the present invention, a timer is provided to control the processing time of a central processing unit that cyclically processes a plurality of tasks, and the timer is controlled by the central processing unit. In addition to determining that a control signal is being output from
By allowing the central processing unit to process each of the tasks during the period when the control signal is output from the timer, a plurality of tasks can be easily and accurately processed.
第1図(a) 、 (Iはそれぞれ従来の遠方監視制御
装置のプログラム管理方法のブロック図、第2図以下の
図面はこの発明の遠方監視制御装置のプログラム管理方
法の1実施例を示し、第2図はブロック図、第3図は動
作説明図である。
+31・・・中央演算処理装置、(9)・・・タイマー
。
代理人 弁理士 藤田龍太部1(a) and (I are block diagrams of a conventional program management method for a remote monitoring and control device, respectively, and FIG. 2 and the following drawings show an embodiment of the program management method for a remote monitoring and control device of the present invention, Fig. 2 is a block diagram, and Fig. 3 is an operation explanatory diagram.
Claims (1)
理装置の処理時間を制御するタイマーを設け、前記中央
演算処理装置により前記タイマーから制御信号が出力さ
れていることを判別するとともに、前記タイマーから制
御信号が出力されている期間、前記中央演算処理装置に
より前記各タスクの処理を行なうことを特徴とする遠方
監視制御装置のプログラム管理方法。■ A timer is provided to control the processing time of a central processing unit that cyclically processes multiple tasks, and the central processing unit determines that a control signal is output from the timer, and A program management method for a remote monitoring and control device, characterized in that each task is processed by the central processing unit during a period when a signal is being output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6360682A JPS58181388A (en) | 1982-04-15 | 1982-04-15 | Program managing method of remote monitor controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6360682A JPS58181388A (en) | 1982-04-15 | 1982-04-15 | Program managing method of remote monitor controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58181388A true JPS58181388A (en) | 1983-10-24 |
Family
ID=13234111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6360682A Pending JPS58181388A (en) | 1982-04-15 | 1982-04-15 | Program managing method of remote monitor controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58181388A (en) |
-
1982
- 1982-04-15 JP JP6360682A patent/JPS58181388A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0247650A2 (en) | Motor speed control system | |
JPS58181388A (en) | Program managing method of remote monitor controller | |
US4710928A (en) | Method and apparatus for detecting the uncontrollable operation of a control system | |
JPS63200234A (en) | Data processor | |
JPS61161507A (en) | Direct input/output system of programmable controller | |
JP2631541B2 (en) | Programmable controller | |
JPS63101937A (en) | Instruction execution monitoring device | |
JPH01263740A (en) | Micro-computer | |
JP2906254B2 (en) | Programmable controller | |
JPS62152045A (en) | Programmable controller | |
JPS62113246A (en) | Operation monitoring device for signal processor | |
JPS60250445A (en) | Watchdog timer | |
JPS6285349A (en) | Timer control system | |
JPS63300353A (en) | Simulating method for event driving type system | |
JPH03100473A (en) | Pulse train input processor | |
JPH1165624A (en) | Programmable controller | |
JPS61165171A (en) | Microcomputer | |
JPS6349853A (en) | Logic simulation processing system | |
JPH01163844A (en) | Control circuit for microcomputer | |
JPH04130544A (en) | Microcomputer | |
JPH01149637A (en) | System for monitoring polling control response | |
JPH04107748A (en) | Microcomputer | |
JPH04332056A (en) | Microcomputer | |
JPS6152702A (en) | Sequence controller | |
JPS6222085A (en) | Test circuit |