JPS58170250A - 回線接続制御方式 - Google Patents
回線接続制御方式Info
- Publication number
- JPS58170250A JPS58170250A JP57052944A JP5294482A JPS58170250A JP S58170250 A JPS58170250 A JP S58170250A JP 57052944 A JP57052944 A JP 57052944A JP 5294482 A JP5294482 A JP 5294482A JP S58170250 A JPS58170250 A JP S58170250A
- Authority
- JP
- Japan
- Prior art keywords
- line
- flag
- data
- packet
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)分針
本発明は通信制御処理装置に係り9%に回線および計算
機からの通信要求の処理方式に関する。
機からの通信要求の処理方式に関する。
IP)従来技術
従来よシこうした通信回線を介して交信を行う通信制御
処理装置のデータ転送能力は計算機と共通制御部間の転
送能力、あるいは回線のデータ送信速度と回線対応部の
数の積で定まるが回線対応部に結合して込る回線の使用
状態を考えると結合している全ての回線から交信要求が
あり、かつデータが連続的に転送されることにより回線
対応部の全てが通信状′@になることはきわめてまれな
ことであり、実用的Kii回線の使用度から算定される
通信のための使用時間の全時間(占める比、すなわち利
用率と、該利用率がシステムの運用時に際して変化する
変動要因によるばらつきを考えて、確率的に設定される
データ転送能力さえあればシステムの実運用上は充分な
はずである。
処理装置のデータ転送能力は計算機と共通制御部間の転
送能力、あるいは回線のデータ送信速度と回線対応部の
数の積で定まるが回線対応部に結合して込る回線の使用
状態を考えると結合している全ての回線から交信要求が
あり、かつデータが連続的に転送されることにより回線
対応部の全てが通信状′@になることはきわめてまれな
ことであり、実用的Kii回線の使用度から算定される
通信のための使用時間の全時間(占める比、すなわち利
用率と、該利用率がシステムの運用時に際して変化する
変動要因によるばらつきを考えて、確率的に設定される
データ転送能力さえあればシステムの実運用上は充分な
はずである。
しかし、こうして設定したデータ転送能力でシステムを
構成するときには要求先から転送されて来るデータが消
失してしまうことは防止せねばならないので、従来は回
線の全稼動時のピーク能力に対応して通信制御処理装置
のデータ転送能力を設電するか。
構成するときには要求先から転送されて来るデータが消
失してしまうことは防止せねばならないので、従来は回
線の全稼動時のピーク能力に対応して通信制御処理装置
のデータ転送能力を設電するか。
あるいは回線対応部にデータが転送される間の着信デー
タを蓄積するバッファを用意せねばならなかったがbず
れも実現する上では無駄な構成や能力を持たねばならな
いと云う欠点があった。
タを蓄積するバッファを用意せねばならなかったがbず
れも実現する上では無駄な構成や能力を持たねばならな
いと云う欠点があった。
←→ 目的と特徴
本発明はこうした背景にかんがみ成されたものであり9
本発明の目的は1通信制御処理装置のデータ転送能力は
上記確率的に設置される速度におさえて。
本発明の目的は1通信制御処理装置のデータ転送能力は
上記確率的に設置される速度におさえて。
1時的に処理能力をこえる交信要求が回線からあったと
きに受は付けられない分は要求元の交信要求を一時おさ
えて送信して来ない様に制御することであり1本発明の
特徴は上記目!を、計算機と複数の回j 線間
に設けられ1回線対応−と計算機に対応する共通制御部
と0両者を直列にループ結合するバスループを有し、計
算機に対する転送能力に対応して紋ルーズの転送能力が
設電され、バスループに転送されるデータは割付けられ
たタイムスロットをパケット単位で転送し1通信要求に
応じてデータを該スロットに積んで転送する通信制御処
理装置において、上記スロットに積載されているパケッ
トにスロットを専有していることを表示するフラグを付
加し2回線対応部には該フラグを識別する手段を有し、
@線からの通信要求があっても不使用のスロットがない
ときVcFi要求元に対して状態を通知する信号を送付
して、当核回線の要求の実行を一時保留させる様に制御
するととKよって実現することである。
きに受は付けられない分は要求元の交信要求を一時おさ
えて送信して来ない様に制御することであり1本発明の
特徴は上記目!を、計算機と複数の回j 線間
に設けられ1回線対応−と計算機に対応する共通制御部
と0両者を直列にループ結合するバスループを有し、計
算機に対する転送能力に対応して紋ルーズの転送能力が
設電され、バスループに転送されるデータは割付けられ
たタイムスロットをパケット単位で転送し1通信要求に
応じてデータを該スロットに積んで転送する通信制御処
理装置において、上記スロットに積載されているパケッ
トにスロットを専有していることを表示するフラグを付
加し2回線対応部には該フラグを識別する手段を有し、
@線からの通信要求があっても不使用のスロットがない
ときVcFi要求元に対して状態を通知する信号を送付
して、当核回線の要求の実行を一時保留させる様に制御
するととKよって実現することである。
(→実施例
以下本発明をより具体的に説明するため、実施例を引い
て説明する。
て説明する。
第1図は本発明の1実施例の説明図で0発明の対象であ
る通信制御処理装置の構成を示すものである。
る通信制御処理装置の構成を示すものである。
図中1は総称である通信制御処理装置(CCUと略称す
る)、2は計算機側と対応している共通制御部、3#′
iバスループ、4,5,6,7.は回線対応部群の中の
構成単位である各回線対応部で、夫々回線を介しで、他
の計算機あるいは入出力装置Kりながりているものであ
る。
る)、2は計算機側と対応している共通制御部、3#′
iバスループ、4,5,6,7.は回線対応部群の中の
構成単位である各回線対応部で、夫々回線を介しで、他
の計算機あるいは入出力装置Kりながりているものであ
る。
第2図は、第1図のバスループを移動するデータ転送パ
ケットを積載するタイムスロットのループの説明図9図
中単位区分されているのは、夫々のパケットであり、こ
れを時空間で考えれば、1周時間を時間的に分割して割
り付けたタイムスロットであり。
ケットを積載するタイムスロットのループの説明図9図
中単位区分されているのは、夫々のパケットであり、こ
れを時空間で考えれば、1周時間を時間的に分割して割
り付けたタイムスロットであり。
データはこの様に割り付けられたスロット内に収容し得
る情報量の単位で、バスループを介して各回線対応部と
共通制御部間で転送処理されるし1回線に結合してbる
交信要求元と回線対応部の間も同様の情報量の単位に収
容し得る量を転送ブロックとして交信が行われる。
る情報量の単位で、バスループを介して各回線対応部と
共通制御部間で転送処理されるし1回線に結合してbる
交信要求元と回線対応部の間も同様の情報量の単位に収
容し得る量を転送ブロックとして交信が行われる。
第3図は、第2因のタイムスロットに積載するパケット
の説明図9図中10は使用状報フラグ、11は送付先、
12Fi実データ、13はエンドのデータの領穢である
。
の説明図9図中10は使用状報フラグ、11は送付先、
12Fi実データ、13はエンドのデータの領穢である
。
第4図は本発明の一実施例の説明図で1通信制御処理装
置に付/JOされる構成の説明図、なお本図Fi第1図
と対応する詳細図である。図中15〜19Fi回線対応
部内の構成体で15はラインアダプタ、16Vi取込レ
ジスタ、17i1比較回路、18はマルチプレクサ、1
9はバイパス選択スイッチ。
置に付/JOされる構成の説明図、なお本図Fi第1図
と対応する詳細図である。図中15〜19Fi回線対応
部内の構成体で15はラインアダプタ、16Vi取込レ
ジスタ、17i1比較回路、18はマルチプレクサ、1
9はバイパス選択スイッチ。
なお、20は受付レジスタ、21はメモリを含む処理部
9本構成においては、バスループのデータ転送能力(単
位時間当りのビット処理gk)は処理部21の能力に合
わせて構成され1回線対応部がある数似上データ転送の
ため活動すると転送能力をこえることになる。
9本構成においては、バスループのデータ転送能力(単
位時間当りのビット処理gk)は処理部21の能力に合
わせて構成され1回線対応部がある数似上データ転送の
ため活動すると転送能力をこえることになる。
こうした構成において、転送データは処理部21と各回
線対応部のラインアダプタで@2図のデータパケットの
形式に構成され、じゆんかんしているバスループのタイ
ムスロットにのせて、相互に転送さらZ刀ゆである。今
、ラインアダプタ15に結合する回線から交信要求があ
ったとするレジスタ16は人って来るバケツ)f取り込
み、比較回路17で使用状態フラグをしらべ、フラグが
空き1例えば10)であflハマルチグレクが18をと
り込み側にするとともに交信を許可し、ラインアダプタ
15内で該ブータラ t” パケットに組立てて、バスのタイムスロットにの
せて送り出す。また、もしフラグが使用中(1)であれ
ばマルチプレクサ18を通過側にして該バケツ)を通過
させるとともに、比較回路17が検出して、今は使用パ
ケットが通過中であること?1回Sを通じて要求元に通
知してデータの送出金待たせ、空きパケッiつかまえた
時点で交信を許可する。
線対応部のラインアダプタで@2図のデータパケットの
形式に構成され、じゆんかんしているバスループのタイ
ムスロットにのせて、相互に転送さらZ刀ゆである。今
、ラインアダプタ15に結合する回線から交信要求があ
ったとするレジスタ16は人って来るバケツ)f取り込
み、比較回路17で使用状態フラグをしらべ、フラグが
空き1例えば10)であflハマルチグレクが18をと
り込み側にするとともに交信を許可し、ラインアダプタ
15内で該ブータラ t” パケットに組立てて、バスのタイムスロットにの
せて送り出す。また、もしフラグが使用中(1)であれ
ばマルチプレクサ18を通過側にして該バケツ)を通過
させるとともに、比較回路17が検出して、今は使用パ
ケットが通過中であること?1回Sを通じて要求元に通
知してデータの送出金待たせ、空きパケッiつかまえた
時点で交信を許可する。
(ホ)効 果
この様に構成し制御することにより0回線の利用率のば
らつきに伴なって生ずるラッシュ時の混乱をバスループ
のデータ転送能力をふやすことなく、バッファ容tiふ
やすことなく解決出来、かつデータが紛失する心配もな
くなると云う特徴ある効果を有するものである。
らつきに伴なって生ずるラッシュ時の混乱をバスループ
のデータ転送能力をふやすことなく、バッファ容tiふ
やすことなく解決出来、かつデータが紛失する心配もな
くなると云う特徴ある効果を有するものである。
第1図は本発明の一実施例の説明図。
@2図は第1図のバスループを移動するタイムスロット
のループの説明図。 1 ず 第3図は第2図のタイムスロッ)K積載するバケットの
説明j司−1 @4図は本発明の一実施例の構成の説明図。 図中2は共通制御部、3はバスループ、4,5,6.7
は回線対応部、15はラインアダプタ、16け取込レジ
スタ、171i比較回路、18はマルチプレクサ。 %1 犯 審2侶
のループの説明図。 1 ず 第3図は第2図のタイムスロッ)K積載するバケットの
説明j司−1 @4図は本発明の一実施例の構成の説明図。 図中2は共通制御部、3はバスループ、4,5,6.7
は回線対応部、15はラインアダプタ、16け取込レジ
スタ、171i比較回路、18はマルチプレクサ。 %1 犯 審2侶
Claims (1)
- 【特許請求の範囲】 計算機と、複数の回線間に設けられ9回線対応部と計算
機に対応する共通制御部と9両者を直列にループ結合す
るバスループを有し、計算機に対する転送能力に対応し
て該ループの転送能力が設定され、ノ(スループに転送
されるデータは割付けられたタイムスロットをパケット
単位で転送し9通信要求に応じてデータを該スロットに
積んで転送する通信制御処理装置において、上記スロッ
トに積載されている)(ケラトにスロットを専有してい
ることを表示するフラグを付加し9回線対応部には該フ
ラグを識別する′手段を有し9回1s力為らの通信要求
があっても不使用のスロットカ丈ないときには要求元に
対して状態を通知する信号を送付′して。 当該回線の要求の実行を一時保留させる様に制御するこ
とを特徴とする回線接続制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57052944A JPS58170250A (ja) | 1982-03-31 | 1982-03-31 | 回線接続制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57052944A JPS58170250A (ja) | 1982-03-31 | 1982-03-31 | 回線接続制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58170250A true JPS58170250A (ja) | 1983-10-06 |
Family
ID=12928974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57052944A Pending JPS58170250A (ja) | 1982-03-31 | 1982-03-31 | 回線接続制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58170250A (ja) |
-
1982
- 1982-03-31 JP JP57052944A patent/JPS58170250A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5187780A (en) | Dual-path computer interconnect system with zone manager for packet memory | |
US5020020A (en) | Computer interconnect system with transmit-abort function | |
US4418382A (en) | Information exchange processor | |
US5193149A (en) | Dual-path computer interconnect system with four-ported packet memory control | |
CA1171931A (en) | Channel interface circuit | |
US5968158A (en) | Apparatus including a host processor and communications adapters interconnected with a bus, with improved transfer of interrupts between the adapters and host processor | |
EP0054077B1 (en) | Method of transmitting information between stations attached to a unidirectional transmission ring | |
US6240096B1 (en) | Fibre channel switch employing distributed queuing | |
JP4090510B2 (ja) | アプリケーションデータのダイレクトマッピングのためのコンピュータインターフェース | |
EP0674276B1 (en) | A computer system | |
EP0709985A2 (en) | Path allocation system and method for a high performance fiber optic switch | |
JPH09149083A (ja) | ファイバー・チャネル・スイッチ装置 | |
JP2719522B2 (ja) | データリンク制御器 | |
GB2248007A (en) | Local area network terminal server with data movement module | |
JP2717112B2 (ja) | 二重ポートタイミング制御器 | |
TW439373B (en) | Selection technique for preventing a source port from becoming a destination port in a multi-port bridge for a local area network | |
JPH0818567A (ja) | データの交換処理方法及び装置 | |
US7313146B2 (en) | Transparent data format within host device supporting differing transaction types | |
US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
JPS58170250A (ja) | 回線接続制御方式 | |
JPS63258140A (ja) | 汎用非同期受信機−送信機 | |
JP4406011B2 (ja) | 通信ネットワークを介して接続されたプロセッシングユニットを備えた電子回路 | |
JPH0799501A (ja) | 回線割り当て方法及びそれを用いた通信ネットワーク | |
JPH0316343A (ja) | フレーム選択受信方法 | |
JPH07319823A (ja) | プロセッサ間通信方式 |