JPH09149083A - ファイバー・チャネル・スイッチ装置 - Google Patents

ファイバー・チャネル・スイッチ装置

Info

Publication number
JPH09149083A
JPH09149083A JP8261793A JP26179396A JPH09149083A JP H09149083 A JPH09149083 A JP H09149083A JP 8261793 A JP8261793 A JP 8261793A JP 26179396 A JP26179396 A JP 26179396A JP H09149083 A JPH09149083 A JP H09149083A
Authority
JP
Japan
Prior art keywords
port
receive
credit counter
frames
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8261793A
Other languages
English (en)
Inventor
Dwayne Bennett
ドゥエイン・ベネット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH09149083A publication Critical patent/JPH09149083A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
    • H04L49/105—ATM switching elements
    • H04L49/107—ATM switching elements using shared medium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/356—Switches specially adapted for specific applications for storage area networks
    • H04L49/357—Fibre channel switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【課題】ファイバー・チャネルによって受け取られたフ
レームの数が規定の最大数に達したとしてもＮポートが
フレームをファイバー・チャネルに送信し続けることを
可能にするファイバー・チャネル・スイッチ装置を提供
する。 【解決手段】ＮポートがＦポートに送信できるフレーム
数をカウントする送信クレジット・カウンタをＮポート
上に備え、Ｆポート上にＮポートから送信されたフレー
ムを一時的に記憶する複数の受け取りバッファ、Ｎポー
トからフレームを受け取るために現在使用できる受け取
りバッファをカウントする受け取りバッファ・クレジッ
ト・カウンタおよびＮポートが一時記憶のためＦポート
に一度に送信できるフレームの数をカウントする受信ク
レジット・カウンタを設け、上記３つのカウンタを活用
して、各Ｆノードにおける受け取りバッファの使用可能
性を追跡し、システム全体としてのフレーム伝送効率を
向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ファイバー・チャ
ネル・ネットワーク・ポート内のメモリ・バッファの使
用可能性を追跡する方法および装置に関するものであ
る。
【０００２】
【従来の技術】メインフレーム、スーパー・コンピュー
タ、大容量記憶システム、ワークステーションおよび高
解像度ディスプレイ・サブシステムは、ファイルおよび
印刷の共用を実施するように相互に接続されることが多
い。このようなタイプの接続に使用される共通ネットワ
ークおよびチャネルは、特にグラフィック・アプリケー
ションのようにデータが大規模ファイルの形式を取るよ
うな場合、データ率が制約されることによってシステム
効率が制限される可能性がある。
【０００３】接続には、プロセッサ相互間のデータ通信
接続およびプロセッサと周辺装置間のデータ通信接続と
いう２つの基本的タイプがある。「チャネル」は、相互
に通信する装置間の直接接続または回線交換型２地点間
接続を提供する。チャネルの主な仕事は、最小の遅延時
間で可能な限り最高速のデータ率でデータを伝送するこ
とである。チャネルは、典型的には、ハードウェア上の
単純なエラー訂正を実行する。対照的に、「ネットワー
ク」は、分散されたノードの集合体であって、（例えば
ワークステーションまたは大容量記憶装置のような）ノ
ード間の対話をサポートするそれ自身のプロトコルを持
つ。典型的には、各ノードは、伝送媒体の使用を競い合
い、ネットワーク上のエラー状態を認識できる能力を持
ち、エラー状態から回復するために必要とされるエラー
管理を行わなければならない。
【０００４】既存の通信相互接続の１つのタイプに、フ
ァイバー・チャネルがある。ファイバー・チャネル・プ
ロトコルは、情報システム用米国工業規格(すなわちＡ
ＮＳＩ)として開発され採用されている。ファイバー・
チャネル規格の詳細は、FibreChannel Physical and Si
gnaling Interface, Revision 4.2, American National
Standard for Information Systems (ANSI)(1993)に記
載されている。要約すれば、ファイバー・チャネルは、
ワークステーション、スーパー・コンピュータおよび種
々の周辺装置の間の同時並行通信を可能にする交換型プ
ロトコルである。ファイバー・チャネルは、双方向に同
時に毎秒１ギガ・ビットを越える伝送率でフレームを伝
送する能力を持つ。それは、また、インターネット・プ
ロトコール(すなわちＩＰ)、小規模コンピュータ・シス
テム・インタフェース(すなわちＳＣＳＩ)、高性能並行
インタフェース(すなわちＨＩＰＰＩ)および高機能周辺
インタフェース(すなわちＩＰＩ)などの既存のプロトコ
ールに従って光ファイバーおよび銅線上でコマンドおよ
びデータを伝送することができる。
【０００５】本質的に、ファイバー・チャネルは、チャ
ネルとネットワークの複合体であり、必要とされる接続
性、距離およびプロトコル多重化を提供するのに十分な
ネットワーク機能、および単純性、反復可能なパフォー
マンスおよび信頼できる伝達を保持するのに十分なチャ
ネル機能を持つ。ファイバー・チャネルは、ファイバー
・チャネル・スイッチ装置として知られている能動的で
知能的な相互接続装置を提供する。ファイバー・チャネ
ル・スイッチ装置は、ワークステーション、スーパー・
コンピュータ、周辺装置を含む関連装置に取り付けられ
る複数のノード・ポート(以下Ｎポートと呼ぶ)間の相互
接続およびフレーム伝送を行うための複数のファイバー
・ポート(以下Ｆポートと呼ぶ)を含む。ファイバー・チ
ャネル・スイッチ装置は、フレーム内に含まれる情報に
基づいてフレームの経路指定を行う能力を持つ。Ｎポー
トは、それ自身とファイバーの間の単純な２地点間接続
を管理する。Ｎポートおよび関係装置のタイプによっ
て、Ｎポートがファイバーとの間で行うデータ伝送率が
定まる。伝送は制御プロトコルから切り離されるから、
（例えば、２地点間伝送経路、環状経路、多数分岐バ
ス、交差切り替えなどのような)種々の異なるネットワ
ーク構成が実施可能である。
【０００６】上記ファイバ・チャネル工業規格は、デー
タ伝送のいくつかの異なるタイプを提供する。クラス１
の伝送は、回線交換、すなわちネットワーク交換網にわ
たる予備データ経路を必要とし、一般的に、２つの識別
されたネットワーク・エレメントの間で、１フレーム以
上の、しばしば多数の、フレームの伝送を伴う。対照的
に、クラス２の伝送は、ある１つのネットワーク・エレ
メントから他のエレメントへの単一のフレームの伝送そ
れぞれ毎にネットワーク交換網を通して１つの経路の割
り当てを必要とする。
【０００７】クラス２のフレーム交換は、到来フレーム
に関してそれらを他のポートに送り出す前に一時的に記
憶するメモリ・メカニズムを必要とするので、クラス１
の回線交換より実施が難しい。メモリ・メカニズムは、
典型的には、関連サポート回路との間の多数の入出力
（Ｉ／Ｏ）接続を含む。異なるビット伝送率でデータを
搬送するチャネルと連係する場合、複雑さが増加しハー
ドウェアの追加が必要となる。
【０００８】Ｆポート上の受け取りバッファの割り当て
は、典型的には、追加の受け取りバッファが使用可能で
あるという標識なしにＮポートがＦポートに送信するこ
とができる最大フレーム数によって左右される。ファイ
バー・チャネルは、さもなければ経路指定できるのに現
在ビジーのためフレームの追加を受け入れることができ
ない宛先Ｎポートへのフレーム送信を待機する場合があ
る。
【０００９】
【発明が解決しようとする課題】従って、ファイバー・
チャネルによって受け取られたフレームの最大数が規定
の最大数に達したとしても、Ｎポートがフレームをファ
イバー・チャネル・スイッチ装置に送出できることが必
要とされる。
【００１０】
【課題を解決するための手段】本発明の好ましい実施形
態に従って、（スーパー・コンピュータ、ワークステー
ション、周辺装置などの）複数の装置を、それらの関連
ノード・ポート(すなわちＮポート)を通して、相互に接
続するファイバー・チャネル・スイッチ装置が提供され
る。ファイバー・チャネル・スイッチ装置は、相互接続
した複数のファイバー・ポート(すなわちＦポート)を持
つファイバー・ネットワークを提供する。各Ｎポートに
は、ＮポートがＦポートに現時点で送信することが許さ
れるフレームの数をカウントする送信クレジット・カウ
ンタが含まれる。送信クレジット・カウンタは、フレー
ムが送信されると１減分され、Ｆポートが新しいフレー
ムを受け取る準備ができていることを示す受信側準備信
号をＦポートから受け取ると１増分される。
【００１１】各Ｆポートは、Ｎポートから受け取られた
フレームを記憶するために使用する複数の受け取りバッ
ファ、別のＦポートに転送されるのを待つ間Ｎポートが
一時記憶のためＦポートに１度に転送することが許され
るフレームの数をカウントする受信クレジット・カウン
タ、およびＮポートからフレームを受け取るために使用
できる受け取りバッファの数をカウントする受け取りバ
ッファ・クレジット・カウンタを含む。
【００１２】Ｎポートは、送信クレジット・カウンタが
１以上である場合のみ、フレームをＦポートに伝送する
ことが許される。送信クレジット・カウンタは、受取り
バッファが使用可能であることを示す受信側準備信号を
Ｆポートから受け取ることなくＮポートがＦポートに伝
送することができるフレームの最大数に対応する値にロ
グイン時に初期設定される。
【００１３】Ｆポート上の受信クレジット・カウンタ
は、Ｎポートからフレームを受け取る毎に減分され、別
のＦポートへフレームを転送する毎に（この時Ｆポート
は受信側準備信号を生成し送り出す）増分される。
【００１４】受信クレジット・カウンタは、また、ログ
イン時に、ＮポートがＦポートに一度に送信することが
できるフレームの最大数に対応するログイン受け取りバ
ッファ・クレジット数として定義される初期値に初期設
定される。
【００１５】受け取りバッファ・クレジット・カウンタ
は、Ｆポート上で使用可能な受け取りバッファの全数を
カウントするが、典型的にはＮポートが１度に送り出す
ことができるフレームの数を上回る。受け取りバッファ
・クレジット・カウンタの初期値と受信クレジット・カ
ウンタの初期値の間の差は、Ｆポート上の予備バッファ
の数である。
【００１６】フレームはＦポートによって受け取られ、
経路割り当てシステムが経路が使用可能であることを示
す時、当該宛先Ｆポートに転送される。フレームの受領
とともに、受け取り側Ｆポートに関する受け取りバッフ
ァ・クレジット・カウンタの現在値と受信クレジット・
カウンタが比較され、受け取りバッファ・クレジット・
カウンタが受信クレジット・カウンタの初期値より大き
い（すなわち追加のフレームを受け取る予備のバッファ
が使用可能であることを示す）場合、受信側準備信号を
即刻Ｎポートに送り出し、送信クレジット・カウンタを
増分して、Ｎポートが追加のフレームを送り出すことを
可能にする。次に、受け取りバッファ・クレジット・カ
ウンタは１減分され、使用可能な予備的受け取りバッフ
ァ数が１少なくされる。
【００１７】受け取りバッファ・クレジット・カウンタ
の値が受信クレジットの初期値以下である場合、使用可
能なバッファの数は受信クレジット・カウンタの現在値
に制限され、追加受け取りバッファは使用可能でなくな
る。受信クレジット・カウンタおよび受け取りバッファ
・クレジット・カウンタはフレームの受領とともに１減
分される。この状況においては、別のＦポートへのフレ
ーム伝送を実行した後受信側準備信号のみが生成されＮ
ポートに送られる。
【００１８】更に、Ｆポート受け取りバッファは、受け
取りバッファから宛先Ｎポートへのフレームの送信とと
もに割り当てが解かれる。特に、受信クレジット・カウ
ンタがそのログイン値と比較され、受信クレジット・カ
ウンタの現在値がログイン時の値未満であれば、受信ク
レジット・カウンタおよび受け取りバッファ・クレジッ
ト・カウンタの両方が１増分され、受信側準備信号が生
成されＮポートへ送られる（送信カウンタが増分され
る）。受信クレジット・カウンタの現在値がログイン時
の値に等しければ、受信クレジット・カウンタの値はそ
のまま維持され、受け取りバッファ・クレジット・カウ
ンタだけが１増分される。送信クレジット・カウントが
すでにその最大値に達しているので受信側準備信号は生
成されない。
【００１９】
【発明の実施の形態】図１には、ファイバー・チャネル
・スイッチのアーキテクチャにおいて使用される可変長
フレーム１１が示されている。可変長フレーム１１は、
フレーム１１の開始を示す特定のバイナリー・シーケン
スである４バイトのフレーム開始(ＳＯＦ)インジケータ
１２を含む。一般的には、ＳＯＦインジケータ１２の後
に、フレーム・ソース・アドレス、宛先アドレスおよび
フレーム１１が制御情報か実際データか等を指定する２
４バイトのヘッダ１４が続く。ヘッダ１４の後には可変
長データ１６のフィールドが続く。可変長データ１６の
長さは、０ないし２１１２バイトである。データ１６の
後に、エラー検出のための４バイトのＣＲＣ(巡回冗長
検査)コード１７および４バイトのフレーム終了(ＥＯ
Ｆ)インジケータ１８が続く。図１のフレーム１１は、
固定的フレームに比較して非常に柔軟であり、特定のア
プリケーションのニーズに適応することによってより高
い性能を提供する。
【００２０】図２は、ファイバー・チャネル・ネットワ
ーク１００における代表的従来技術のファイバー・チャ
ネル・アーキテクチャを示すブロック図である。ワーク
ステーション１２０、メインフレーム１２２およびスー
パー・コンピュータ１２４が、ファイバー・チャネル１
１０（すなわちファイバー・チャネル交換回線）を介し
て、（例えばテープ・サブシステム１２６、ディスク・
サブシステム１２８およびディスプレイ・サブシステム
１３０のような）種々のサブシステムと相互に接続して
いる。ファイバー・チャネル１１０は、種々のノード・
ポート(すなわちＮポート)１４０およびファイバー・ポ
ート１５０（すなわちＦポート）を経由してファイバー
・チャネルに接続される関連ワークステーション、メイ
ンフレームおよび周辺装置を相互に接続するエンティテ
ィーである。ファイバー・チャネル１１０の本質的な機
能は、送信元のＮポートからデータ・フレームを受け取
り、第１のプロトコルを使用して、宛先Ｎポートにフレ
ームを送付することである。好ましい実施形態におい
て、第１のプロトコルは、ファイバー・チャネル・プロ
トコルである。非同期伝送モード(ATM)のようなその他
のプロトコルも本発明の範囲を逸脱することなく使用す
ることができる。
【００２１】本明細書で使用する用語の定義は次の通り
である。 ＊クラス１サービス：回線交換型接続。 ＊クラス２サービス：送信および受領通知の提供を保証
するフレーム交換型サービス。 ＊クラス３サービス：確認を行わないフレーム交換型サ
ービス。 ＊Ｆポート：Ｎポートを物理的に接続するファイバー・
チャネルのアクセス・ポイントすなわち「ファイバー・
ポート」。 ＊ファイバー：ファイバー・チャネル・ネットワークに
おいて経路指定を扱うファイバー・チャネルによって規
定された接続。 ＊フレーム：基本伝送エレメントを規定する伝送ビット
の１次元セット。 ＊インターミックス：クラス１および２の機能性を提供
するサービスのクラスで、クラス１接続の場合チャネル
全体を予約し、クラス２トラフィックについては未使用
帯域幅上を通過させるサービス。 ＊リンク：通信チャネル。 ＊Ｎポート：リンクのノード終端におけるファイバー・
チャネル定義ハードウェア・エンティティー、すなわち
「ノード」ポートである。
【００２２】図３に示されるファイバー・チャネル・ス
イッチ装置３００は、複数のチャネル・モジュール３４
０を使用する。図３が、２つのチャネル・モジュール３
４０Ａおよび３４０Ｂを例示しているが、チャネル・モ
ジュール３４０の数は図示されたものより多い場合があ
り、典型的にはシステム構成に従う。第１の実施形態に
おいて、ファイバー・チャネル・スイッチ装置は、４つ
のチャネル・モジュール・カードを持ち、その各々は、
(１６個のＦポートと関連コンピュータ周辺装置の相互
接続を行う）４つの２６６ＭbpsのＦポートを含む。こ
のアーキテクチャは、４つの２６６Ｍbpsチャネル・モ
ジュール・カードを複式ポートの５３１Ｍbpsチャネル
・モジュール・カードまたは単一ポートの１０６３Ｍbp
sチャネル・モジュールと代替することを可能にする。
各チャネル・モジュール３４０は、メイン・リンク３２
０、インターミックス・リンク３２２、制御リンク３２
４および経路状態リンク３２６に直接接続される。制御
リンク３２４上の制御信号は、１つのチャネル・モジュ
ール３４０によって受け取られたフレームを同じチャネ
ル・モジュール上の異なるポートまたは他の使用可能チ
ャネル・モジュール３４０へ伝送させる。チャネル・モ
ジュール３４０は、チャネルとのデータ通信のためのポ
ート機能、クラス２データ伝送のためにフレームを一時
的に記憶するするための受け取りメモリ・バッファ、お
よびクラス１データ伝送の場合にはバッファされない到
来フレームのバイパスの働きをする。経路割り当てシス
テム３５０は、スイッチ・モジュール３６０を介してチ
ャネル・モジュール３４０と通信する。
【００２３】クラス２のフレーム交換トラフィックの場
合、経路割り当てシステム３５０は、チャネル・モジュ
ール３４０の受け取りポートから各フレームに関するフ
レーム・ヘッダ情報を収集する。経路割り当てシステム
３５０は、フレーム・ヘッダ情報の妥当性を検査し、宛
先ポートへのスイッチを通して、フレームのための経路
を設定するためスイッチ資源を割り当てる。一旦フレー
ムが送信されると、経路割り当てシステム３５０は、ス
イッチ資源の割り当てを解除する。
【００２４】経路割り当てシステム３５０は、また、チ
ャネル・モジュール３４０から回線交換トラフィック
（クラス１接続フレーム）に関するフレーム・ヘッダ情
報を収集する。次に、経路割り当てシステム３５０は、
接続の妥当性を検査して、引き続く接続のために専用の
経路を設定するためスイッチ資源を割り当てる。接続ト
ラフィックそれ自体が資源の割り当てを解除する。
【００２５】図４は、４ポート式知能システム４１０お
よび４つのメモリ・インターフェースＡＳＩＣ４２２、
４２４、４２６および４２８を持つメモリ・インターフ
ェース・システム４２０を備えた４ポート式２６６Ｍbp
sチャネル・モジュールに関するチャネル・モジュール
・アーキテクチャのブロック図である。複式ポート５３
１Ｍbpsの実施形態の場合のアーキテクチャも同様であ
るが、複式の場合２ポート式知能モジュール４１０を使
用する点が相違する。単一ポート１０６２Ｍbpsの実施
形態の場合のアーキテクチャも同様であるが、単一の場
合メモリ・インターフェース・システムに接続する４つ
のチャネル・モジュールを使う点が相違する。
【００２６】各ポート知能システム４１０は、ＧＬＭ／
ＯＬＣトランシーバ４１２を通して外部Ｎポートに接続
される。到来フレームは、ＧＬＭ／ＯＬＣトランシーバ
４１２によって受信機(Rx)４１４へ伝送される。状態／
制御論理回路４１８は、新しいフレームが受信機４１４
によって受け取られたことを認識し、伝送クラス（１ま
たは２）、および受け取られたフレーム・ヘッダ情報を
基にデータの長さを決定する。受信機４１４の目的は、
接続したＮポートとの同期を維持し、バッファからバッ
ファへのデータの流れの制御を管理するため到来伝送文
字を復号し、リンク性能を評価するため統計を収集し、
システム・クロックの時間を再設定し、フレームを検出
しその妥当性を検査し、関連受け取りメモリ(Rx)４３
２、４３４、４３６および４３８における一時記憶のた
めすべてのフレームをインターフェース・システム４２
０へ送信することである。
【００２７】メモリ・インタフェース・システム４２０
は、ポート知能システム４１０および経路割り当てシス
テム３５０からのコマンドに応答して、４つのメモリ・
インターフェースＡＳＩＣ４２２、４２４、４２６およ
び４２８を使用して、メイン・バス３２０およびインタ
ーミックス・バス３２２を介して内部スイッチ・データ
経路に対してメモリ４３２、４３４、４３６および４３
８（１６ｋ×ｌ６外部ＲＡＭ）を接合する。ポート知能
システム４１０とメモリ・インタフェース・システム４
２０の間で受信データ経路４２１をわたって送られるフ
レームは、メモリ・インターフェース４２２が、ビット
０−１を受け取り、メモリ・インターフェース４２６が
ビット２−３を受け取り、メモリ・インターフェース４
２８がビット４−５を受け取り、メモリ・インターフェ
ース４２４がビット６−７を受け取るように、ビット毎
に伝送される。各メモリ・インターフェースは、チャネ
ル・モジュール３４０が動作する位置および伝送速度(b
ps)を知っている。受け取りメモリ４２２、４２４、４
２６および４２８から読み取られたフレームは、メイン
・バス３２０とインターミックス・バス３２２を経由し
てファイバー・チャネルを通過するようにバイト幅に再
編成される。
【００２８】送信機(Tx)４１６は、メモリ・インタフェ
ース・システム４２０とＧＬＭ／ＯＬＣトランシーバ４
１２の間に配置され、ファイバー・チャネル規則に従っ
た符号化および伝送のためファイバー・チャネル内部の
他のチャネル・モジュール受け取りメモリから送信され
たフレームを伝送する。４ｋ×９ＦＩＦＯ送信メモリ(T
x)４４２が、メモリ・インターフェース４２０と送信機
４１６の間に配置され、メイン・バス３２０およびイン
ターミックス・バス３２２をポート知能システム４１０
に対し接合する。メモリ・インターフェース４２０は、
送信データ経路４４４上に送信メモリ４４２の入力にお
いて再編成されるデータをビット毎に出力する。
【００２９】各メモリ・インターフェース４２２、４２
４、４２６および４２８は、クラス１データを接続線４
３１経由でバイパスし、接続線４３３を経由して受け取
りメモリへ伝送するためクラス２データをバッファ記憶
するマルチプレクサ４２９を含む。更に、各メモリ・イ
ンターフェースは、（図３の）ポート知能システム４１
０および経路割り当てシステム３５０からのコマンドに
応答して、マルチプレクサ４２９、受け取りメモリ４３
２、４３４、４３６、４３８および送信メモリ４４２を
制御するメモリ制御論理回路４３５を含む。
【００３０】各受け取りメモリ４３２、４３４、４３６
および４３８は、（図４の拡大部分４４０に図示されて
いるように）それぞれが２ｋバイトの記憶容量を持つ１
６個のメモリ・バッファ０−１５で構成される。メモリ
・バッファ１ないし１４はクラス２のフレーム伝送専用
であり、メモリ・バッファ１５は、（図３の）エレメン
ト・コントローラ３５８上に組み込まれたＮポートに向
けられるクラス１フレームのために使用され、メモリ・
バッファ０はオーバーフローに備えた予備である。ファ
イバー・チャネル工業規格に従った最大サイズ・フレー
ムは、２１４８バイト長である。バイナリ・アドレス指
定方式"PPbbbbxxxxxxxx"が、１４個のメモリ・バッファ
１−１４について使用され、"PP1111bbbbxxxx"がオーバ
ーフロー用メモリ・バッファ０について使用される。こ
の場合、PPはフレームが伝送されるＦポートを識別し、
bbbbは現在のメモリ・バッファ番号を識別する。
【００３１】（図４の）状態／制御論理回路４１８は、
受信クレジット・カウンタ４８０および受け取りバッフ
ァ・クレジット・カウンタ４８２を使用して、各Ｆポー
トの複数受け取りバッファの使用可能性を追跡する。
（図２の）Ｎポート１４０は送信クレジット・カウンタ
１４２を含む。受信クレジット・カウンタ４８０は、ロ
グイン時にＮポートに接続した装置が関連Ｆポートに伝
送できるフレームの最大数に対応する初期値("login rx
bb credit") に初期化される。送信クレジット・カウ
ンタ１４２は、ログイン時に、ログイン受け取りバッフ
ァ間クレジットに等しい値に初期化され、Ｎポートはフ
レームが伝送される前に１以上の送信クレジットを持た
なければならない。送信クレジットは、フレームがＮポ
ートからＦポートへ送られる毎に減分される。受け取り
バッファ・クレジット・カウンタ４８２はＦポート上で
使用可能な受け取りバッファの数をカウントするもの
で、Ｆポート上のバッファの全数を越えない値に初期設
定される。
【００３２】本発明によって、Ｎポートが一度に送信で
きるフレームの数の点で制約因子ではないことが保証さ
れる。特に、本発明は、フレームを受け取るために使用
可能であるが、Ｎポートに接続した装置がＦポートに伝
送できる最大フレーム数を越える予備の受け取りバッフ
ァをＦポート上に確保するという利点を持つ。
【００３３】図５は、Ｎポートの観点からバッファ使用
可能性を追跡する受け取りバッファ・クレジットの方法
を示す流れ図である。システム・ログイン時に、送信ク
レジット・カウンタが、受信側準備信号をＦポートから
受け取ることなくＮポートがＦポートに送信できる最大
フレーム数に対応する値に初期設定される（ステップ５
０５）。ステップ５１０において、Ｎポートが送信すべ
きフレームを持っているか否かが判断される。持ってい
れば、送信クレジット・カウンタが１以上であるか否か
が判断される（ステップ５１５）。１以上であれば、フ
レームがＦポートに送られ（ステップ５２０）、送信ク
レジット・カウンタがステップ５２５で減分され、ステ
ップ５１０に戻って送信すべきフレームがあるか否かが
判断される。送信すべきフレームがない場合、または送
信すべきフレームはあるが送信クレジット・カウンタが
０を越えていない場合（ステップ５１５）、受信側準備
信号がＮポートによって既に受け取られたか否かが判断
される（ステップ５３０）。受信側準備信号が受け取ら
れてない場合、ステップ５１０へ戻る。受信側準備信号
が受け取られている場合、ステップ５３５において、送
信クレジット・カウンタのカウント値が初期設定された
送信クレジット・カウント値より大きいか否か判断され
る。その値が大きくない場合、ステップ５４０におい
て、送信クレジット・カウンタが増分され、ステップ５
１０へ戻る。値が大きい場合、送信クレジット・カウン
タが既にその最大値に達しているので、ステップ５１０
へ直接戻る。
【００３４】図６は、Ｆポートの観点からバッファ使用
可能性を追跡する受け取りバッファ・クレジットの方法
を示す流れ図である。ステップ６０５において、受信ク
レジット・カウンタが、Ｎポートが一度に送ることがで
きる最大フレーム数に対応する値に初期設定され、受け
取りバッファ・クレジット・カウンタが、Ｆポート上の
受取りバッファの総数に対応する値に初期設定される。
ステップ６１０において、Ｎポートによって伝送される
新しいフレームを受け取ることができる受け取りバッフ
ァが使用可能であることを標示しているＦポートからフ
レームが送出されたか否かが判断される。そうでない場
合、ステップ６１５において、いくつかのフレームが既
に受け取られたか否か判断される。ステップ６１０の判
断が肯定的であれば、ステップ６２０で、受信クレジッ
トが１以上であるか否かが判断される。１以上であれ
ば、フレームは受け取りバッファに記憶される（ステッ
プ６２５）。１以上でなければ、エラーが発生したこと
となり、伝送されたフレームは破棄され（ステップ６３
０）、６１０に戻って、受け取りバッファを使用可能に
するＦポートからフレームを受け取ったか否かの判断が
行われる。フレームが記憶された後（ステップ６２
５）、受け取りバッファ・クレジット・カウンタのカウ
ントが受信クレジット・カウンタの初期値より大きいか
否かが判断される（ステップ６３５）。そうであれば、
受信側準備信号が即刻送出される（ステップ６４０）。
いずれの場合でも、受け取りバッファ・クレジット・カ
ウンタおよび受信クレジット・カウンタが減分され（ス
テップ６４５）、ステップ６１０へ戻る。
【００３５】ステップ６１０において、宛先Ｎポートへ
の伝送のためＦポート上の受け取りバッファから別のポ
ートへフレームが送られたと判断される場合、ステップ
６５５へ進み、受信クレジット・カウンタの現在カウン
ト値が初期値より小さいか否かが判断される。小さい場
合、ステップ６６０において、受信クレジット・カウン
タが増分される。いずれの場合でも、受け取りバッファ
・クレジット・カウンタが受信クレジット・カウンタの
初期値より小さいか否かが判断され（ステップ６６
５）、小さい場合、受け取り準備信号が送出される（ス
テップ６７０）。受け取りバッファ・クレジット・カウ
ンタが受信クレジット・カウンタの初期値以上の場合、
または、受け取り準備信号が送られた後の場合、受け取
りバッファ・クレジット・カウンタは増分される（ステ
ップ６７５）。その後ステップ６１０へ戻り、フレーム
が既に送られたか否か判断される。
【００３６】経路割り当てシステムが認識するフレーム
数を増加させることによって、本発明は、経路割り当て
システムがＦポートへのフレーム送信を行うことができ
る可能性を増加させるという利点を持つ。
【００３７】以上本発明を特定の実施形態に関連して記
述したが、本発明は上述の特定の構造に限定されるべき
ものではない。本発明の精神および範囲を逸脱すること
なく上記特定の構造を変更および修正することができる
点は当業者によって理解されるであろう。本発明は、例
えばファイバー・チャネル規格を参照して記述された。
【００３８】本発明には、例として次のような実施様態
が含まれる。 （１）Ｎポートすなわちノード・ポートを有する複数の
装置を相互接続するファイバー・チャネル・スイッチ装
置であって、Ｎポートから受け取るフレームを記憶する
複数の受け取りバッファ、Ｎポートが現時点で一度に送
信することが許されるフレーム数をカウントする受信ク
レジット・カウンタ、およびＮポートからフレームを受
け取るために使用することができる受け取りバッファの
数をカウントする受け取りバッファ・クレジット・カウ
ンタをそれぞれが備える、相互接続された複数のＦポー
トすなわちファイバー・ポートと、Ｆポートが新たなフ
レームを受け取ることができる状態にある時受信側準備
信号をＮポートに送信する状態制御論理回路と、現時点
でＮポートがＦポートに一度に送信することが許される
フレームの数をカウントするため各Ｎポート上に配置さ
れ、フレームがＦポートに送信される毎に１減分され、
受信側準備信号をＦポートから受け取る毎に１増分され
る送信クレジット・カウンタと、を備えるファイバー・
チャネル・スイッチ装置。 （２）送信クレジット・カウンタが、受信側準備信号を
Ｆポートから受け取ることなくＮポートがＦポートに伝
送することができるフレームの最大数に対応する値に、
ログイン時に、初期設定される、上記（１）に記載のフ
ァイバー・チャネル・スイッチ装置。 （３）送信クレジット・カウンタが１以上である場合の
みＮポートがフレームをＦポートに送信することが許さ
れる、上記（２）に記載のファイバー・チャネル・スイ
ッチ装置。 （４）受信クレジット・カウンタの各々が、ログイン時
に、ＮポートがＦポートに一度に送信することができる
フレームの最大数に対応するログイン受け取りバッファ
・クレジット数として定義される初期値に初期設定され
る、上記（３）に記載のファイバー・チャネル・スイッ
チ装置。
【００３９】（５）受け取りバッファ・クレジット・カ
ウンタの現在値と受信クレジット・カウンタの初期値の
間の差が、Ｆポート上の予備バッファの数である、上記
（４）に記載のファイバー・チャネル・スイッチ装置。 （６）フレームの受領とともに、受け取りバッファ・ク
レジット・カウンタの現在値と受信クレジット・カウン
タの初期値が比較され、受け取りバッファ・クレジット
・カウンタの値が受信クレジット・カウンタの初期値よ
り大きい場合、状態制御論理回路が、受信側準備信号を
Ｎポートへ送り出し、受信クレジット・カウンタおよび
受け取りバッファ・クレジット・カウンタの両者が１減
分される、上記（５）に記載のファイバー・チャネル・
スイッチ装置。 （７）受信側準備信号の受領とともに送信クレジット・
カウンタが１増分される、上記（６）に記載のファイバ
ー・チャネル・スイッチ装置。 （８）受け取りバッファ・クレジット・カウンタの値が
受信クレジット・カウンタの初期値以下である場合、使
用可能なバッファの数が受信クレジット・カウンタの現
在値に制限され、受信クレジット・カウンタおよび受け
取りバッファ・クレジット・カウンタはフレームの受領
とともに１減分され、別のＦポートへのフレーム伝送を
実行した後受信側準備信号が生成されＮポートに送られ
る、上記（７）に記載のファイバー・チャネル・スイッ
チ装置。 （９）別のＦポートへフレームを送信した後、受信クレ
ジット・カウンタの現在値が受信クレジット・カウンタ
の初期値より小さい場合に限り、受信クレジット・カウ
ンタおよび受け取りバッファ・クレジット・カウンタの
両方が１増分される、上記（７）に記載のファイバー・
チャネル・スイッチ装置。
【００４０】
【発明の効果】本発明のファイバー・チャネル・スイッ
チ装置によって、ファイバー・チャネル・ネットワーク
において、Ｎポートを配備した装置がＦポートに伝送で
きる所定の最大フレーム数を越えた場合でも、Ｆポート
上に備えた予備の受け取りバッファを活用して、Ｎポー
トからＦポートへのフレームの送出を続行することがで
きる。
【図面の簡単な説明】
【図１】ファイバー・チャネル工業規格に従うファイバ
ー・ネットワークを通して通信される従来技術の可変長
フレームのブロック図である。
【図２】代表的従来技術ファイバー・チャネル・アーキ
テクチャのブロック図である。
【図３】複数チャネル・モジュールを利用する高性能フ
ァイバー・スイッチ装置を示す本発明の好ましい実施形
態のブロック図である。
【図４】図３のチャネル・モジュールの１つのブロック
図である。
【図５】本発明の好ましい実施形態におけるバッファ使
用可能性を追跡するＮポートの観点からの受け取りバッ
ファ・クレジット方法の流れ図である。
【図６】本発明の好ましい実施形態におけるバッファ使
用可能性を追跡するＦポートの観点からの受け取りバッ
ファ・クレジット方法の流れ図である。
【符号の説明】 １１ 可変長フレーム １２ フレーム開始インジケータ(ＳＯＦ) １４ ヘッダ １６ データ １７ ＣＲＣ １８ フレーム終了インジケータ(ＥＯＦ) １００ ファイバー・チャネル・ネットワーク １１０ ファイバー・チャネル １４０ Ｎポート １４２ 送信クレジット・カウンタ １５０ Ｆポート ３００ ファイバー・チャネル・スイッチ装置 ３２０ メイン・リンク(またはバス) ３２２ インターミックス・リンク(またはバス) ３２４ 制御リンク(またはバス) ３２６ 経路状態リンク(またはバス) ３４０ チャネル・モジュール ３５０ 経路割り当てシステム ４１０ ポート知能システム ４１２ ＧＬＭ／ＯＬＣトランシーバ ４１４ 受信機(Rx)) ４１６ 送信機(Tx) ４１８ 状態制御回路 ４２０ メモリ・インターフェース・システム ４２１ 受信データ経路 ４２２、４２４、４２６、４２８ メモリ・インターフ
ェース ４２９ マルチプレクサ ４３１、４３３ 接続線 ４３２、４３４、４３６、４３８ 受け取りメモリ(Rx) ４３５ メモリ制御論理回路 ４４２ ＦＩＦＯ送信メモリ(Tx) ４４４ 送信データ経路 ４８０ 受信クレジット・カウンタ ４８２ 受け取りバッファ・クレジット・カウンタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】Ｎポートすなわちノード・ポートを有する
    複数の装置を相互接続するファイバー・チャネル・スイ
    ッチ装置であって、 Ｎポートから受け取るフレームを記憶する複数の受け取
    りバッファ、Ｎポートが現時点で一度に送信することが
    許されるフレーム数をカウントする受信クレジット・カ
    ウンタ、およびＮポートからフレームを受け取るために
    使用することができる受け取りバッファの数をカウント
    する受け取りバッファ・クレジット・カウンタをそれぞ
    れが備える、相互接続された複数のＦポートすなわちフ
    ァイバー・ポートと、 Ｆポートが新たなフレームを受け取ることができる状態
    にある時受信側準備信号をＮポートに送信する状態制御
    論理回路と、 現時点でＮポートがＦポートに一度に送信することが許
    されるフレームの数をカウントするため各Ｎポート上に
    配置され、フレームがＦポートに送信される毎に１減分
    され、受信側準備信号をＦポートから受け取る毎に１増
    分される送信クレジット・カウンタと、 を備えるファイバー・チャネル・スイッチ装置。
JP8261793A 1995-10-26 1996-10-02 ファイバー・チャネル・スイッチ装置 Pending JPH09149083A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US548,505 1995-10-26
US08/548,505 US5610745A (en) 1995-10-26 1995-10-26 Method and apparatus for tracking buffer availability

Publications (1)

Publication Number Publication Date
JPH09149083A true JPH09149083A (ja) 1997-06-06

Family

ID=24189135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8261793A Pending JPH09149083A (ja) 1995-10-26 1996-10-02 ファイバー・チャネル・スイッチ装置

Country Status (4)

Country Link
US (1) US5610745A (ja)
EP (1) EP0772323A3 (ja)
JP (1) JPH09149083A (ja)
CA (1) CA2182045A1 (ja)

Families Citing this family (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748612A (en) * 1995-08-10 1998-05-05 Mcdata Corporation Method and apparatus for implementing virtual circuits in a fibre channel system
US5777987A (en) * 1995-12-29 1998-07-07 Symbios, Inc. Method and apparatus for using multiple FIFOs to improve flow control and routing in a communications receiver
US6240471B1 (en) * 1996-09-10 2001-05-29 The United States Of America As Represented By The Secretary Of The Air Force Data transfer interfacing
US5894481A (en) 1996-09-11 1999-04-13 Mcdata Corporation Fiber channel switch employing distributed queuing
US6031842A (en) 1996-09-11 2000-02-29 Mcdata Corporation Low latency shared memory switch architecture
WO1998025378A1 (en) * 1996-12-06 1998-06-11 Fujitsu Network Communications, Inc. Method for flow controlling atm traffic
US5920698A (en) * 1997-01-06 1999-07-06 Digital Equipment Corporation Automatic detection of a similar device at the other end of a wire in a computer network
EP0853405A3 (en) * 1997-01-06 1998-09-16 Digital Equipment Corporation Ethernet network with credit based flow control
US6002675A (en) * 1997-01-06 1999-12-14 Cabletron Systems, Inc. Method and apparatus for controlling transmission of data over a network
US5978379A (en) * 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6115387A (en) * 1997-02-14 2000-09-05 Advanced Micro Devices, Inc. Method and apparatus for controlling initiation of transmission of data as a function of received data
US6185203B1 (en) * 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6118776A (en) 1997-02-18 2000-09-12 Vixel Corporation Methods and apparatus for fiber channel interconnection of private loop devices
US6160813A (en) * 1997-03-21 2000-12-12 Brocade Communications Systems, Inc. Fibre channel switching system and method
US5825748A (en) * 1997-04-08 1998-10-20 International Business Machines Corporation Credit-based flow control checking and correction system
JP3228182B2 (ja) * 1997-05-29 2001-11-12 株式会社日立製作所 記憶システム及び記憶システムへのアクセス方法
US6618354B1 (en) * 1998-03-13 2003-09-09 Hewlett-Packard Development Company, L.P. Credit initialization in systems with proactive flow control
US6185620B1 (en) * 1998-04-03 2001-02-06 Lsi Logic Corporation Single chip protocol engine and data formatter apparatus for off chip host memory to local memory transfer and conversion
US6289386B1 (en) * 1998-05-11 2001-09-11 Lsi Logic Corporation Implementation of a divide algorithm for buffer credit calculation in a high speed serial channel
US6310884B1 (en) 1998-05-21 2001-10-30 Lsi Logic Corporation Data transfer method and apparatus that allocate storage based upon a received relative offset
US6401128B1 (en) * 1998-08-07 2002-06-04 Brocade Communiations Systems, Inc. System and method for sending and receiving frames between a public device and a private device
US6765919B1 (en) 1998-10-23 2004-07-20 Brocade Communications Systems, Inc. Method and system for creating and implementing zones within a fibre channel system
US7430171B2 (en) * 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
US6747984B1 (en) 1998-12-18 2004-06-08 Lsi Logic Corporation Method and apparatus for transmitting Data
US6347349B1 (en) * 1998-12-28 2002-02-12 International Business Machines Corp. System for determining whether a subsequent transaction may be allowed or must be allowed or must not be allowed to bypass a preceding transaction
US6351784B1 (en) * 1998-12-28 2002-02-26 International Business Machines Corp. System for determining whether a subsequent transaction may be allowed or must be allowed or must not be allowed to bypass a preceding transaction
US6347337B1 (en) 1999-01-08 2002-02-12 Intel Corporation Credit based flow control scheme over virtual interface architecture for system area networks
US6608819B1 (en) 1999-01-12 2003-08-19 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US7382736B2 (en) * 1999-01-12 2008-06-03 Mcdata Corporation Method for scoring queued frames for selective transmission through a switch
US6697359B1 (en) * 1999-07-02 2004-02-24 Ancor Communications, Inc. High performance switch fabric element and switch systems
AU1462601A (en) * 1999-11-09 2001-06-06 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
EP1238486B1 (en) * 1999-12-10 2008-10-15 Qlogic Switch Products, Inc. Method and apparatus for credit-based flow control in Fibre Channel systems
JP4651230B2 (ja) 2001-07-13 2011-03-16 株式会社日立製作所 記憶システム及び論理ユニットへのアクセス制御方法
US6684209B1 (en) * 2000-01-14 2004-01-27 Hitachi, Ltd. Security method and system for storage subsystem
US7657727B2 (en) * 2000-01-14 2010-02-02 Hitachi, Ltd. Security for logical unit in storage subsystem
US6810031B1 (en) * 2000-02-29 2004-10-26 Celox Networks, Inc. Method and device for distributing bandwidth
US6944173B1 (en) * 2000-03-27 2005-09-13 Hewlett-Packard Development Company, L.P. Method and system for transmitting data between a receiver and a transmitter
JP4719957B2 (ja) * 2000-05-24 2011-07-06 株式会社日立製作所 記憶制御装置及び記憶システム並びに記憶システムのセキュリティ設定方法
ATE376735T1 (de) 2000-06-05 2007-11-15 Qlogic Switch Products Inc Hardware-erzwungene loop-level hard zoning für faserkanalschalteranordnung
US7978695B2 (en) * 2000-06-05 2011-07-12 Qlogic Switch Products, Inc. Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric
US6987732B2 (en) * 2000-12-15 2006-01-17 Tellabs San Jose, Inc. Apparatus and methods for scheduling packets in a broadband data stream
US7209451B2 (en) * 2001-10-23 2007-04-24 Ciena Corporation Apparatus and method for efficient detection and suppression of corrupted fibre channel frames in a protected transmission medium
US7424013B1 (en) * 2001-12-20 2008-09-09 Applied Micro Circuits Corporation System and method for granting arbitrated bids in the switching of information
US7230947B1 (en) * 2001-12-14 2007-06-12 Applied Micro Circuits Corporation Minimum latency cut-through switch fabric
US8418129B1 (en) 2001-12-14 2013-04-09 Qualcomm Incorporated Method for automatically generating code to define a system of hardware elements
US7352694B1 (en) * 2001-12-14 2008-04-01 Applied Micro Circuits Corporation System and method for tolerating data link faults in a packet communications switch fabric
US7301906B2 (en) * 2001-12-17 2007-11-27 Lsi Corporation Methods and structures for improved buffer management and dynamic adaption of flow control status in high-speed communication networks
US7471628B2 (en) * 2002-06-10 2008-12-30 Cisco Technology, Inc. Intelligent flow control management to extend fibre channel link full performance range
US7154886B2 (en) * 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7474613B2 (en) * 2002-07-25 2009-01-06 Cisco Technology, Inc. Methods and apparatus for credit-based flow control
US7334046B1 (en) 2002-08-05 2008-02-19 Qlogic, Corporation System and method for optimizing frame routing in a network
JP2004080226A (ja) * 2002-08-14 2004-03-11 Nec Corp 代理ｆｃポート、ｆｃネットワーク及びそれらに用いるｆｃ透過転送方法
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US7362717B1 (en) 2002-10-03 2008-04-22 Qlogic, Corporation Method and system for using distributed name servers in multi-module fibre channel switches
US6886141B1 (en) 2002-10-07 2005-04-26 Qlogic Corporation Method and system for reducing congestion in computer networks
US7319669B1 (en) 2002-11-22 2008-01-15 Qlogic, Corporation Method and system for controlling packet flow in networks
US7817656B1 (en) 2003-02-13 2010-10-19 Cisco Technology, Inc. Fibre-channel over-subscription over DWDM/SONET/SDH optical transport systems
US7020814B2 (en) * 2003-03-18 2006-03-28 Cisco Technology, Inc. Method and system for emulating a Fiber Channel link over a SONET/SDH path
US7145877B2 (en) * 2003-03-31 2006-12-05 Cisco Technology, Inc. Apparatus and method for distance extension of fibre-channel over transport
US7706294B2 (en) 2003-03-31 2010-04-27 Cisco Technology, Inc. Apparatus and method for enabling intelligent Fibre-Channel connectivity over transport
US7187650B2 (en) * 2003-06-10 2007-03-06 Cisco Technology, Inc. Fibre channel frame-mode GFP with distributed delimiter
US7515593B2 (en) * 2003-07-03 2009-04-07 Cisco Technology, Inc. Method and system for efficient flow control for client data frames over GFP across a SONET/SDH transport path
US7525910B2 (en) * 2003-07-16 2009-04-28 Qlogic, Corporation Method and system for non-disruptive data capture in networks
US7355966B2 (en) * 2003-07-16 2008-04-08 Qlogic, Corporation Method and system for minimizing disruption in common-access networks
US7453802B2 (en) * 2003-07-16 2008-11-18 Qlogic, Corporation Method and apparatus for detecting and removing orphaned primitives in a fibre channel network
US7463646B2 (en) * 2003-07-16 2008-12-09 Qlogic Corporation Method and system for fibre channel arbitrated loop acceleration
US7388843B2 (en) * 2003-07-16 2008-06-17 Qlogic, Corporation Method and apparatus for testing loop pathway integrity in a fibre channel arbitrated loop
US7471635B2 (en) 2003-07-16 2008-12-30 Qlogic, Corporation Method and apparatus for test pattern generation
US7620059B2 (en) * 2003-07-16 2009-11-17 Qlogic, Corporation Method and apparatus for accelerating receive-modify-send frames in a fibre channel network
US7152132B2 (en) * 2003-07-16 2006-12-19 Qlogic Corporation Method and apparatus for improving buffer utilization in communication networks
US7406092B2 (en) * 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7894348B2 (en) * 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7573909B2 (en) * 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7583597B2 (en) * 2003-07-21 2009-09-01 Qlogic Corporation Method and system for improving bandwidth and reducing idles in fibre channel switches
US7630384B2 (en) * 2003-07-21 2009-12-08 Qlogic, Corporation Method and system for distributing credit in fibre channel systems
US7430175B2 (en) * 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7684401B2 (en) * 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7558281B2 (en) * 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7525983B2 (en) * 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7512067B2 (en) * 2003-07-21 2009-03-31 Qlogic, Corporation Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7477655B2 (en) * 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7522529B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for detecting congestion and over subscription in a fibre channel network
US7792115B2 (en) * 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7522522B2 (en) * 2003-07-21 2009-04-21 Qlogic, Corporation Method and system for reducing latency and congestion in fibre channel switches
US7420982B2 (en) * 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7352701B1 (en) 2003-09-19 2008-04-01 Qlogic, Corporation Buffer to buffer credit recovery for in-line fibre channel credit extension devices
US7103504B1 (en) 2003-11-21 2006-09-05 Qlogic Corporation Method and system for monitoring events in storage area networks
US7391728B2 (en) * 2003-12-30 2008-06-24 Cisco Technology, Inc. Apparatus and method for improved Fibre Channel oversubscription over transport
US7564789B2 (en) * 2004-02-05 2009-07-21 Qlogic, Corporation Method and system for reducing deadlock in fibre channel fabrics using virtual lanes
US7480293B2 (en) * 2004-02-05 2009-01-20 Qlogic, Corporation Method and system for preventing deadlock in fibre channel fabrics using frame priorities
US7986630B1 (en) * 2004-02-09 2011-07-26 Lsi Corporation High performance architecture for fiber channel targets and target bridges
US7930377B2 (en) * 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7895390B1 (en) * 2004-05-25 2011-02-22 Qlogic, Corporation Ensuring buffer availability
US7512721B1 (en) 2004-05-25 2009-03-31 Qlogic, Corporation Method and apparatus for efficient determination of status from DMA lists
US7404020B2 (en) * 2004-07-20 2008-07-22 Qlogic, Corporation Integrated fibre channel fabric controller
US7411958B2 (en) 2004-10-01 2008-08-12 Qlogic, Corporation Method and system for transferring data directly between storage devices in a storage area network
US7380030B2 (en) * 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US8295299B2 (en) * 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US7676611B2 (en) * 2004-10-01 2010-03-09 Qlogic, Corporation Method and system for processing out of orders frames
US7593997B2 (en) 2004-10-01 2009-09-22 Qlogic, Corporation Method and system for LUN remapping in fibre channel networks
US7653066B2 (en) * 2004-11-04 2010-01-26 Cisco Technology Inc. Method and apparatus for guaranteed in-order delivery for FICON over SONET/SDH transport
US7519058B2 (en) * 2005-01-18 2009-04-14 Qlogic, Corporation Address translation in fibre channel switches
US7565442B1 (en) 2005-06-08 2009-07-21 Cisco Technology, Inc. Method and system for supporting distance extension in networks having Y-cable protection
JP2007115138A (ja) * 2005-10-21 2007-05-10 Hitachi Ltd データ転送方法及びリモートコピーシステム
US8464238B1 (en) 2006-01-31 2013-06-11 Qlogic, Corporation Method and system for managing storage area networks
US7548560B1 (en) 2006-02-27 2009-06-16 Qlogic, Corporation Method and system for checking frame-length in fibre channel frames
US20070237074A1 (en) * 2006-04-06 2007-10-11 Curry David S Configuration of congestion thresholds for a network traffic management system
US7613816B1 (en) 2006-11-15 2009-11-03 Qlogic, Corporation Method and system for routing network information
US7609710B1 (en) * 2008-01-24 2009-10-27 Qlogic, Corporation Method and system for credit management in a networking system
BR112015019459B1 (pt) * 2013-03-15 2021-10-19 Intel Corporation Dispositivo para uso em um módulo de memória e método realizado em um módulo de memória
US10229230B2 (en) * 2015-01-06 2019-03-12 International Business Machines Corporation Simulating a large network load

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475192A (en) * 1982-02-16 1984-10-02 At&T Bell Laboratories Data packet flow control scheme for switching networks
CA1320257C (en) * 1989-04-20 1993-07-13 Ernst August Munter Method and apparatus for input-buffered asynchronous transfer mode switching
US5185736A (en) * 1989-05-12 1993-02-09 Alcatel Na Network Systems Corp. Synchronous optical transmission system
JP2803262B2 (ja) * 1989-12-15 1998-09-24 日本電気株式会社 パケット・スイッチ
US5136582A (en) * 1990-05-29 1992-08-04 Advanced Micro Devices, Inc. Memory management system and method for network controller
US5247626A (en) * 1990-05-29 1993-09-21 Advanced Micro Devices, Inc. Fddi controller having flexible buffer management
DE69131089T2 (de) * 1990-10-20 1999-08-26 Fujitsu Ltd. ATM-Vermittlungseinheit
US5384773A (en) * 1991-03-29 1995-01-24 International Business Machines Corp. Multi-media analog/digital/optical switching apparatus
US5313582A (en) * 1991-04-30 1994-05-17 Standard Microsystems Corporation Method and apparatus for buffering data within stations of a communication network
EP0523276B1 (de) * 1991-07-19 1996-04-03 Siemens Aktiengesellschaft Verfahren und Schaltungsanordnung zum Einrichten von virtuellen Verbindungen über ein ATM-Verbindungsleitungsbündel
US5291481A (en) * 1991-10-04 1994-03-01 At&T Bell Laboratories Congestion control for high speed packet networks
US5509001A (en) * 1991-10-18 1996-04-16 Fujitsu Limited Apparatus and method for controlling cells input to ATM network
JP2751698B2 (ja) * 1991-12-13 1998-05-18 日本電気株式会社 自己ルーチングスイッチ回路
ES2113915T3 (es) * 1992-06-01 1998-05-16 Alsthom Cge Alcatel Red de conmutacion.
US5390184A (en) * 1993-09-30 1995-02-14 Northern Telecom Limited Flexible scheduling mechanism for ATM switches
US5418779A (en) * 1994-03-16 1995-05-23 The Trustee Of Columbia University Of New York High-speed switched network architecture
US5519695A (en) * 1994-10-27 1996-05-21 Hewlett-Packard Company Switch element for fiber channel networks
US5528584A (en) * 1994-10-27 1996-06-18 Hewlett-Packard Company High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch

Also Published As

Publication number Publication date
EP0772323A2 (en) 1997-05-07
EP0772323A3 (en) 2001-10-24
CA2182045A1 (en) 1997-04-27
US5610745A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
JPH09149083A (ja) ファイバー・チャネル・スイッチ装置
US5872822A (en) Method and apparatus for memory sequencing
US6240096B1 (en) Fibre channel switch employing distributed queuing
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
US5828475A (en) Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch using a bypass bus and buffer
US7512067B2 (en) Method and system for congestion control based on optimum bandwidth allocation in a fibre channel switch
US6510161B2 (en) Low latency shared memory switch architecture
US5502719A (en) Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch
JPH08265369A (ja) データ通信保進スイッチ
US9118586B2 (en) Multi-speed cut through operation in fibre channel switches
EP0709987A2 (en) Bypass switching and messaging mechanism for providing intermix data transfer for a fiber optic switch
JPH08256168A (ja) 転送路割り当てシステム
US7522529B2 (en) Method and system for detecting congestion and over subscription in a fibre channel network
US5592160A (en) Method and apparatus for transmission code decoding and encoding
US20030193894A1 (en) Method and apparatus for early zero-credit determination in an infiniband system
US7822057B2 (en) Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7152132B2 (en) Method and apparatus for improving buffer utilization in communication networks
EP0766429A2 (en) Method and apparatus for buffer management
US20040184447A1 (en) Reducing inter-packet gaps in packet-based input/output communications
US7609710B1 (en) Method and system for credit management in a networking system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees