JPS58169914A - 大電力チツプ用ダイ - Google Patents

大電力チツプ用ダイ

Info

Publication number
JPS58169914A
JPS58169914A JP5267082A JP5267082A JPS58169914A JP S58169914 A JPS58169914 A JP S58169914A JP 5267082 A JP5267082 A JP 5267082A JP 5267082 A JP5267082 A JP 5267082A JP S58169914 A JPS58169914 A JP S58169914A
Authority
JP
Japan
Prior art keywords
solder
die
large power
recess
power chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5267082A
Other languages
English (en)
Inventor
Shigenari Takami
茂成 高見
Tatsuhiko Irie
達彦 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP5267082A priority Critical patent/JPS58169914A/ja
Publication of JPS58169914A publication Critical patent/JPS58169914A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は所謂パワートランジスタ等といわれる大電力
用の半導体チップ（以下大電力チップ）のダイボンディ
ングを容易にする大電力チップ用ダイ薯こ関する。
大電力チップのダイボンディング番こは一般にはんだに
よるろう付けが行なわれているが、この発明はこの際、
はんだの量のコントロールを容Ｊｈにし、作業性を改善
することを目的とする。
従来の低重力チップのダイボンディングはリードフレー
ム郷のダ・ｆの向上に金メッキを施しその上にチップを
のせて加熱、加圧をしながら超音波振動を与え、金とシ
リコンの共晶合金を形成させ接合を行なう。この方法を
大電力チップに適用すると一般に外形寸法が大型のもの
となっているのでダイと大電力チップの膨張率の差が吸
収できず大電力チップに応力が作用し割れを生じる。こ
のため大電力チップのダイボンディングには放熱性も考
慮して従来よりはんだによるろう付は構造が用いられて
いる。しかしこの構造を用いる場合はんだの量が非常に
少なく制限されるためボンディング時のコントロールが
むずかしく一方量が多いとはんだがチップｌＩ’Ｊ面に
はみだし極端な場合には導体と接触し不良を生じる恐れ
があった。
この発明は上記欠点を除去せんとするものであり、その
要旨とするところは、大電力チップ（１）の搭載部（２
）にはんだ収納用の凹部（３）を役けて成る大電力チッ
プ用ダイである。
以下この発明を第１図乃至第６図に示す一実施例に基づ
いて説明する。
図面において（１）は大電力用チップダイで、搭載部１
２）の−側部に放熱板（４）を設けると共に他側部に端
子（５）を設け、搭載部（２）の中央にはんだ収納用の
凹部（３）を設けて成る。
この大電力用チップダイ（１）の使用状態を第２図乃至
第５図により説明する。
まず搭載部（２）の凹部（３）にフラックス（９＋＋＊
布する。この凹部（３）上にプリフォームはんだ（６）
又はクリーム状はんだを載置する。この際はんだは凹部
（３）上にありさえすれば凹部（３）内舒ζ入っている
必要はない。はんだ溶融時に凹部（３）内に入るからで
ある。
このはんだ（６）上に大電力チップ（１）を載せた状態
でコンベヤ（７）、にのせ加熱炉（８）を通した後冷却
すると、大亀カチツ“プ（１）は塔載部（２）に固定さ
れる。
而して溶融したはんだ（６）は凹部（３）内に収まるの
ではみ出し噂による不良はきわめて生じにくいし、プリ
フォームはんだを搭載部（２）に載せておく作業も容易
におこなえ、大電力チップ（１）のはんだ付作１： 業は容易かつ良好におこなえるのである。
以上のごとく仁の発明によれば、はんだか凹部内に収ま
りはんだ量の調整取扱いが容易であると共に大電力チッ
プの周囲にはみ出すことがないので作業性が良く不良が
生じにくい利点がある。
−４、図面の簡単な説明 第１図乃至第６図はこの発明の一実施例を示す図で、第
１図は斜視図、第２図は新山図、１１８３図乃至Ｗｋ６
図は斜視図である。
特許出願人 松下電工株式会社 代理人弁理士　　竹　元　敏　丸 （ほか２名ン

Claims (1)

    【特許請求の範囲】
  1. （１１搭載部の中央番ごはんだ収納用の凹部を設けて成
    る大電力チップ用ダイ。
JP5267082A 1982-03-30 1982-03-30 大電力チツプ用ダイ Pending JPS58169914A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5267082A JPS58169914A (ja) 1982-03-30 1982-03-30 大電力チツプ用ダイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5267082A JPS58169914A (ja) 1982-03-30 1982-03-30 大電力チツプ用ダイ

Publications (1)

Publication Number Publication Date
JPS58169914A true JPS58169914A (ja) 1983-10-06

Family

ID=12921301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5267082A Pending JPS58169914A (ja) 1982-03-30 1982-03-30 大電力チツプ用ダイ

Country Status (1)

Country Link
JP (1) JPS58169914A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407905A2 (de) * 1989-07-08 1991-01-16 DODUCO GMBH + Co Dr. Eugen DÀ¼rrwächter Flacher Körper, insbesondere zur Verwendung als Wärmesenke für elektronische Leistungsbauelemente
EP0582084A2 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Semiconductor leadframe and package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0407905A2 (de) * 1989-07-08 1991-01-16 DODUCO GMBH + Co Dr. Eugen DÀ¼rrwächter Flacher Körper, insbesondere zur Verwendung als Wärmesenke für elektronische Leistungsbauelemente
EP0582084A2 (en) * 1992-08-06 1994-02-09 Motorola, Inc. Semiconductor leadframe and package
EP0582084A3 (en) * 1992-08-06 1994-07-27 Motorola Inc Semiconductor leadframe and package

Similar Documents

Publication Publication Date Title
EP0532297B1 (en) Process for flip-chip connection of a semiconductor chip
US20080153210A1 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
US4451540A (en) System for packaging of electronic circuits
US4709849A (en) Solder preform and methods employing the same
JP5657145B2 (ja) 半導体装置
JPS58169914A (ja) 大電力チツプ用ダイ
JPH07288255A (ja) はんだバンプの形成方法
JPS62241355A (ja) 半導体装置
JP3336822B2 (ja) はんだ付け方法
JPS63300519A (ja) 半導体装置
JPS63104355A (ja) Ｉｃセラミツクパツケ−ジのシ−ルリングおよびその製造方法
JP3269398B2 (ja) バンプ付きワークの半田付け方法
JPH0526744Y2 (ja)
JPS5943534A (ja) 半導体装置の製造方法
JP2738070B2 (ja) ダイボンディング方法
JP2812094B2 (ja) 半田ｔａｂの構造ならびに半田ｔａｂのｉｌｂ装置およびｉｌｂ方法
JPH0140514B2 (ja)
JPH05175251A (ja) 半導体装置
JPS60169144A (ja) 半導体素子のダイボンド方法
JP2538394B2 (ja) 半導体装置の製造方法
JPS6347142B2 (ja)
JPH0693467B2 (ja) 半導体装置の製造方法
JPS58220434A (ja) 半導体装置
JPS63308944A (ja) 半導体装置
JPH0234945A (ja) ロウ付け方法