JPS58169082A - Time piece with electronic time chiming function - Google Patents

Time piece with electronic time chiming function

Info

Publication number
JPS58169082A
JPS58169082A JP57054153A JP5415382A JPS58169082A JP S58169082 A JPS58169082 A JP S58169082A JP 57054153 A JP57054153 A JP 57054153A JP 5415382 A JP5415382 A JP 5415382A JP S58169082 A JPS58169082 A JP S58169082A
Authority
JP
Japan
Prior art keywords
hour
signal
time
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57054153A
Other languages
Japanese (ja)
Other versions
JPS6234116B2 (en
Inventor
Ryusuke Nakanishi
隆介 中西
Kenji Okuyama
健二 奥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP57054153A priority Critical patent/JPS58169082A/en
Publication of JPS58169082A publication Critical patent/JPS58169082A/en
Publication of JPS6234116B2 publication Critical patent/JPS6234116B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

PURPOSE:To eliminate trouble of correcting the number of time chiming by automatically inputting a number matching signal into a number matching means once per 12hr. CONSTITUTION:Upon the reaching of a specified right time, a number matching switch 21 is turned ON and a number matching signal of a number matching input circuit 13 is inputted into a chiming number memory in a time piece while a chime sound cycle signal is generated. This enables automatic correction of the contents of the chiming number memroy correctly when they are rewritten due to noise or the like.

Description

【発明の詳細な説明】 本発明は電子時打ち機能付時計に関するものである・ 第1図は本発明の基本となる電子時打ち機能付時計の全
体の回路づ0ツク図を示し、図中1ム1r1基本−波数
伽号を発生させる水晶発振回路、・2Nt該水晶発振回
路11)の発振信号を分目する分周回路、(31目分(
2)ITi]路12)の分局出力によって運針用パルス
七−ダMを駆動するための交番したパルス信号を作I戊
rるハルス七−タ躯動出力切換回路、141 、161
はバッファ回路である。また+61 、17’l 、 
18+及び(9)は分周回路121の分[d出力を更に
適宜分周するため■周回路、tillは分周回路+71
. +81の分局出力によって時打音信号を台区するた
めの時打音合成回路、111)ン1時打間期を設定する
ための打音周期信号発生回路、(12)は時打音の発生
を制御するための時打制御「1路である。更にυ3)け
正時の際当該正時に応じた数の時打音を発生させるよう
Kづリセットするための舷白せ信号を作成するための数
合せ入力回路、1141は時打音を連続的に発生させる
ための信号を作成゛するための連打入力回路、痢は時針
機構VC1kけた毎正時ごとに一定時間投入される正時
スイッチ(231のオシ時に正時信号を発生させる正時
入力回路である。11G)は各入力回路(13)〜t+
mの信号をコントロールするための論理回路、071#
−i時打数をカラン  1卜する11数カリンタ、■は
次の正時の打数を記憶す;!=jJ数メしりであり、(
I91#−を時打の最終打音に減衰を持たせて他の時打
音と識別可能なようにするための制御信号を発生する最
終打処理回路であって、これら回路06) −(II及
び時打制御回路(121によって時打数設定手段を構成
する。また頷は時打音を無発生にするためのスイッチ、
i2幻は数合せスイッチ、固は連打設定用スイッチであ
り、1241. ’J、 媚はアナ0タスイウ予、(財
)はスピーカ、2&はスヒー力駆動用トランジスタ、(
−301)(:(Os)、凶は減衰時定数設定用の抵抗
、コンデンサである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a timepiece with an electronic timepiece. FIG. A crystal oscillation circuit that generates a 1mm 1r1 basic wavenumber signal, and a frequency divider circuit that divides the oscillation signal of the 2Nt crystal oscillation circuit 11) into 31st divisions (
2) A Hals controller output switching circuit 141, 161 which generates an alternating pulse signal for driving the hand movement pulse controller M by the branch output of the ITi path 12).
is a buffer circuit. Also +61, 17'l,
18+ and (9) are the parts of the frequency dividing circuit 121 [to further appropriately divide the d output, the ■ frequency circuit, and till is the frequency dividing circuit +71
.. 111) A striking sound synthesis circuit for dividing the hourly sound signal by the branch output of +81, a striking period signal generation circuit for setting the 1st hour striking interval, (12) generation of the striking sound To control the hour strike control "1 route.Furthermore, υ3) To create a broadside signal for resetting K so that the number of hour strike sounds corresponding to the hour is generated when launching. 1141 is a continuous stroke input circuit for creating a signal to continuously generate a striking sound, and 1141 is an hour switch (1141) which is turned on for a certain period of time every hour on the hour for the hour hand mechanism VC1k. This is an hourly input circuit that generates an hourly signal at the time of oscillation of 231.
Logic circuit for controlling the m signal, 071#
-Click the number of strokes at the hour of i. 11 digits of the number of strokes at the hour of i, ■ memorize the number of strokes of the next hour;! =jJ is a number of numbers, and (
These circuits 06) - (II and the hour striking control circuit (121) constitute the hour striking number setting means;
The i2 phantom is a number combination switch, and the solid is a switch for setting continuous hits, 1241. 'J, Love is Ana 0 Tasuiuyo, (Foundation) is speaker, 2& is speaker power drive transistor, (
-301)(:(Os), the problem is the resistor and capacitor for setting the decay time constant.

@2図は第1図回路を具体化せる基本的な1mj路例を
示しており、この回路によって電子時打ち機能付時計の
動作を説明する。今第3図(atのように電源投入検知
sBの1からバ111信号が発生して、第3図1blの
ようにフリッづ)0ツブFFsの出力状態をIIgレベ
ルに設定するとと本にカリンタからなる打数メ℃り圃を
リセットする。次いで0−タリスイッチR5をb端子に
切換えて数合せ入力回路+1mの数合せスイッチ圓を投
入すると、数合せ入力回路(llの出力#′jfIi1
理回路Hを経て/?ゲデーN0Raより出力する@3図
(CIに示すパルス信号aとなり、このパルス信4!j
aによってフリッづ〕0ツブFFsけIQIレベル出力
に反転する。フリップフロラブFF1が10ルベル出カ
に反転すると、シフトしジスタ(2a)にデータ入力し
て、ノアゲートN OR*から@3図(・)のパルス信
号が出方し、分周回路19)の分向段F1〜F−をリセ
ットする。そして分間段FsのQ出力が111レベルに
なった瞬間後(mS・C単位)VC1打音間期信号発生
回路dllのナシドゲートNAND1から分周出力であ
る打音同期信号が第3図1flのように出力され、更に
遅延回路からなる時打制御回路α2のノアゲートNOR
茸、N0Rs等を介してトラシスファゲートからなるア
ナ0クスイツチ彌をオシ、オフする。さて上記打音周期
信号発生回路111)から出力した信号はノアゲートN
OR,、論理回路dfllt−介して、打数メtり圃に
入力する。即ち上述の数合せスイッチ嬶)の投入した時
点で打数メ七り(181はリセットされ、打音周期信号
が第3図(1)のように入力する・この際数合せ回路Q
lに接続された論理回路(1曖のノアゲートN OR4
の出カバルスく@3図(C)〉α社参毒廿;孟の出力に
ょって第3図(hlのようにフリツづ)0ツづFFsの
出力をIQIレベルに設定するため、打音周期信号は打
数カウンタaηには入力しない。同時に打数メ七り舖の
4ピツトのデータの補数をつリセットカウンタたる打数
カウンタQ7+の各ピット入力にバうレルtッ卜する。
Figure 2 shows a basic 1 mj circuit example that embodies the circuit shown in Figure 1, and the operation of an electronic timepiece with a striking function will be explained using this circuit. Now, as shown in Fig. 3 (a 111 signal is generated from 1 of the power-on detection sB as shown in at, and it flips as shown in Fig. 3 1bl), the output state of the 0-tube FFs is set to the IIg level. Reset the number of strokes plot consisting of. Next, when the 0-tally switch R5 is switched to the b terminal and the number matching input circuit +1m number matching switch is turned on, the output of the number matching input circuit (ll
After the logic circuit H/? The pulse signal a shown in Fig. 3 (CI) is output from Gedee N0Ra, and this pulse signal 4!j
By a, the 0-tube FFs are inverted to IQI level output. When the flip-flop FF1 inverts to the 10 level output, it shifts and inputs the data to the register (2a), and the pulse signal shown in Figure 3 (-) is output from the NOR gate NOR*, and the pulse signal of the frequency divider circuit 19) is output. Reset the diverting stages F1-F-. Then, at the moment when the Q output of the minute stage Fs reaches the 111 level (in mS/C units), the percussion synchronization signal, which is the frequency-divided output from the Nasido gate NAND1 of the VC1 percussion interperiod signal generation circuit dll, is generated as shown in Fig. 3, 1fl. and the NOR gate of the timing control circuit α2 consisting of a delay circuit.
It turns on and off the analog switch made of trasispher gates through mushrooms, N0Rs, etc. Now, the signal output from the tapping sound period signal generation circuit 111) is the Noah gate N
OR, the number of strokes is input to the field via the logic circuit dfllt-. That is, at the time when the above-mentioned number matching switch (Q) is turned on, the number of strokes is reset (181 is reset, and the hitting sound period signal is input as shown in Fig. 3 (1). At this time, the number matching circuit Q
Logic circuit connected to l (1 ambiguous NOR gate NOR4
Output caballus @ Figure 3 (C)〉α company reference; Figure 3 (fritsuzu like HL) according to the output of Meng) To set the output of 0tsuzu FFs to the IQI level, make a tapping sound. The periodic signal is not input to the stroke counter aη. At the same time, the complement of the data of the 4 pits of the stroke number register is applied to each pit input of the stroke number counter Q7+, which is a reset counter.

ところで分目回路171.illの両出力は時打音合成
回路(lαによって合成され、アナ0ジスイウ予閾をそ
の合成出力たる時打音信号でオン、オフする。従って上
記打音周期信号がアナ0ジスイ・ソチ彌をオン、オフす
る度に、前記時打音信号がトランジスタ(ハ)を駆動し
、スヒーカ(財)より時打音として再生発鳴されること
になる。しかして数合せスイッチlの投入後現在時刻に
対応した時打数の時打音が確認された時点で数合せスイ
ッチごυをオフすると、ノア回路N ORsからパルス
信号βが1個WIa図(d)のように出力して打数メ℃
り崗の各ピットの出力を1側進めると同時にフリツプフ
0ウプFFIの出力を反転させる0ξれは′数台せIし
た時打数の次の時打数を打音するために打数メ℃り錦ヲ
設定する亀ので、例えば4時に数合わせを行なうと、打
数メtす(I81にri5個のパルス信号が入ると同時
にフリツづ)01すjFFtを反転させてその出力をI
IIレベルに設定する。従ってナンド回路N A N 
D Iの出力は存在するが、ノア回路N0Rtの出力、
即ち打音周期信号の他の回路への出力は停止する。%3
図01乃至(mlは打数メモリ(181の各ピットのl
−b出力、0重出力、Q4出力、Q・出力を示す。
By the way, minute circuit 171. Both outputs of ill are synthesized by the hour sound synthesis circuit (lα, and the analog 0 jisui pre-threshold is turned on and off by the hour sound signal which is the synthesized output.Therefore, the above striking sound period signal is synthesized by the hour sound synthesis circuit (lα). Each time it is turned on or off, the hour-beat signal drives the transistor (c), and the hour-beat sound is reproduced from the speaker (incorporated).Then, after turning on the number setting switch l, the current time is determined. When the number matching switch υ is turned off when the hitting sound corresponding to the number of strokes is confirmed, one pulse signal β is output from the NOR circuit NORs as shown in Figure WIa (d) and the number of strokes is displayed.
0ξ which advances the output of each pit of the lift by one side and at the same time reverses the output of the flip-flop 0-up FFI. For example, if you want to match the numbers at 4 o'clock, the number of strokes will start (at the same time as ri5 pulse signals are input to I81, there will be a frizz).
Set to II level. Therefore, NAND circuit N A N
Although the output of DI exists, the output of the NOR circuit N0Rt,
That is, the output of the tapping sound period signal to other circuits is stopped. %3
Figure 01 to (ml is the number of strokes memory (l of each pit of 181)
-B output, 0x output, Q4 output, and Q output are shown.

さてこの状態で、正時スイッチ内がオシし、正時入力回
路t16)を介して論理回路tUaのノアゲートN0R
7から@4図(alのように正時信号rか出力すると、
つり・ソウフロツブFFIは出力を10ルベルに反転さ
せ、上述の数合せ時と同様に打音周期信号が時打制御回
路1121を介して論理回路0鴫及びアナ0ジスイもソ
予、騰へ出力するとともにフリッづ)0゛ソーjFF、
を反転させる。このフリ1ソづフ0ツづFF。
Now, in this state, the inside of the hour switch turns on, and the NOR gate N0R of the logic circuit tUa is passed through the hour input circuit t16).
From Figure 7 @4 (If you output the hour signal r as shown in al,
The Tsuri/Soufrotub FFI inverts the output to 10 lbel, and similarly to the above-mentioned number matching, the striking period signal is outputted to the logic circuits 0 and 0 through the hour control circuit 1121 to the logic circuits 0 and 0. With Frizz) 0゛SojFF,
Invert. This is Furi 1 Sozu Fu 0 Tsuzu FF.

の出力が反転すると、論理回路(111を介して打音同
期48 jjは打数メtり珀に入力せず、第4図(b)
のように打数カウンタu71に入力する。さて上述のよ
うVC1数合せ時に打数メモリ(181のデータの補数
が打数力リンク117)[7〜ラレルセツトされている
ため、例えば今福時にて数合わせした状態では打数メ℃
’J L181[d 5 個、即ち(01013のデー
タが存在しており、そのため打数カウンタaηにその補
数である(10103がパラレルセットされている。
When the output of is inverted, the percussion synchronization 48 jj is not input to the percussion count meter via the logic circuit (111), and
Input into the stroke counter u71 as follows. Now, as mentioned above, when the number of VC1 is matched, the number of strokes memory (the complement of the data of 181 is the number of strokes link 117) is set to [7~,
'J L181[d 5 data, that is, (01013) exists, and therefore, its complement (10103) is set in parallel in the stroke counter aη.

そこでフリツづ]O”JづFF、の出力が#1#L、ベ
シとなった瞬間に打数カウンタ0710入力@cri’
i’レベルとなって打数カウンタ071は「1」をカウ
ントする。従って打音同期信号が打数カウンタ峰へ入力
する前に打数カウンタ07′lのカウント内容け〔10
11)となり、その後打音同期信号が1個入力する毎に
カウント内容が[loo]、(1101)、[1110
〕、(11113,[0000〕のように変わる。!4
図(cl乃至(flは打数カウンタOηの各桁のQs 
、Qa 、Qa 、Q*小出力示す。この打数カウンタ
1171のIEII作は減算カウンタ的1作であって、
最初に設定した数〔例えば5の補数〕に5を減算すると
Oとなるのである。つまり打音同期信号を5個カウント
するということは、5個の打数が得られたことになり、
数合せを行なった4時の次の正時である5時を報知する
ことを意味する。ここで例えば5時を正時打音する場合
5個の時打音、即ち′打ち終り音′を他の打音から特徴
づけたいという時、そのI打ち終り音lの1個手的の4
個目のカウントに対応する打音カウンタQ71の(ハ〜
Q4出力〔1111〕を使い5個目の音を検出−するこ
とによって打音間隔や減衰時間を変えることができるの
である。この[1111:]を検出するのは最終打処理
回路−のアント!′j? トAN扉あって、[1111
]につりセ19トカウシタcmの各ピット出力がなった
時に第4図(g)のように時打制御回路(121への出
力を生じ、時打制御回路112)からの打音同期14号
の出力を止める−0ここでナントゲートNAN1)論V
i’打ち終り音Iをそhまでの打音間隔に肘して半拍遅
らせるために、ナントゲートNANDIの打音;4期4
a号の時打制御回路(121への出力と同時i(この出
力に半拍遅れて第3図(glに示すような打11# M
 4E3号を出力するもので、最終打処理回路α曽のア
ンドゲートANDに第4図fgl に示す出力が生じる
と、時打制御回路121のノアゲートN ORsを通じ
て第4VfhlのようにナントゲートNANDsの出力
がフリップフ0ツづF Fs 、 F F4から構成さ
れる2ヒツトのカラシタに2へ入力することになる。こ
のカラシタ−は打音同期信号をナントゲートNANI)
Then, at the moment when the output of Fritsu] O"JzuFF becomes #1#L, Beshi, the number of strokes counter 0710 is input @cri'
At i' level, the stroke counter 071 counts "1". Therefore, before the hitting sound synchronization signal is input to the hitting number counter peak, the count value of the hitting number counter 07'l becomes [10
11), and after that, each time one hitting sound synchronization signal is input, the count contents change to [loo], (1101), [1110].
], (11113, [0000].!4
Figures (cl to (fl are Qs of each digit of the stroke counter Oη)
, Qa , Qa , Q* indicates small output. This IEII work of stroke counter 1171 is a subtraction counter-like work,
Subtracting 5 from the initially set number (for example, 5's complement) yields O. In other words, counting 5 hitting sound synchronization signals means that 5 hits were obtained.
This means announcing 5 o'clock, the next hour on the hour after 4 o'clock when the numbers were matched. For example, when striking 5 o'clock on the hour, if we want to characterize the five hour sounds, that is, the 'final sound', from the other sounds, we would like to distinguish the 5 o'clock sounds, that is, the 'final sound', from the other sounds.
The hitting sound counter Q71 corresponding to the th count (ha~
By detecting the fifth sound using the Q4 output [1111], it is possible to change the striking interval and decay time. It is the final stroke processing circuit that detects this [1111:]! ′j? There is a door, [1111
] When each pit output of 19 cm is generated, an output is generated to the time striking control circuit (121) as shown in Fig. 4 (g), and the striking sound synchronization No. Stop the output -0 Here Nantes gate NAN1) logic V
i' To delay the final note I by half a beat to the note interval up to soh, the note of Nantes Gate NANDI; 4th period 4
At the same time as the output to the time control circuit (121) of No. a, the output is delayed by half a beat to the output of the time control circuit (121), and the time control circuit (11# M
4E3, and when the output shown in FIG. will be input to 2 in the 2-hit cursor consisting of flip-flops FFs and FF4. This color recorder uses the percussion synchronization signal as Nantes Gate (NANI)
.

の出力からナントゲートN AN Dsの出力へ切換え
このナシドゲートNAND畠からの打音同期信号を@4
図1it (jlのようにカウントして2ビツト目の出
力、即ち1個手前の打音周期す非信号に対してlじ゛シ
ト遅らせた信号を得るよ−うにしたものであり、この打
音同期信号たる出力がノアゲートNORm、論理回路V
l@を介して打数カラシタ171へ人力して打数カラシ
タtln)出力を[1111)から[0000]とする
。従って最終打処理回路(11のオアゲートORxから
4g号が発生し、レジスタ關へ入力する。そしてしジス
タ關の出力によって第4図(olのようにノアゲートN
0Rnから出力が生じ、フリッつ〕DtリプFFiの出
力をIO#ジベルとし、アナ0ジスイツチ・諭をオフと
する。このアナ0ジスイ・ソチ+2f9のオフによって
減衰ループから抵抗r301)を切離す。即ち減衰ルー
プはコンデシサ四と、抵抗(301) 、(3(h)と
から構成さねており、抵抗r30+)がこの1し一プか
ら切離されると、減衰時定数は大きくなって、減衰時間
が長くなる。従って打数カウンタu71の九つシタ内容
たる[1111〕の各桁出力によって検出されたI打ち
終り音I#:tそれ以前の時打音に比して長く余韻を持
つこととなる。この時打音出力と同時にレジスタ(33
)のQgs出力によって、打音停止信号が出力され、フ
リtソづフロツブFFIの出力fllIレベルとしてノ
アゲートN0Rz 、 N(’)Ra  を閉じさせN
 A N D r 、 N A N Dsからの打音同
期4M号の各部への出力を停止させる。同時に上記Qが
出力を打数メ七りt181べ出力して、次の正時の時打
数に打数メ七りf181の記憶内容を設定する。
Switch the output from the output of the NAND gate to the output of the NAND gate.
Figure 1 (jl) is used to obtain the output of the second bit, that is, a signal delayed by one bit with respect to the non-signal of the previous hitting sound. The output which is the synchronization signal is NOR gate NORm, logic circuit V
The output of the number of strokes tln) is changed from [1111) to [0000] by manually inputting it to the number of strokes karashita 171 via l@. Therefore, a signal 4g is generated from the OR gate ORx of the final stroke processing circuit (11) and is input to the register.
An output is generated from 0Rn, and the output of Dtlip FFi is set to IO#, and the analog 0 switch is turned off. The resistor r301) is disconnected from the attenuation loop by turning off this analog 0jisui sochi+2f9. In other words, the attenuation loop consists of four capacitors, resistors (301) and (3(h), and when the resistor r30+) is separated from this one loop, the attenuation time constant increases and the attenuation It takes longer. Therefore, the I-stroke ending sound I#:t detected by the output of each digit of [1111], which is the nine-digit content of the stroke number counter u71, has a longer reverberation than the previous hour-hitting sound. At this time, the register (33
)'s Qgs output outputs a hitting sound stop signal, which causes the Noah gates N0Rz and N(')Ra to close as the output flI level of the floating FFI.
Stop the output of the hammering synchronization number 4M from A N Dr and N A N Ds to each part. At the same time, the Q outputs the output number of strokes t181, and sets the stored contents of the number of strokes f181 to the number of strokes at the next hour.

またこのときフリI″)プフDツブFF嘗の出力を反転
してその出力をIO#レベルとして、打数メモリ(18
1の内容を打数カラシタ(171にパラレルセtソ卜す
るようにゲート回路颯を開くのである。このようにして
次の正時4m号に対してスタシバイするのである。・治
4図(klけオアゲートORsの出力を、また同図  
 1t/J 、 1ml 、 (nlはレジスタ(側の
Qg+ + Qg* + Qg婁出力會示す。史に第4
図(P)は数合せ時と正時の際の時打音を示す。向@4
図の(ml 、 (nl及び(0)のタイムスケールは
拡大している。
Also, at this time, invert the output of the Furi I'') Puff D Tsubu FF and set the output to the IO# level, and set the stroke number memory (18
The gate circuit is opened so that the contents of 1 are set in parallel to the number of strokes (171).In this way, it is stabilized for the next 4m on the hour. The output of ORs is also shown in the same figure.
1t/J, 1ml, (nl is the register (Qg+ + Qg* + Qg*) output.
Figure (P) shows the hour striking sound when the number is set and when the hour is on the hour. Mukai@4
The time scales of (ml, (nl) and (0) in the figure are expanded.

第2図中の〇−タリスイッチR8のa端子は第1図の連
打設定用スイッチいに対応しており、またd端子はスイ
ッチ加に対応している。またーは時打音を1個のみに設
定するス+ツづ信号入力回路で、このス士ツづ信号入力
回路−のスイッチはD−タリスイ19千R8のC一端子
に対応する。
The a terminal of the O-tally switch R8 in FIG. 2 corresponds to the continuous stroke setting switch in FIG. 1, and the d terminal corresponds to the switch addition. Also, this is a signal input circuit for setting only one ticking sound, and the switch of this signal input circuit corresponds to the C1 terminal of the D-Talisui 19,000R8.

ところで上述した回路においては、電源投入時のノイズ
や、外来ノイズ等の影響で、打数メtすt181の内容
が喬き換えられたりすることが多々あり、その結果所定
の正時のときにその正時数に対応した時打音数にならず
、誤動作するということがあった。そのため従来で/r
i誤1作の闇に斂合せスイッチC211<’12図回路
で#10−タリスイッチR5のa端子投入〉を1+1い
て修正していたが、大変煩しい操作であった。
By the way, in the above-mentioned circuit, the contents of the number of strokes t181 are often changed due to noise when the power is turned on, external noise, etc. There were cases where the number of striking sounds did not correspond to the hour number, resulting in malfunctions. Therefore, conventionally /r
I corrected the mistake by setting the matching switch C211 <'12 diagram circuit, #10 - terminal a of Tally switch R5 turned on] 1+1, but it was a very troublesome operation.

本発明けこのような欠点に鑑みて為されたものでその目
的とするところは数合せスイッチを12時1’Lll 
ic 1回所定時間内だけ自vj的にオシして正時数に
向応した時打数を自w1的に修正設定するようにして、
誤uノ作時の操作の手間を省いた電子時打ち機能付時計
を提供するにある。
The present invention was made in view of these drawbacks, and its purpose is to change the number setting switch to 12 o'clock 1'Lll.
ic The number of strokes is corrected automatically when the number of strokes corresponds to the number of hours after hitting the ball automatically within a predetermined time once,
To provide a watch with an electronic time-setting function that saves the trouble of operation in case of mistaken operation.

以ト’ J、 5a川を実施例によって説明する。第5
図tよ一実施例のづ092図を示し、数合せスイッチ+
21+は時#′i機構部の短針が、所定の正時の位置に
達E7た際に機械的に連動して一定時間才シする機械的
なスイッチから構成されている。この数合せスイッチ&
l)と、数合せ入力回路−との間には数合せスイッチ日
がオンすると同時に所定時間オンして、数音せ1−号を
オン期間中数合せ入力回路t131vc入力させる時限
回路(至)を挿入している。この時限回路t:旬のu1
作時間HFi入力受付は時間より大きく、所望時間に対
応して設定している。所望時間とは数合せ設定において
所望の正時数の時打音を発鳴させるに必要な時間であり
、入力受付は時間とは機械的なナセタリ−Jりを防止す
るための時間であり、vlえば人力受itけ時間は約3
2mBeC必要とし、また時打P7J期信号が約1.5
 Be(とすると、所望肋間νま正時数n X 1.5
 Sec必要とする。ここで本実施例では数合せスイッ
チ調がオンする正時を1時とすると、前記の時限回路側
の動作時間Hは1.5secである・ しかして、第5図に示すような回路構成の本のを$2図
回路の0−タリスイッチR8のa端子の代わりに設けれ
ば、例えば毎1時ごとに必らず第2図回路の打数メV:
1181の内容を次の正時に対応する内容に書換え設定
すεことになり、たとえその以萌においてノイズ等によ
って打数メモリ時の内容が書き換えられていても、毎1
時ごとに自動的に正しい内容に修正することができるの
であるO@6図は正時スイッチGを自#I+数台せ川の
スイッチとした本発明の一実施例の具体回路を示し、図
中Rs〜R4は抵抗、CA Fi電解コシデンサ、SL
Hereinafter, the 5a river will be explained by way of an example. Fifth
Figure t shows one embodiment of Figure 092, number matching switch +
21+ is composed of a mechanical switch that is mechanically interlocked and turns off for a certain period of time when the hour hand of the hour #'i mechanism reaches a predetermined hour position E7. This number matching switch &
Between l) and the number matching input circuit - is a time limit circuit (to) which is turned on for a predetermined time at the same time as the number matching switch is turned on, and inputs the number sound 1- to the number matching input circuit t131vc during the on period. is inserted. This timed circuit t: seasonal u1
The operation time HFi input reception is larger than the time and is set corresponding to the desired time. The desired time is the time required to emit the hour sound of the desired hour in the number setting, and the time for input reception is the time to prevent mechanical nuisance. If it is vl, the human input time is about 3
2 mBeC is required, and the hourly P7J period signal is approximately 1.5
Be (then, desired intercostal space ν or hourly number n x 1.5
Requires Sec. In this embodiment, if the hour when the number matching switch is turned on is 1 o'clock, the operating time H on the time limit circuit side is 1.5 seconds. Therefore, the circuit configuration as shown in FIG. If this is installed in place of the a terminal of the 0-tally switch R8 in the circuit shown in Figure 2, the number of strokes V in the circuit shown in Figure 2 will be guaranteed every hour, for example.
The contents of 1181 will be rewritten to the contents corresponding to the next hour.
It is possible to automatically correct the contents at each hour.O@6 Figure shows a specific circuit of an embodiment of the present invention in which the hour switch G is set to the number I + several switches. Middle Rs~R4 is resistance, CA Fi electrolytic cocidenser, SL
.

Ssは時計機構と連動するスイッチ、Trはトランジス
タである。そして飢の数合せスイ+ν子は手11川の本
来のスイッチである。毎1時ごとに15秒間オンするも
のである。そしてスイッチS*t″i毎12時30分に
オンし、毎1時30分にオフするように構成され、スイ
ッチS3は毎1時35分にオシし、毎2時30分にオフ
するように構成さねている。EJeスイッチ81はオン
すると、抵抗R1の一端を]ンデシサCAの正極に接続
するようになっているしかして12時30分にスイッチ
S1がオシした状態で、1時の正時に正時スイッチ崗が
オンすると、]シデンサCムに充電々流が流れ、この電
流がトランジスタTrのベースに流れ、トランジスタT
rはオンし、数合せ入力回路(131の入力端を接地す
る。トランジスタTrの導通時間は抵抗R1とコンブ。
Ss is a switch that works with the clock mechanism, and Tr is a transistor. And the starvation number combination Sui + ν子 is the original switch of the 11 rivers. It turns on for 15 seconds every hour. The switch S*t''i is configured to turn on every 12:30 and turn off every 1:30, and the switch S3 is configured to turn on every 1:35 and turn off every 2:30. When the EJe switch 81 is turned on, it connects one end of the resistor R1 to the positive terminal of the resistor CA. When the hour switch is turned on at the hour, a charging current flows through the sensor C, this current flows to the base of the transistor Tr, and the transistor T
r is turned on, and the input terminal of the number matching input circuit (131) is grounded.The conduction time of the transistor Tr is determined by the resistance R1 and the combination.

すCAの時定数によって決定し、トランジスタTrカ導
通し、数合せ入力レベルは接地レベルを保持する。従っ
てこのトランジスタ′rrのオン期間中数合せ10号が
数合せ入力回路f1311c入力するのである。
It is determined by the time constant of CA, the transistor Tr is turned on, and the combined input level is maintained at the ground level. Therefore, during the ON period of this transistor 'rr, the number 10 is input to the number sum input circuit f1311c.

さて」ン1ンサCA  の充電が完了すると、トランジ
スタ”1’rViオフとなって、数合せ入力端は+vD
DレベルVCなり、数合せ信号の入力がなくなる。ここ
で抵抗R1とコシデシ寸CAの値を適宜設定するこ  
  “とtこより、上述の所望時間が得られることにな
る0峙刻か1時30分になるさ、スイッチSlがオフし
、1時35分になるとスイッチSsがオンする。
Now, when the charging of the sensor CA is completed, the transistor 1'rVi turns off, and the combined input terminal becomes +vD.
Since it becomes a D level VC, there is no input of the number matching signal. Here, set the values of resistance R1 and width dimension CA as appropriate.
From this point on, the switch Sl is turned off at 0:00 or 1:30, when the above-mentioned desired time is obtained, and the switch Ss is turned on at 1:35.

このスイッチSlのオンによってコンデンサCAの両端
は短絡状態となり、完全に放電され、2時30分になる
と、スイ・ソ予SIF′iオフとなり、次の1時(修正
時刻)になるまでスタシバイ状態となる・上述のように
一]ンヂシサCムと抵抗R,とて時限回路を構成するこ
とによって回路構成が簡単でコストも安価となる。また
毎1時を修正時間とすることによって、コシ苧シサcA
の容置を小さくすることができ、回路構成の小型化、低
コスト化が図れ、その上動作時間を確実に設定できて信
頼性も向上できる。
By turning on this switch Sl, both ends of the capacitor CA are short-circuited and completely discharged, and at 2:30, the switch SIF'i is turned off and the standby state is maintained until the next 1 o'clock (corrected time). As mentioned above, the circuit configuration is simple and the cost is low by constructing a time-limited circuit using the resistor C and the resistor R. Also, by setting every 1 o'clock as the correction time, Koshiimoshisa cA
The housing can be made smaller, the circuit configuration can be made smaller and the cost can be reduced, and the operating time can be set reliably and reliability can be improved.

向上紀各実施例では他の回路の図示及び11作鉄用を省
略しているが、第1図づ0ツク、@2図回路に準じるも
のである。
Although the illustrations of other circuits and the circuits used in 11 are omitted in each of the embodiments, they are based on the circuits in Figure 1 and Figure 2.

本開明は上述のように構成し、12時間に1回毎当該上
時に対応した打音同期信号の発生期間内だけ、数合せ信
号を数合せ手段に入力させる数合せスイッチ手段を具備
しているので、従来のように外部ノイズ等によって記憶
保持しである時打数が―き備えられても、自動的に所定
の時間になると記憶内容を正しい時打数に修正すること
ができるものであって、−々外部の数合せスイッチを手
で操作する手間が省け、また時計の取外し、取付けを修
正のたびに行なう必要もないという大変有用な効果を奏
する。
The present invention is constructed as described above, and includes a number matching switch means for inputting a number matching signal to the number matching means only during the generation period of the tapping sound synchronization signal corresponding to the above time every 12 hours. Therefore, even if the number of strokes at a certain time is stored in memory due to external noise etc. as in the past, the memory content can be automatically corrected to the correct number of strokes at a certain time at a predetermined time. - It saves the trouble of manually operating an external number setting switch, and also eliminates the need to remove and install the watch every time it is adjusted, which is a very useful effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図tri電子時打ち機能付時計の基本回路づ0・ツ
ク図、第2図は基本例の回路図、@3図(al〜1ml
、第4図(al〜lplは夫々第2図回路の一1作説明
用タイムナ1)−ト、第5図は本発明の一実施例の要部
の回路づ0192図、@6図は本発明の別の実施例の装
部の具体回路図であり、111は水晶発振回路、12)
、(6)〜(9)は分用回路、131はパルス七−タ駆
動出力切候回路、+101は時打音合成回路、111)
は時打周期信号発生回路、021け時打制御回路、f1
3jFi数合せ入力回路、(161は論理回路、aηは
打数ガウンタ、+181は打数メしり、+20は数合せ
スイッチ、(231は正時スイもソチ、1dはスじ一力
、(351け時限回路、Tr/−iトランジスタ、SL
 、 S寞はスイッチ、Rxは抵抗、cAけ]シテンサ
である。 代理人 弁理士  石 1)長 七 第3図 (p) 第5図 第6図
Figure 1 is a basic circuit diagram of a tri electronic timepiece. Figure 2 is a circuit diagram of a basic example. Figure 3 (al~1ml).
, FIG. 4 (al to lpl are the circuit diagrams in FIG. 2, timetable 1), FIG. 12) is a specific circuit diagram of a mounting part of another embodiment of the invention; 111 is a crystal oscillation circuit; 12)
, (6) to (9) are division circuits, 131 is a pulse-seventer drive output selection circuit, +101 is a time-beating sound synthesis circuit, 111)
021 is a time-beating cycle signal generation circuit, 021 is a time-beating control circuit, f1
3jFi number matching input circuit, (161 is the logic circuit, aη is the number of strokes counter, +181 is the number of strokes, +20 is the number matching switch, (231 is the hour switch, 1d is the time limit circuit, (351 is the time limit circuit) , Tr/-i transistor, SL
, S is a switch, Rx is a resistor, and C is a resistor. Agent Patent Attorney Ishi 1) Chief 7 Figure 3 (p) Figure 5 Figure 6

Claims (1)

【特許請求の範囲】 111  発振手段から基本1波数信号を分周すること
により運針用駆動手段の駆動信号を作成する時計機能と
、基本1波数信号−を分目して時打同期を設定する打音
同期信号を発生させる打音同期信号発生手段と、基本同
波数信号の分目出力を合成して時打音信号を合成する時
打音杏改手段と、前記打音同期信号にて変編された時打
音を人力して打f周期4M号の個数に応じた個数の時打
音を再生発鳴する発鳴手段と、予め次の正時に対応する
時打数を記憶して当該正時信号の入力のIIK打音−期
イi号を発鳴手段に入力させるとと4に打音同期信号を
カリブトし配憶設定しである時打数に達した際に発鳴手
段への打音同期信号の入力を止めがっ最終打音発生後に
記憶しである時打数に1を加えるようにした時打数設定
制御手段と、数合せスイッチのオシ期間中に数合せ信号
を発生させて、前記時打数設定手段の記憶時打数を数合
せ信号の発生開始時にリセ・シトするとともに前記オシ
期間中に打身向期伯号を発鳴手段に入力させて時打音を
発鳴させかつ時打数設定手段に打音同期信号を入力させ
、数合せスイッチのオフへの切換時に1記時打音の発鳴
を停止させるとともに時打数設定手段に前記オフ時まで
の間発鳴された時打数に対応した正時の次のIF時に応
じた時打数を記憶保持させる数合せ手段とを具備した電
子時打ち機能付時針Qζおいて、12時間に1回毎当該
正時に対応した打音14期信号の発生期間内だけ、前記
数合せ信号全数合せ手段に入力させる数合せスイッチ手
段を呉備して成ることを特徴とする電子時打ち機能付時
計。 ・21 11i1記数合せスイッチを時針機能に応じて
12時曲ごとにオンさせるとともに数合せスイッチのオ
シに応じて時限回路を#作させ一定時間だけ数合せ46
号を時限回路により発生させて成ることを特徴とする特
許請求の範囲第1項記載の電子時打ち機能付時針。 131  所定の正時の前に投入される第1のスイちり
チを介してコンデンサと抵抗とからなる時限回路をトラ
ンジスタのベースに接続し、毎正時ごとに一定時間オン
する正時信号発生用のスイッチのオン時にトランジスタ
のベースにコンデンサの充電々流を流す回路を構成して
コンデンサの充電期間中トランジスタをオンさt、トラ
ンジスタのオシによってオシ期間中数合せ信号を発生さ
せ、所定正時経過後に第2のスイッチを一定時間オシさ
せ]シデシサの充電々荷を放電させて成ることを特徴と
する特許趙求の範囲第1項記載の電倚打ち機能付時計。
[Scope of Claims] 111 A clock function that creates a drive signal for the driving means for hand operation by dividing the basic 1 wave number signal from the oscillation means, and a clock function that sets the clock synchronization by dividing the basic 1 wave number signal by the minute. a striking sound synchronization signal generation means for generating a striking sound synchronization signal; a striking sound syncing means for synthesizing the minute output of the basic same wave number signal to synthesize a striking sound signal; A sounding means for manually reproducing and emitting a number of hour beats corresponding to the number of beat f cycles of 4M; When inputting the time signal input IIK striking sound - period II number i to the sounding means, the striking sound synchronization signal is set to 4 and the sounding synchronization signal is set, and when a certain number of strokes is reached, the sounding means is A number of strokes setting control means when the input of the sound synchronization signal is stopped and 1 is added to the number of strokes when it is memorized after the final stroke sound is generated; The number of strokes stored in the hour stroke number setting means is reset at the time when the number matching signal starts to be generated, and during the oscillation period, the Utsumi-koki period Hakugo is inputted to the sounding means to emit the hour stroke sound. A striking sound synchronization signal is inputted to the number of strokes setting means, and when the number matching switch is turned off, the generation of the striking sound is stopped at the first stroke, and the number of strokes is emitted until the time of turning off the number of strokes setting means. In the hour hand Qζ with an electronic hour striking function, which is equipped with a number setting means for memorizing and retaining the number of hour strikes corresponding to the next IF time of the hour corresponding to the hour, the striking sound corresponding to the hour corresponds to the hour once every 12 hours. A timepiece with an electronic time striking function, comprising a number matching switch means for inputting the number matching signal to the total number matching means only during the period in which the signal is generated.・21 Turn on the 11i1 numeral matching switch every 12 o'clock tune according to the hour hand function, and make a time limit circuit # according to the oscillation of the numeral matching switch to set the number 46 for a certain period of time.
An hour hand with an electronic hour striking function according to claim 1, characterized in that the hour hand is generated by a timing circuit. 131 A timer circuit consisting of a capacitor and a resistor is connected to the base of the transistor via a first switch that is turned on before a predetermined hour, and is turned on for a certain period of time every hour on the hour to generate an hour signal. When the switch is turned on, a circuit is configured to flow a charging current of the capacitor to the base of the transistor, and the transistor is turned on during the charging period of the capacitor.The oscillation of the transistor generates a number matching signal during the oscillation period, and a predetermined hour elapses. A timepiece with an electric chewing function according to item 1 of the scope of the patent, characterized in that the second switch is then turned on for a certain period of time] to discharge the charge of the side discharger.
JP57054153A 1982-03-31 1982-03-31 Time piece with electronic time chiming function Granted JPS58169082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57054153A JPS58169082A (en) 1982-03-31 1982-03-31 Time piece with electronic time chiming function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57054153A JPS58169082A (en) 1982-03-31 1982-03-31 Time piece with electronic time chiming function

Publications (2)

Publication Number Publication Date
JPS58169082A true JPS58169082A (en) 1983-10-05
JPS6234116B2 JPS6234116B2 (en) 1987-07-24

Family

ID=12962598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57054153A Granted JPS58169082A (en) 1982-03-31 1982-03-31 Time piece with electronic time chiming function

Country Status (1)

Country Link
JP (1) JPS58169082A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502747A2 (en) * 1991-03-06 1992-09-09 Seikosha Co., Ltd. Melody alarm timepiece

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0502747A2 (en) * 1991-03-06 1992-09-09 Seikosha Co., Ltd. Melody alarm timepiece
US5452270A (en) * 1991-03-06 1995-09-19 Seikosha Co., Ltd. Melody alarm timepiece

Also Published As

Publication number Publication date
JPS6234116B2 (en) 1987-07-24

Similar Documents

Publication Publication Date Title
US4023344A (en) Automatically corrected electronic timepiece
GB1354231A (en) Electronically controlled time-keeping device
JPS58169082A (en) Time piece with electronic time chiming function
JPS63155913A (en) Circuit for shaping signal generated by contact
JPH0513248B2 (en)
US4184320A (en) Electronic stop watches
US4365898A (en) Time-correcting mechanism for electronic timepiece
JPH056554Y2 (en)
JPS6011513Y2 (en) electronic clock device
JPS5916868Y2 (en) Calendar display electronic clock
SU732793A2 (en) Watch timing device
JPS6124956Y2 (en)
JPS6122792B2 (en)
JPS6118706B2 (en)
JP2615004B2 (en) Integrated sequential access memory circuit
JPS6357752B2 (en)
SU922706A2 (en) Timer
SU1462307A1 (en) Decoder of time-pulse codes
SU1439607A1 (en) Device for interfacing data receiver with floppy disk storage
JPS6363079B2 (en)
JPS5563431A (en) Trend graph display unit
JPH0346791B2 (en)
JPS6147388B2 (en)
JPS58219477A (en) Hand-display type electronic time piece
JPS6122790B2 (en)