JPS58168250A

JPS58168250A - 試験ヘッド装置

Info

Publication number: JPS58168250A
Application number: JP57052004A
Authority: JP
Inventors: Masatoshi Mishima; 三嶋　正敏; Naohiko Urasaki; 浦崎　直彦; Shigeki Takeo; 竹尾　重樹; Iwao Yamazaki; 巌山崎
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-03-30
Filing date: 1982-03-30
Publication date: 1983-10-04
Also published as: JPS628938B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は半導体装置の電気特性を連続的に試験してこれ
らを良品と不良品とに選別する半導体装置用試験装置に
おいて、連続的に供給される半導体装置の試験を行なっ
た後、これを次段部ヘシ、−トする九めＯ試験ヘッド装
置に関する。

〔発明の接衝的背景とその問題点〕

例えばＸＣ（半導体集積回路装置）等の半導体装置では
、製造された個々の製品について電気的な善性試験を行
ない、これらを良品および不良品に選別することが必要
とされる。そして、大量ＯＩＣ製品等を連続的かつ自動
的に上記の試験を行なう九めに１所謂高速ハ／ドラ−を
備えた試験装置が従来から使用されている。

第１図は上記従来の半導体装置用試験装置を示す概略説
明図である。同図において、１は連続的に供給される半
導体装置を単列に並べるための試験前シュート部である
。皺試験前シ、−ト部１で単列に並べられ先学導体装置
ａ１．＆冨・・・　　　・は、試験前シュート部１のす
ぐ下流に配設され九試験へ、ド部２へ一個づつシュート
されるようＫなっている。試験ヘッド部２ではシュート
されて来九半導体装置の電気特性が試験され、良品か不
良かを判定され先学導体装置は選別シュート部３ヘシュ
ートされる。そして、試験ヘッド部２が空になり先後、
次の半導体装ｉｉｌが試験前シュート部ｌからシュート
されて来る。なお、上記半導体装置の試験は、・試験へ
、ド部２に接続され九図示しない試験器で行なわれる。

他方、選別シュート部Ｊは、試験ヘッド部２からシュー
トされて来九半導体装置が良品である場合には前記図示
しない試験器からの指令を受けてこれをそのすぐ下ＲＫ
配設されている良品シュート部イヘシュートする。また
、シュートされて来た半導体装置が不良品である場合に
は、選別シュート部Ｓは前記図示しない試験器からの指
令により９０”回転し、回転した向ｔｉＫ配設されてい
る不良品シーート部５へ不良品半導体装置をシュートす
るよう罠なっている。

全体的に単列のシュート回路系として構成されてい九〇
しかも、試験へ、ド部ト４は同時に複数Ｏ検体會試験で
自るように構成されていなかりえから、瞑次１個づつ半
導体装置を試験へ。

ドｌ１ｌｈ４に供給し、１個づつその試験を行なうとい
うシステムを採用せざるを得す、その間の四ス時閾がか
な）大暑いという間層があった。

更Ｋａ、不良品と判定された半導体装置を不良品シ、−
）１１ｊヘシ、−）する際には選別シュー）ＩＩＩをＩ
ｌ板させなければならず、このときに４０ス時間が生じ
みという問題があり九、これらＯ要因によシ、従来Ｏ＃
Ｐ導体鋏置装置験装置では金体の！シーンインデ、クス
カ約１．０〜ｌＳ秒とか１ｋ〉大暑（ならざるを得す、
これが作業能率の向上ひいては全体的な生産！にの向上
を計る上で大１１な一書となっていた。

とζろで、上述し丸ところから明らかなように、マシー
ンインデックスの小さい能率的な半導体装置用試験装置
を構成するための基本的な構纏として次の二点を挙げる
ことがで自る。第１Ｋは、試験装置Ｋ＞ける半導体装置
Ｏシュート回路系を複数の並列したシュート回路系とし
、その夫々に試験へ、ド部を含ませることである。

第２には、個々の試験へ、ド部で同時に複数個の半導体
装置を試験できるようにすることである。このような半
導体装置を実現するためＫは、上記二つの要件に適合し
た試験へ、ド装置が必要とされる。

因みに１このような観点から第１図に示し九従来の半導
体装置用試験装置における試験へ。

ド部２の具体的な構造を検討すれば次の通りである。第
２図は前記試験へ、ド部２の概略構造を示す平面図であ
る。同図に示すように１試験へ、ド部２には上方および
下方支持板で限定され九シ、−トガ６が形成されてお如
、半導体装置は試験前シュート部１からこのシュート列
内ヘシュートされて来る。該シュート列の下端部にはイ
ンエアシリンダ８が□鰻けられており、半導体装置がシ
ュートされて来るとこのインエアシリンダ２がシュート
列内に突出して半導体装置を係留する。半導体装置の係
留位置には図示しない試験器に接続され皮接触子８が設
けられている０ｗｌ兼触子８は係留された半導体装置の
外部９−に’に接触することによ）、前記図示しない試
験器で半導体装置の試験が行なわれる・接触子ａｔ）上
端部には下流に向けてゾローノズ★Ｉが設けられてお）
、係留され死中導体装置の試験が終ると、ペンエアシリ
ンダ１が引込むと同時にプローノズル９が吹出すことに
よシ係留が鱗瞼された半導体装置を選別シュート部３ヘ
シ、−卜するようＫ　ｔ　Ｏている・さて、上記のよう
な従来の試験へ、ド部を七Ｏｔ壕用い、試験へ、Ｐ部を
含む複数のシュート回路系を構成しようとすれば、同様
の試験へ。

ド部を複数個並設しなければならない、ｔた、上記の試
験へ、ド部による限シ、一つの試験へｙ　ｒｌｉｉで同
時に複数の半導体装置を試験することはできない、従り
て、前述した二つの基本的な構ａＫようてマシーンイン
デックスの小さい能率的な半導体装置用試験装置を実現
するためには、このような構１１に適合した新らしい試
験へ、ド装置が必要とされる。

〔発明の目的〕

本発明の第１の目的は、その−りのシュート列で複数個
の半導体装置Ｏ電気特性試験を同時に行なうことのでき
る試験へ、ド装置を提供することである。

本発明の第２の目的は、同時に試験が行なわれ九複数個
の半導体装置０全部について、これらを次段部ヘシュー
トする際のシュートタイミングを完全に制御できる試験
ヘッド装置を提供することである。

本発明の第３の目的は、半導体装置の試験が行なわれる
シュート列をＩＮ数差列に設は九試験ヘッド部を提供す
ることである。

本発明のより一般的な目的は、既述した二つの基本的な
構想による！シーンインデックスの小さい半導体装置用
試験装置の１！現を可能とする稼動率の高い試験へ、ド
装置を提供することである。

なお、記述した第１の基本的な構想をｌ！現すゐえめに
は、試験へ、ド部を複数並列に設けたり、第３０１的で
述べえように試験ヘッド装置に複ｌｋの並列しえシュー
ト列を設けるだけで紘足りず、試験前シュート部から単
列で供給される半導体装置を＊＊０並列したシュート回
路に分配す為分配シュシュ義置が必要とされるが、これ
は本発＠０１閣外である。

まえ、既述し′に菖２０基本的な構想を！Ｊ！現する大
め一社前記篇ＩＣ）目的を達成するだけでは足〉ず、半
導体装置用試験装置の全体に亘ってこれを可能とするシ
ュート機構が必要とされる。

これについては前記ｊ１１２４り目的として本発明にも
含まれている。

更に、本発＠Ｏ試験へ、ド装置を用い先生導体装置用試
験装置では、これに対応し得る新しい選別シュート部が
必要とされるが、これは本発ｌｌ０１１１１外である。

〔発＠０＠＊〕本発−の試験へ、ド装置における第１の＊＊は、半導体
装置の外部リードに接触してその電党籍性を試験するた
めの接触子を試験へ、ド装置のシュート列に沿って複数
段は九ことである。

本発明の試験へ、ド装置における第２の特徴は、そのシ
ュート列に半導体装置がシュートされて来九ことを検知
する検知器と、該検知器の検知信号によりシュート列に
突出して半導体装置を前記接触子の位置に係留させるペ
ンエアシ　１リンダと、＃ペンエアシリンダの係留解除
と同期して半導体装置を次段部ヘシュートするブローノ
ズルとを一組とするシュートタイミング制御機構を前記
側々の接触子について一組づつ設けたことである。

上記第１および第２の特徴によって、本発明における前
記第１および第２０目的を達成することができる。

本発明の試験ヘッド装置における菖３０４１黴は、上記
第１および第２の４１拳を備え九複数のシュート列を並
列に設けたことである。

〔発明の実施例〕

第３図は本発明の一実施例になる試験へ、ド装置の概略
構造を示す平面図であシ、第４図は第３ｆｉｌＷ−ｆ線
方向から見た側面図である。これらＯＩＩにおいて、Ｌ
ユは試験へ、ド装置である。該試験へ、ド装置しユには
第４図に示されるように下方支持枠１２および上方支持
枠１３で限定され九シ、−トガＪ　４１’、　Ｊ　４ｇ
が並列Ｋｍ成されている。シュート列・７４１の下方部
位および上方部位には半導体装置の外部リードに接触し
てその電気特性の試験を行なう丸めの接触子１５ｍｅｌ
ｌｂが設けられている。同様に￥１−ト列１，４１にも
シュート列に沿りた二つの接触子１　ｌ　＠　＃　Ｊ　
ｌ　ｄが設けられている。

これらの接触子１５ａ〜１５ｄの夫々には、第４＠−示
すように態動シリンダ１６＆〜１６ｄが付設されておシ
、＃薯動シリンダにょシ夫々の接触子１５＆〜Ｊｊｄは
シュート列内に突出あるいはシー−）７．、ｑら後退す
るようになっている＊’７．）列Ｊ４ｍＫおける前記接
触子１５ａの位置には光フアイバーセンサによる検知＠
　１７　ｍが堀設されている・この検知器１７ｈは半導
体装置がシュートされて来九ことを検知し、ま丸線触子
が突出して半導体装置の外部リードに接触したことを検
知する九めめも−である参また、接触子１５ａの下流−
にはインエアシリンダ１８ａが設けられている。該ペン
エアシリンダは検知器１１＆がシュートされて来九半導
体装置を検知したときにシュート列１４ｍ内“Ｋ突出し
、半導体装−をその外部リードが適正に接触子１５＆Ｋ
ｍ触し得る位−に係会する。

他方、接触子１５ｍの上流−にはシーートガ１４１の下
流側に向は九プローノズル１９ｈが設けられている。該
ブローノズルＪｊｌａは、接触子７５ｍおよびペンエア
シリンダＩＩａの後退と同期して低圧エアを起重するヒ
とにより係留の解除され先生導体装置を次一部へシュー
卜するためのものである。第４１１に示すように１上記
インエアシリング１８ａおよびブローノズル１９１の先
端部は上方支持枠１３ＫＩＩｉ設適れそいる。なお、上
記検知器ＪＦＩ、（ンエアシリンダ１８１およびブロー
ノズルｘｅＱＩａｌｉｌのシュートタイミング制御機構
を構成している。

そして、シュート列１４１には接触子１５ｂについても
同様のシ、−トタインング機構１１ｂ。

１１ｂ、１９ｂが設けられ、更にシュート列１４！に起
振触子１１　＠＊　１５　ｄの位置に夫々同じ構成から
なるシュートタイミング制御機構７７　ｃ　ｒ　Ｊ　ａ
　ｅ　＃　Ｊ　Ｉ　ｓおよび１７　ｄ　、’ｌｌｄ　。

１１１４が設けられている。

なお、図中ｌ」は並列し九二つのシュー１列２−１１ｐ
Ｈ會を含む分配シュート装置である。

この分配シュート装置Ｌ」は、半導体装置用試験装置に
おいて試験前シュート部から単列に並んでシュートされ
て乗る半導体装置を、上記構成からなる試験へ、ド俟置
しユのシュート列’４に’ｅ１４Ｂの夫４に分配してシ
、−）するものである、ｔた、ｓｏｄ二つのシュート列
３１＊ｐ：ＩＩＢを含む選別シュート装置であり、試験
へ、ド装置上」のシュート列１４１＋１４ｍからシュー
計されて来る試験の終了した半導体１７ｔ＆−を良品と
木良品表に選別するためのものである、既述のように、
これら自体は本発明の範囲外であるからこれ以上の説−
は省略し、以下の説明で必要に応じてその作用を説明す
ることＫする。

次に１上記構成からなゐ試験へ、ド装置Ｌ」の作用を説
明する。ａａ示の状態において、分配シュート装置７６
のシュー１列２１１には２個の半導体装置が収容されて
おシ、シュート列２１雪は空であるとする。また、試験
へ、ド装置１１のシュー１列１４．は空で、シーートガ
１４３では接触子１５ｅ、１５４に夫々半導体装置がセ
ットされているとする。この状態で分配シュ装置俵置Ｌ
」のシュー１列２１１からその中に収容されている半導
体装置の一つが試験へ、ド装置しユのシュート列１４１
ヘシ、−トされて来ると、検知＠ＪＦｍがこれを検知し
てペンエアシリンダＪＪｌａを央出させる。この結果、
シ、−トされて来九半導体装置は接触子ＪＪｍにセット
され得る位置に保留される。続いて、分配シュート装置
のシュート列２１１からもう一つＯ半導体装置がシュー
トされて来ると、検知１１ｋｓｙｂおよびペンエアシリ
ンダ１８ｂが同機に動作して半導体装置は接触子１５ｂ
にセットされ得る位置に係留される。次いで、接触子１
ｉ＊、１１Ｊｂが駆動シリンダ１６ａ。

１ｇｂＫよりｇ動１れてシュート列１４区内に央出し、
夫々の部位に係留されている半導体装置の外部リードＫ
ｌｌ触する。このとき、検知器１１龜、１１ｂは接触子
１５ｍｅ１５ｂの突出を検知す為ヒとによりて半導体装
置が接触子Ｊ　５　ａ　ｅ　ｊ　ｊ　ｂ　Ｋセ、トされ
たことを確認し、接触子１ｓｍ、１ｓｂ＃＊続されてい
る試験器（Ｉｔ示せず）で電気的特性Ｏ試験が開始され
る。

この間に、分配シュ装置鋏置Ｌ」のシュー１列２１、で
は試験前シュ装置羨置（図示せず）から２個の半導体装
置がシュートされて収容される。

他方、上記の動作が行なわれている関に１試験へ、ドシ
ュＬ」のシ、−）列１４！では接触子Ｊ　ｊ　ｅ　ｅ　
２　ｊ　ａ　Ｋセ、トされてい先生導体装置の試験が終
了して接触子１５ｅ、１ｊｉｉが後退し、更に次の動作
が行なわれる。ｔず、ペンエアシリンダｌ１ｌｅが後退
して半導体装置の係留を除去すると共にブローノズル１
９＠Ｏ吹出しが行なわれ、係留を解除され先生導体装置
は選別シュー装置置ユ」のシュート列３１３ヘシ１−ト
される。次いで、ペンエアシリンダＪｌｌｄおよびプは
一ノズル７１４が上記と同様Ｏ動作を行ない、半導体装
置を選別シュー装置置土１のシュート列３１１ヘシ、−
卜する０選別シ。

−ト装置Ｌ」はシュートされて来大２偏Ｏ半導体装置の
うち、前記試験によシ嵐品と鳴定され丸ものだけをシュ
ート列ＪＪＩＫ収容し、不良品と判定され丸ものはシュ
ー１列３１１に収容することなくそのままを、−トガＳ
１禽の下に位置している不良品シュート部ヘシ、−卜す
る。

上記の動作が並行して行なわれた後、分配シュート装置
Ｌ」はそのシュー１列２１３が試験へ、ド装置エユのシ
ュート列１４禦と連通する位置まで移動し、を九選別シ
ュート装置互」はそＯＶ、二）列ＪＪ、が試験へ、ド懐
置しユのシュー１列１４１と連通する位置まで移動する
。

そして、試験へ、ド装置Ｌ」のシュー１列１４１では先
にシュー１列１４嘗で行なわれ九と同様Ｏ動作が行なわ
れ、シュー１列１４３では先にシュー１列１４１で行な
われたと同様の動作が行なわれる。なお、先に選別シュ
ア）装置ＳＯのシュー１列５１ｓＫ１１Ｌ＊された良品
の半導体装置は、このときの選別シ、−ト部Ｌ１の移動
によシ良品シ、−）１１１Ｏ直上に運ばれてシュート　
され、る。

その後、分配シ、−）１１ｔｉまおよび選別シュート装
置１ｔａ再び図示の位置に移動し、以後は上述の動作が
繰〕返される。

上記＊ｘａｐｇｏ試験へ、ド装置土」によれば、各シュ
ー１列１４１．１４．が同時に２個の半導体装置の試験
を行なうことができることは上述の過）である、とζろ
で、このような試験へ、ド郁を含む半導体装置用試験装
置を構成する丸めには、同時に試験された２個の半導体
装置を選別シュート部り互で良品と不良品とＫＪＩｌｌ
ｌに選別し得るようにしなければならない。この九めＫ
は選別シュート装置Ｌ１０適正な選別動作に対応し丸形
で試験へ、ド装置りから１個ずつ半導体装置をシュート
しなければならず、従って、試験へ、ド装置１１１１Ｃ
は各シや一トガで同時に試験され九２個の半導体装置の
夫々について、これを選別シｍ−トａｓまヘシ、−卜す
る際のシ、−トタイオングを完全に制御できることが必
要とされる。こＯＡＫついても、上記実施例の試験ヘッ
ド装置１ノでは各シュート列１４１ｅ１４ｍで同時に試
験され九二個の半導体装置は、一個毎に夫々独立したシ
ュートタイミング制御機構によって完全にそのシュート
タイきングが制御されており、上記の要件に適合するも
のである。

また、上記実施例の試験鋏置しユには二つの並列し九シ
ュート列Ｊ　４１１．、、、ｘ４．．４．　＊が設けら
れている丸め、適当な分配シュート装置２０を併用する
ことＫよって試験部分を含む＊＊０並列したシュート回
路系を構成した半導体装置用試験装置を実現する仁とが
できる。そして、上述し九作用の説明からも明らかなよ
うに、上記実施例の試験ヘッド装置りは適当な分配シュ
ート装置Ｌ」および選別シュート装置ｌ」と共に用いれ
ば、各シュート列２４１　　ｅ　１４Ｂの一方において
半導体装置の分配シュートおよびセットを行なう動作と
、他方のシュート列において試験の終了した半導体装置
を選別シ、−ト部ンデックスをゼｃＩｐ／Ｃすることも
現実的に可能である。

なお、本発＠社上記実施例に限定されるもので社なく、
種々の変更が可能である０例えば、各シュー）列ｆ　４
＋　　、Ｊ　４．にシュートタイミング制御機構を設け
た接触子を３個以上設けることにより、同時に、３．債
以上の半導体装置を試験できるようにすることができる
。

まえ、シュート列を３列以上設けてもよく、逆にシーー
トガを単列としても本発明の主要な目的である前記第１
の目的および第２０目的を達成することは可能でｉる・
　　　□ 更に、検知装置１１１〜１１４として社、光７プイパー
センサ以外にへ一光、電子スイ、ｆ′あるいはマイクロ
スイッチ等を用いることもできる。

〔発明の効果〕　　□ 以上詳述したように、本発明の試験へ、ド装置によれば
同時に複数個の半導体装置の電気特性を試験することが
でき、また半導体装置用試験装置において試験へ、ド部
分を含む複数の並列したシュート回に系を構成すること
が可能である。従って、マシーンインデックスの小さい
極めて効率的な半導体装置用試験装置の実現を可能とす
る顕著な効果を有するものである。

【図面の簡単な説明】

第１図は従来の半導体装置用試験装置を概略的に示す説
明図、第２図は従来の半導体装置用試験装置における試
験ヘッド部の構造を示す平面図、第３＃Ａは本発明の一
実施例になる試験へ、ド装置の平面図、第４１１は＠３
図Ｖ−■綴方向の側面図である。Ｌ」・・・試験へ、ド装置、１２・・・下方支持枠、１
３・・・上方支持枠、１４１＊１４．−・・シュート列
、１６　ａ　〜１５　ｄ−接触子、１６　ａ　〜１６　
ｄ・・・駆動シリンダ、ＪＦａ〜Ｉｒｄ・・・検知器、
１８ａ〜ｌｌｌ−・・・ペンエアシリンダ、１９ａ〜Ｊ
ｊｄ・・・ブローノズル、ｌ」・・・分配シ、−）ｆｊ
置、−Ｌ」、・・・選別シュート装置。出願入代通人　　弁理士　鈴　江　武　彦第１図第３［づ１１２１２第４十５９４］″ ２３５− 釜中〉ｂ１ → ロコゐ

Claims

【特許請求の範囲】

（１）その中を半導体装置がシュートされる少なくとも
一つのシュート列と、半導体装置の外部リードに接触し
てその電隼善性を試験する九めに前記シュート列に沿っ
て設けられ九複数個の接触子と、該接触子をシュート列
内に突出させて牛゛導体装置の外部リードＫｌｉ触させ
る仁とによシ試験を開始し、試験終了と共に７．７１列
の外へ後退させる丸めの駆動シュと、７．７１列へ半導
体装置がシュートされて未たこ、とを検知すゐ検知器お
よび皺検知ｉｉｏ検知信号（よシシ、−ト列内に突出し
て半導体装置を前記接触子の位置に係留する（ンエアシ
リンダ並びに該ペンエアシリンダの係留解除と同期して
半導体装置を次段部ヘシュー、トする丸めのブローノズ
ルを一組としてなり、前記複数個設けられた接触子の夫
々につ−て一組設けられ九シ、−トタイミング制御機構
とを具備した試験ヘッド装置であって、半導体装置用試
験装置において連鎖的に供艙畜れる半導体装置を前記複
数個の接触子Ｏ總てに１個ずつセットシて同時にその試
験を行なり先後、これをその試験結果に従って嵐晶と不
良品とに選別する九めの選別シュート装置へ７．−卜す
ることを特徴とする試験ヘッド偏置。
（２）前記シュート列が複数並列に設けられてお）、一
つの７．７１列で半導体装置を前記複数個ＯＩＩ触子の
夫々にセットする動作を行なうと同時に、そＯ傭のシュ
ート郁ではセットされ死生導体装置の試験および次段部
へのシュートを行なうようにし九ことを特徴とする特許
請求ＯＳ■ＩＩ（１）項記載Ｏ試験へ、ド装置。
（３）　　前記シュートタイ建ング機構を構成する検知
器として光ファイバーセ／すを用い九ことを特徴とすａ
、＊許請求の範囲第（１）項を九は第（２）項記載Ｏ試
験へ、ド装置。
（４）　　前記光フアイバーセンサが前記シュート列を
限定する壁体に堀設されていることを特徴とする特許請
求の範８第（３）項記載ｏｔＥ騨さツトー＋装置。
（５）前記光フアイバーセンサが前記シュート列に対し
て直交方向に配設されていることを特徴とする特許請求
の範囲第（３）項記載の試験ヘッド装置。
（６）前記ブローノズルが前記シュート列を限定する壁
面と所定の角度をなして皺壁体に環設されていることを
特徴とする特許請求ａｓｓｓ（１）項乃至第（５）項の
何れか１項記載の鋼馳へ、ドネ装置。
（７）前記（ンエアシリンダが前記シュート列を限定す
る壁体ＫＪＩＩ設されていることを特徴とする特許請求
の範囲第（１）項乃至第（６）項の何れか１項記載の試
験ヘッド装置。