JPS58164226A - Etching of semiconductor substrate - Google Patents

Etching of semiconductor substrate

Info

Publication number
JPS58164226A
JPS58164226A JP4671682A JP4671682A JPS58164226A JP S58164226 A JPS58164226 A JP S58164226A JP 4671682 A JP4671682 A JP 4671682A JP 4671682 A JP4671682 A JP 4671682A JP S58164226 A JPS58164226 A JP S58164226A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
ion beam
case
metal element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4671682A
Other languages
Japanese (ja)
Inventor
Hiroki Kuwano
博喜 桑野
Kazutoshi Nagai
一敏 長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4671682A priority Critical patent/JPS58164226A/en
Publication of JPS58164226A publication Critical patent/JPS58164226A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32623Mechanical discharge control means

Abstract

PURPOSE:To obtain a pattern having high precision and favorable yield by a method wherein a metal element layer having the desired pattern is formed on a semiconductor substrate according to the irradiation of an ion beam, and the plasma etching process is performed using the layer thereof as the mask. CONSTITUTION:The semiconductor substrate 13 is accommodated in a vacuum vessel 12 whose inside is formed in the vacuum condition according to an exhaust tube 11, and the metal element layer 16 is formed on the substrate 13 according to the metal element ion beam 15 sent from a converging ion beam source 14 positioned at the upper part of the substrate thereof. At this time, Si is used for the substrate 13, and moreover Al ions are used for the ion beam 15. Then gas 18 for plasma etching consisting of CF4 is sent in the vessel 12 through a leading-in tube 17, the inside of the vessel 12 is converted into the plasma condition according to a high-frequency coil 19 provided at the outside circumference of the vessel 12, and the recessed part of the desired pattern is generated in the substrate 13 using the element layer 16 as the mask.

Description

【発明の詳細な説明】 本発明は、半導体基板を、所望のパターンにエツチング
する半導体基板のエツチング法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor substrate etching method for etching a semiconductor substrate into a desired pattern.

斯種半導体基板のエツチング法として、従来、第1図に
示す如く、予め、エツチングせられるべき半導体基板1
を用意しく第1図A)、而してその半導体基板1上に、
フォトレジスト層2を塗布しく第1図B)、そのフォト
レジスト層2上に、予め得られている所望のパターンを
有する露光用マスク3を位置決めして配しく第1図C)
、次に、フォトレジスト層2に対して光4を露光用マス
ク3を介して露光せしめ(第1図D)、次に、その露光
されてなるフォトレジスト層2に対する現像液を用いた
現像処理をなして、フォトレジストl12の露光されて
なる領域又は露光されていない領域を溶去し、斯くてフ
ォトレジスト■2の露光されてなる領域又は露光されて
いない領域による、露光用マスク3のパターンに対応す
るパターンを有するマスク層5を、半導体基板1上に形
成しく第1図E)、次にそのマスク■5をマスクとせる
半導体基板1に対するエツチング液を用いたエツチング
処理をなしく第1図F)、然る后、マスク@5を半導体
基板1上より除去しく第1図G)、斯くて、半導体基板
1を、所望のパターンにエツチングするという方法が提
案されている。
Conventionally, as shown in FIG. 1, a semiconductor substrate 1 to be etched is etched in advance.
Prepare (Fig. 1A), and then on the semiconductor substrate 1,
A photoresist layer 2 is coated (FIG. 1B), and an exposure mask 3 having a desired pattern obtained in advance is positioned and arranged on the photoresist layer 2 (FIG. 1C).
Next, the photoresist layer 2 is exposed to light 4 through the exposure mask 3 (FIG. 1D), and then the exposed photoresist layer 2 is developed using a developer. The exposed area or the unexposed area of the photoresist 12 is dissolved away, and the pattern of the exposure mask 3 is formed by the exposed area or the unexposed area of the photoresist 12. A mask layer 5 having a pattern corresponding to that shown in FIG. A method has been proposed in which the mask @5 is then removed from the semiconductor substrate 1 (FIG. 1G) and the semiconductor substrate 1 is etched into a desired pattern.

然し乍ら、断る従来の半導体基板のエツチング法の場合
、予め露光用マスク3を用意するを要すること、半導体
基板1上にフォトレジスト層2を塗布する工程、露光用
マスク3を7オトレジスト層2上に位置決めして配する
工程、半導体基板1上の7オトレジスト層2に対して露
光処理をなす工程、露光されたフォトレジスト層2に対
する現像処理をなしてマスク115を形成する工程、半
導体基板1に対するエツチング処理をなす工程、マスク
層5を除去する工程という多くの工程を要し、この為、
半導体基板1を、所望のパターンに、高精度に且つ歩留
り良く容易にエツチングし得ないという欠点を有してい
た。
However, in the case of the conventional etching method for semiconductor substrates, it is necessary to prepare an exposure mask 3 in advance, and there is a step of coating the photoresist layer 2 on the semiconductor substrate 1, and a step of applying the exposure mask 3 on the photoresist layer 2. A step of positioning and disposing, a step of exposing the seven photoresist layers 2 on the semiconductor substrate 1, a step of developing the exposed photoresist layer 2 to form the mask 115, and an etching step for the semiconductor substrate 1. Many steps are required, including a processing step and a step of removing the mask layer 5.
This method has the drawback that the semiconductor substrate 1 cannot be easily etched into a desired pattern with high precision and good yield.

依って、本発明は、上述せる欠点のない新規な半導体基
板のエツチング法を提案せんとするもので、以下詳述す
る所より明らかとなるであろう。
Therefore, the present invention proposes a novel method for etching a semiconductor substrate free from the above-mentioned drawbacks, which will become clear from the detailed description below.

本発明者等は、種々の実験の結果、3i等でなる半導体
基板に対し、A1.Ga、Ba、Be、ca、C8,に
、 Li、Mo、Na、PbPu 、Rb 、Sr 、
7n及びZ「等の金属元素のイオンビームを照射せしめ
れば、その照射領域上に、AI 、 Ga 、 Ba 
、 Be 、 Ca 、 Cs 。
As a result of various experiments, the present inventors found that A1. Ga, Ba, Be, ca, C8, Li, Mo, Na, PbPu, Rb, Sr,
When irradiated with an ion beam of metal elements such as 7n and Z, AI, Ga, Ba, etc.
, Be, Ca, Cs.

K、  Li  、MQ、Na、Pb、Pu、Rb、S
r、Zn及びZ「等の金属元素による層が形成され、又
斯<Siでなる半導体基板上に、AI。
K, Li, MQ, Na, Pb, Pu, Rb, S
A layer of metal elements such as r, Zn, and Z is formed on a semiconductor substrate of <Si.

Ga、Ba、Be、Ca、Cs、に、Li 、Ma、N
a、Pb、Pu、Rb、Sr、Zn及び7r等の金属元
素による層が形成されている状態で、その3i等でなる
・半導体基板に対する、CFヰ 、C2F6、C3F、
ガス等のプラズマエツチング用ガスを用いたプラズマエ
ツチング処理をなせば、AI 、 Ga 、 Ba 、
 Be 、 Ca 。
Ga, Ba, Be, Ca, Cs, Li, Ma, N
In a state where a layer of metal elements such as a, Pb, Pu, Rb, Sr, Zn, and 7r is formed, CF, C2F6, C3F,
If plasma etching treatment is performed using a plasma etching gas such as gas, AI, Ga, Ba,
Be, Ca.

Cs、に、Li、Ma、Na、Pb、Pu、Rb、3r
、7n及びZ「等の金属元素による層をマスクとせる態
様を以て、Si等でなる半導体基板がエツチングされる
こと、又Qa AS、10P等でなる半導体基板に対し
Cs 、 K、 Li 、 MIJ 、 xa 、 R
b 、及びCd等の金属元素のイオンビームを照射せし
めれば、同様に、その照射領域c、cs、に、Li、M
o、Na。
Cs, Li, Ma, Na, Pb, Pu, Rb, 3r
, 7n and Z'', etc., a semiconductor substrate made of Si, etc. is etched, and a semiconductor substrate made of Qa AS, 10P, etc. is etched using a layer of metal elements such as Cs, K, Li, MIJ, xa, R
If ion beams of metal elements such as b and Cd are irradiated, Li, M
o, Na.

Rb、及びCd等の金属元素により層が形成され、又斯
<Ga As 、in P等でなる半導体基板上に、C
s、に、Li、Mg、Na、Rb。
A layer is formed of metal elements such as Rb and Cd, and C is formed on a semiconductor substrate made of GaAs, in P, etc.
s, Li, Mg, Na, Rb.

及びcd等の金属元素による層が形成されている状態で
、そのGaAs、lnP等でなる半導体基板に対するC
CI、、CH3Clガス等のプラズマエツチング用ガス
を用いたプラズマエツチング処理をなせば、Cs、に、
Li、Mo。
C and C to the semiconductor substrate made of GaAs, lnP, etc. in a state where a layer of metal elements such as CD is formed.
If plasma etching treatment is performed using a plasma etching gas such as CI, CH3Cl gas, Cs,
Li, Mo.

Na 、 Rb 、及びCd等の金属元素による層をマ
スクとせる態様を以て、GaAs、InP等でなる半導
体基板がエツチングされることを確認するに到った。
It has been confirmed that a semiconductor substrate made of GaAs, InP, etc. can be etched by using a layer made of metal elements such as Na, Rb, and Cd as a mask.

依って、本発明者は、特許請求の範囲所載の発明を、本
発明として提案するに到ったもので、斯る本発明によれ
ば、半導体基板に対して金属元素のイオンビームを照射
せしめ、次で半導体基板にプラズマエツチング処理をな
すという極めて簡易な工程で、従って、従来の半導体基
板のエツチング法の如くに、多くの工程を要することな
しに、半導体基板を、所望のパターンに、高精度に且つ
歩留り良くエツチングし得るという大なる特徴を有する
ものである。
Therefore, the present inventor has proposed the invention described in the claims as the present invention.According to the present invention, a semiconductor substrate is irradiated with an ion beam of a metal element. The semiconductor substrate is then subjected to a plasma etching process, which is an extremely simple process.Therefore, the semiconductor substrate can be formed into a desired pattern without requiring many steps as in conventional semiconductor substrate etching methods. It has the great feature that it can be etched with high precision and high yield.

次に、本発明の実施例を述べよう。Next, an example of the present invention will be described.

実11 第2図に示す如く、排気管11を介して内部が排気され
て、真空状態になされてなる真空容器12内に、予め、
第31八に示すごとき半導体基板13を配している状態
で、その真空容器12内で、その真空容器12内に設け
られた集束イオンビーム源14より、金属元素のイオン
ビーム15を得、これを半導体基板13に、所望のパタ
ーンを以って照射せしめた。
Example 11 As shown in FIG. 2, the inside of the vacuum container 12 is evacuated through the exhaust pipe 11 to create a vacuum state, and in advance,
With the semiconductor substrate 13 as shown in No. 318 arranged, an ion beam 15 of a metal element is obtained in the vacuum container 12 from the focused ion beam source 14 provided in the vacuum container 12. was irradiated onto the semiconductor substrate 13 in a desired pattern.

この場合、半導体基板13をSiでなるものとし、又金
属元素のイオンビーム15をA1のイオンビームとした
In this case, the semiconductor substrate 13 was made of Si, and the ion beam 15 of the metal element was an ion beam of A1.

然るときは、半導体基板13上に、金属元素のイオンビ
ーム15の照射された領域に於て、第3図Bに示すごと
き、金属元素による層16が形成された。この場合、金
属元素による1116は、金属元素のイオンビーム15
がA1のイオンビームであることにより、A1による層
として形成された。
At that time, a layer 16 of the metal element was formed on the semiconductor substrate 13 in the region irradiated with the ion beam 15 of the metal element, as shown in FIG. 3B. In this case, the ion beam 1116 of the metal element is the ion beam 15 of the metal element.
Since it was an ion beam of A1, it was formed as a layer of A1.

次に、真空容器12内に、エツチング用ガス導入管17
を介して、プラズマエツチング用ガス18を導入せしめ
、而してそのプラズマエツチング用ガス18を、真空容
器12内で、その周りに配されたプラズマ発生用高周波
コイル19にプラズマ発生用高周波を印加して、プラズ
マ化した。
Next, the etching gas introduction pipe 17 is inserted into the vacuum container 12.
A plasma etching gas 18 is introduced through the vacuum chamber 12, and a high frequency wave for plasma generation is applied to the high frequency coil 19 for plasma generation disposed around the plasma etching gas 18. It turned into plasma.

この場合、プラズマエツチング用ガス18としてCt=
4  ガスを用いた。
In this case, Ct=
4 gas was used.

然るときは、真空容器12内に、Fのフリーラジカルが
大量に発生し、金属元素でなる層16を構成せるAIと
Fのフリーラジカルとによる AI +3F  →AlF3  ・・・・・・・・・(
1)で表される反応が生じ、且つ半導体基板13の金属
元素でなる層16の形成されている領域以外の領域に於
ける、それを構成せるSlとFのフリーラジカルとによ
る 3i  +4F  →SiF4  ↑・・・・・・・・
・(2)が生じ、そしてこの場合(2)式のS i F
4  が、(1)式のAlF3 に比し格段的に高い蒸
気圧を有していることにより、半導体基板13の金属元
素でなる■16の形成されていない領域ががプラズマエ
ツチングされる機構で、第3図Cに示す如く半導体基板
13がエツチングされた。
In such a case, a large amount of free radicals of F is generated in the vacuum container 12, and the free radicals of F and AI that constitute the layer 16 made of the metal element cause AI +3F → AlF3 .・(
3i +4F → SiF4 due to the free radicals of Sl and F that constitute the reaction in the region of the semiconductor substrate 13 other than the region where the layer 16 made of the metal element is formed. ↑・・・・・・・・・
・(2) occurs, and in this case S i F of equation (2)
Since 4 has a much higher vapor pressure than AlF3 in formula (1), the region where the metal element 16 of the semiconductor substrate 13 is not formed is plasma etched. , the semiconductor substrate 13 was etched as shown in FIG. 3C.

斯くて、半導体113を、所望のパターンに、エツチン
グすることが出来た。
In this way, the semiconductor 113 could be etched into the desired pattern.

実施例2 金属元素のイオンビーム15を、AIでなるイオンビー
ムに代え、Ga 、 Ba 、 Be 、 Ca 。
Example 2 The ion beam 15 of the metal element was replaced with an ion beam of AI, including Ga, Ba, Be, and Ca.

Cs、に、Li、Ma、Na、Pb、Pu、Rb、3r
、7n及びZr中の1つのイオンビームを用いたことを
除いては、実施例1の場合と同様の工程をとった。
Cs, Li, Ma, Na, Pb, Pu, Rb, 3r
The same steps as in Example 1 were followed except that one ion beam in , 7n and Zr was used.

然るときは、詳細説明はこれを省略するも、実施例1の
場合に準じて、この場合に半導体基板1上に形成されて
いる金属元素による@16を構成せる金属元素と、Fの
フリーラジカルとによる実施例1に於ける上述せる(1
)式に準じた反応と、実施例1に於ける上述せる(2)
式と同様の反応とが生じて、半導体基板1の、この場合
の金属元素による層16の形成されている領域以外の領
域が、エツチングされるという機構で、半導体基板13
を、所望のパターンにエツチングすることが出来た。
In such a case, the detailed explanation will be omitted, but in accordance with the case of Example 1, the metal element forming @16 formed on the semiconductor substrate 1 and the free F (1
) reaction according to the formula and (2) described above in Example 1.
The semiconductor substrate 13 is etched by a mechanism in which a reaction similar to that shown in the equation occurs, and the region of the semiconductor substrate 1 other than the region where the layer 16 of the metal element in this case is formed is etched.
could be etched into the desired pattern.

実施例3 プラズマエツチング用ガス18を、CF、  ガスに代
え、C,F、  、 03 Fg  ガス中の1つとし
たことを除いては、実施例1の場合と同様の工程をとっ
た。
Example 3 The same steps as in Example 1 were followed except that the plasma etching gas 18 was one of C, F, 03 Fg gases instead of CF gas.

然るときは、詳細説明はこれを省略するも、実施例1の
場合と同様の機構で、半導体基板13を、所望のパター
ンにエツチングすることが出来た。
In such a case, the semiconductor substrate 13 could be etched into a desired pattern using the same mechanism as in Example 1, although a detailed explanation will be omitted.

実施例4 金属元素のイオンビーム15を、AIのイオンビームに
代え、Qa 、 Ba 、 [3e 、 Ca 、 C
a、に、Li、MO,Na、Pb、Pu、Rb。
Example 4 The metal element ion beam 15 was replaced with an AI ion beam, and Qa, Ba, [3e, Ca, C
a, Li, MO, Na, Pb, Pu, Rb.

Sr、Zn及びZr中の1つのイオンビームとし、又プ
ラズマエツチング用ガス18を、CF十ガスに代え、C
F、03 F、  ガス中の16 つとしたことを除いては、実施例1の場合と同様の工程
をとった。
One ion beam in Sr, Zn and Zr was used, and the plasma etching gas 18 was replaced with CF gas, C
The same steps as in Example 1 were followed except that 16 F, 03 F, gases were used.

然るときは、詳細説明はこれを省略するも、実施例1の
場合に準じた機構で、半導体基板13を、所望のパター
ンにエツチングすることが出来た。
In such a case, the semiconductor substrate 13 could be etched into a desired pattern using a mechanism similar to that of Example 1, although a detailed explanation will be omitted.

実施例5 半導体基板13をSiでなるに代え、Geとし、又金属
元素のイオンビームを、AIのイオンビームに代え、G
a 、 Ba 、 Be 、 Ca 、 Ca、に、L
i 、tvlo、Na、Pb、Pu、Rb。
Example 5 The semiconductor substrate 13 was made of Ge instead of Si, and the ion beam of a metal element was replaced with an ion beam of AI.
a, Ba, Be, Ca, Ca, Ni, L
i, tvlo, Na, Pb, Pu, Rb.

Sr、Zn及びZr中の1つとし、更にプラズマエツチ
ング用ガス18を、CF+ ガスに代え、C2F6.0
3F5 ガス中の1つとしたことを除いては、実施例1
の場合と同様の工程をとった。
One of Sr, Zn, and Zr was used, and the plasma etching gas 18 was replaced with CF+ gas, and C2F6.0
Example 1 except that one in 3F5 gas was used.
The same process as in the case was taken.

然るときは、詳細説明はこれを省略するも、実施例1の
場合に準じた機構で、この場合のGeでなる半導体基板
13を、所望のパターンにエツチングすることが出来た
In such cases, the detailed explanation will be omitted, but the semiconductor substrate 13 made of Ge in this case could be etched into the desired pattern using a mechanism similar to that of Example 1.

実施例6 半導体基板13を、Siでなるに代え、GaAsでなる
半導体基板とし、又2金属元素のイオンビーム15を、
A1のイオンビームでなるに代え、C8のイオンビーム
とし、更に、プラズマエツチング用ガス18を、CF4
 ガスに代え、CCl4 ガスとしたことを除いては、
実施例1の場合と同様の工程をとった。
Example 6 The semiconductor substrate 13 is made of GaAs instead of Si, and the ion beam 15 of two metal elements is
Instead of the A1 ion beam, a C8 ion beam is used, and the plasma etching gas 18 is CF4.
Except that CCl4 gas was used instead of gas.
The same steps as in Example 1 were followed.

然るときは、詳細説明はこれを省略するも、半導体基板
13上にC8でなる金属元素による層16が形成されて
いる状態で、真空容器12内に多量のCIのフリーラジ
カルが発生し、これに基き、この場合の金属元素による
層16を構成せるCsとCIのフリーラジカルとによる
Cs +C1→Cs C1・・・・・・・・・(3)の
反応が生じ、且つ半導体基板13の金属元素による層1
6の形成されている領域以外の領域に於けるGa As
とC1の71)−ラジカルとによる Ga As +6Cl → GaCl3 ↑+AsCl3 ↑・・・・・・・・・(
4)の反応が生じ、この場合、GaCl3及びAsCl
3が、Cs Clに比し格段的に大なる蒸気圧を有する
ことにより、半導体基板13の金属元素による層16の
形成されている領域以外の領域がエツチングされるとい
う機構で、Ga Asでなる半導体基板13を、所望の
パターンに、エツチングすることが出来た。
In such a case, a detailed explanation will be omitted, but a large amount of free radicals of CI are generated in the vacuum container 12 while the layer 16 of the metal element C8 is formed on the semiconductor substrate 13. Based on this, a reaction of Cs + C1 → Cs C1 (3) occurs between Cs constituting the metal element layer 16 and free radicals of CI, and the reaction of Cs + C1 → Cs C1 (3) occurs, and Layer 1 with metal elements
GaAs in areas other than the area where 6 is formed
GaAs +6Cl → GaCl3 ↑+AsCl3 ↑・・・・・・・・・(
4) reaction occurs, in this case GaCl3 and AsCl
3 has a significantly higher vapor pressure than that of CsCl, so that the region of the semiconductor substrate 13 other than the region where the layer 16 of the metal element is formed is etched. The semiconductor substrate 13 could be etched into the desired pattern.

実施例7 半導体基板13を、GaAsでなる半導体基板に代え、
InPでなる半導体基板にしたことを除いては、実施例
6の場合と同様の工程をとった。
Example 7 The semiconductor substrate 13 was replaced with a semiconductor substrate made of GaAs,
The same steps as in Example 6 were followed except that the semiconductor substrate was made of InP.

然るときは、詳細説明はこれを省略するも、実施例6の
場合に準じて、真空容器12内で、C3+C1→CsC
1・・・・・・・・・(5)In P+4C1→In 
C1↑+P CI3  ↑・・・・・・・・・ (6) の反応が生じて、この場合、In CI及びPCl3が
、CsClに比し格段的に大なる蒸気圧を有することに
より、半導体基板13の金属元素による層16の形成さ
れている領域以外の領域がエツチングされるという機構
で、半導体基板13を、所望のパターンに、エツチング
することが出来た。
In such a case, the detailed explanation will be omitted, but in accordance with the case of Embodiment 6, in the vacuum container 12, C3+C1→CsC
1・・・・・・・・・(5)In P+4C1→In
The reaction C1↑+P CI3 ↑・・・・・・・・・ (6) occurs, and in this case, In CI and PCl3 have much higher vapor pressure than CsCl, so that the semiconductor substrate The semiconductor substrate 13 could be etched into a desired pattern using a mechanism in which regions other than the region where the layer 16 of the 13 metal elements was formed were etched.

実施例8 プラズマエツチング用ガス18を、CC14ガスに代え
、CH3Clガスとしたことを除いては、実施例6の場
合と同様の工程をとった。
Example 8 The same steps as in Example 6 were followed except that the plasma etching gas 18 was CH3Cl gas instead of CC14 gas.

然るときは、詳細説明はこれを省略するも、実施例6の
場合と同様の機構で、半導体基板13を、所望のパター
ンに、エツチングすることが出来た。
In such a case, the semiconductor substrate 13 could be etched into a desired pattern using the same mechanism as in Example 6, although a detailed explanation will be omitted.

実施例9 プラズマエツチング用ガス18を、c c 14ガスに
代え、CH3Clガスとしたことを除いては、実施例7
の場合と同様の工程をとった。
Example 9 Example 7 except that the plasma etching gas 18 was replaced with C C 14 gas and CH3Cl gas.
The same process as in the case was taken.

然るときは、実施例7の場合と同様の機構で、半導体基
板13を、所望のパターンに、エツチングすることが出
来た。
In that case, the semiconductor substrate 13 could be etched into the desired pattern using the same mechanism as in Example 7.

実施例10 金属元素のイオンビームを、C3のイオンビームに代え
、K、Li、MO,Na、Rb、及びCd中の1つのイ
オンビームとしたことを除いては、実施例6の場合と同
様の工程をとった。
Example 10 Same as in Example 6 except that the metal element ion beam was replaced with a C3 ion beam and one ion beam among K, Li, MO, Na, Rb, and Cd was used. The process was followed.

然るときは、真空容器12内で、この場合の金属元素に
よる層16を構成せる金属元素と、この場合のC1との
実施例6の場合に準じた反応と、この場合の半導体基板
13を構成せるGaAsと、この場合の01との実施例
6の場合と同様の反応とが生じて、この場合の半導体基
板13の、この場合の金属元素による層16の形成され
ている領域以外の領域が、エツチングされるという機構
で、半導体基板13を、所望のパターンに、エツチング
することが出来た。
In such a case, a reaction similar to that in Example 6 between the metal element constituting the layer 16 of the metal element in this case and C1 in this case and the semiconductor substrate 13 in this case are performed in the vacuum container 12. A reaction similar to that in Example 6 occurs between GaAs and 01 in this case, and the region of the semiconductor substrate 13 in this case other than the region where the layer 16 made of the metal element in this case is formed. The semiconductor substrate 13 could be etched into a desired pattern using the mechanism in which the semiconductor substrate 13 was etched.

実111 半導体基板13を、Ga Asでなるに代え、InPで
なる半導体基板としたことを除いては、実施例10の場
合と同様の工程をとった。
Example 111 The same steps as in Example 10 were followed except that the semiconductor substrate 13 was made of InP instead of GaAs.

然るときは、真空容器12内で、この場合の金属元素で
なる1i16を構成せる金属元素と、この場合のCIと
の実施例7に準じた反応と、この場合の半導体基板13
を構成せるInPと、この場合の01との実施例7の場
合と同様の反応とが生じて、この場合の半導体基板13
の、この場合の金属元素による層16の形成されている
領域以外の領域が、エツチングされるという機構で、半
導体基板13を、所望のパターンに、エツチングするこ
とが出来た。
In such a case, a reaction according to Example 7 between the metal elements constituting 1i16 made of metal elements in this case and CI in this case and the semiconductor substrate 13 in this case are performed in the vacuum container 12.
A reaction similar to that in Example 7 occurs between InP constituting 01 in this case, and the semiconductor substrate 13 in this case
In this case, the semiconductor substrate 13 could be etched into a desired pattern by etching the region other than the region where the layer 16 of the metal element was formed.

実施例12 プラズマエツチング用ガス18を、C,C14ガスに代
え、CH3Clガスにしたことを除いては、実施例10
の場合と同様の工程をとった。
Example 12 Example 10 except that the plasma etching gas 18 was CH3Cl gas instead of C, C14 gas.
The same process as in the case was taken.

然るときは、詳細説明はこれを省略するも、実施例10
の場合と同様の機構で、半導体基板13を、所望のパタ
ーンに、エツチングすることが出来た。
In such cases, detailed explanation will be omitted, but Example 10
The semiconductor substrate 13 could be etched into a desired pattern using the same mechanism as in the case of .

実施例13 プラズマエツチング用ガス18を、CCl4ガスに代え
、CH3Clガスにしたことを除いては、実施例11の
場合と同様の工程をとった。
Example 13 The same steps as in Example 11 were followed except that the plasma etching gas 18 was CH3Cl gas instead of CCl4 gas.

然るときは、詳細説明はこれを省略するも、実施例11
の場合と同様の機構で、半導体基板13を、所望のパタ
ーンに、エツチングすることが出来た。
In such cases, detailed explanation will be omitted, but Example 11
The semiconductor substrate 13 could be etched into a desired pattern using the same mechanism as in the case of .

尚、上述に於ては本発明の僅かの実施例を示したに留ま
り、半導体113をSi又はQe以外の■族半導体でな
る半導体基板とし、そして実施例1乃至5に準じた工程
を採って、この場合の半導体基板13を、所望のパター
ンに、エツチングすることが出来ること明らかであろう
Incidentally, the above description has only shown a few embodiments of the present invention, and the semiconductor 113 is a semiconductor substrate made of a group III semiconductor other than Si or Qe, and the steps similar to those of Embodiments 1 to 5 are adopted. It will be clear that the semiconductor substrate 13 in this case can be etched into any desired pattern.

又、半導体基板13をGa As又はInP以外の、一
般にGa、−エIn、  As、−、p、  (但し0
≦X≦1.0≦■≦1)で表わされる半導体でなる半導
体基板とし、そして実施例6乃至13に準じた工程を採
って、この場合の半導体基板13を、所望のパターンに
、エツチングすることが出来ること明らかであろう。
In addition, the semiconductor substrate 13 is made of a material other than GaAs or InP, generally Ga, -In, As, -, p, (however, 0
A semiconductor substrate made of a semiconductor represented by ≦X≦1.0≦■≦1) is used, and the semiconductor substrate 13 in this case is etched into a desired pattern using steps similar to Examples 6 to 13. It is clear that it can be done.

更に、金属元素のイオン(−ム15を、半導体基板13
を構成せる半導体に応じてAI 、 Ga、 Ba、B
e、Ca、Cs、に、I−i、Mo。
Further, ions of metal elements (-15) are added to the semiconductor substrate 13.
AI, Ga, Ba, B depending on the semiconductor that makes up the
e, Ca, Cs, I-i, Mo.

Na、Pb、Pu、Rb、3r、Zn及びZr中の1つ
以外の金属イオンビームとし、又はCs、に、Li 、
M(1,Na、Rb、及びCd中の1つ以外の金属イオ
ンビームとし、又プラズマエツチング用ガス18を、金
属元素のイオンビームを構成せる金属元素に応じて、C
F4゜02F、、 C,F1?  ガス中の1つ以外の
弗化炭素系ガス乃至これと類似のガス又はCCl4.0
H3CIガス中の1つ以外の塩化物ガス乃至これと類似
のガスとし、そして上述せる実施例に準じた工程をとっ
て、半導体基板を、所望のパターンに、エツチングする
ことが出来ること明らかであろう。
A metal ion beam other than one of Na, Pb, Pu, Rb, 3r, Zn and Zr, or Cs, Li,
M (1, Na, Rb, and Cd), and the plasma etching gas 18 may be C
F4゜02F,, C, F1? Carbon fluoride gas or similar gas other than one in the gas or CCl4.0
It is clear that a semiconductor substrate can be etched into a desired pattern by using a chloride gas or a similar gas other than one of the H3CI gases and by following a process similar to the example described above. Dew.

その他、本発明の精神を脱することなしに、種々の変型
変更をなし得るであろう。
Various other modifications may be made without departing from the spirit of the invention.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A−Gは、従来の半導体基板のエツチング法を示
す順次の工程に於ける路線的断面図である。 第2図は、本発明による半導体基板のエツチング法の実
施例を、それに用いる装置の路線的断面図と共に示す図
である。 第3図A−Cは、本発明による半導体基板のエツチング
法の実施例を示す順次の工程に於ける路線的断面図であ
る。 12・・・・・・・・・・・・・・・真空容器13・・
・・・・・・・・・・・・・半導体基板14・・・・・
・・・・・・・・・・集束イオンビーム源15・・・・
・・・・・・・・・・・金属元素のイオンビーム16・
・・・・・・・・・・・・・・金属元素による層18・
・・・・・・・・・・・・・・プラズマエツチング用ガ
ス19・・・・・・・・・・・・・・・プラズマ発生用
高周波コイル
FIGS. 1A-1G are cross-sectional views showing sequential steps in a conventional semiconductor substrate etching method. FIG. 2 is a diagram showing an embodiment of the method of etching a semiconductor substrate according to the present invention, together with a sectional view of an apparatus used therein. FIGS. 3A-3C are cross-sectional views showing sequential steps in an embodiment of the method of etching a semiconductor substrate according to the present invention. 12・・・・・・・・・・・・Vacuum container 13...
...... Semiconductor substrate 14...
......Focused ion beam source 15...
......Ion beam of metal elements 16.
・・・・・・・・・・・・ Layer 18 with metal elements
・・・・・・・・・・・・・・・Plasma etching gas 19・・・・・・・・・・・・・・・High frequency coil for plasma generation

Claims (1)

【特許請求の範囲】[Claims] 半導体基板に対する金属元素のイオンビームの照射によ
り、上記半導体基板上に、上記金属元素による層を所望
のパターンに形成し、次に、上記金属元素による層をマ
スクとせる上記半導体基板に対するプラズマエツチング
処理をなして、上記半導体基板をエツチングすることを
特徴とする半導体基板のエツチング法。
A layer of the metal element is formed in a desired pattern on the semiconductor substrate by irradiating the semiconductor substrate with an ion beam of the metal element, and then a plasma etching process is performed on the semiconductor substrate using the layer of the metal element as a mask. A method for etching a semiconductor substrate, comprising etching the semiconductor substrate as described above.
JP4671682A 1982-03-24 1982-03-24 Etching of semiconductor substrate Pending JPS58164226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4671682A JPS58164226A (en) 1982-03-24 1982-03-24 Etching of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4671682A JPS58164226A (en) 1982-03-24 1982-03-24 Etching of semiconductor substrate

Publications (1)

Publication Number Publication Date
JPS58164226A true JPS58164226A (en) 1983-09-29

Family

ID=12755065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4671682A Pending JPS58164226A (en) 1982-03-24 1982-03-24 Etching of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS58164226A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280621A (en) * 1985-04-10 1986-12-11 テキサス インスツルメンツ インコーポレイテツド Optochemical patterning system
JPS62252136A (en) * 1986-04-24 1987-11-02 Nikon Corp Working apparatus
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4885440A (en) * 1972-02-18 1973-11-13
JPS53145470A (en) * 1977-05-24 1978-12-18 Fujitsu Ltd Evaporation wiring treating method
JPS55165636A (en) * 1979-06-12 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4885440A (en) * 1972-02-18 1973-11-13
JPS53145470A (en) * 1977-05-24 1978-12-18 Fujitsu Ltd Evaporation wiring treating method
JPS55165636A (en) * 1979-06-12 1980-12-24 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280621A (en) * 1985-04-10 1986-12-11 テキサス インスツルメンツ インコーポレイテツド Optochemical patterning system
JPS62252136A (en) * 1986-04-24 1987-11-02 Nikon Corp Working apparatus
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Similar Documents

Publication Publication Date Title
US4330569A (en) Method for conditioning nitride surface
US4601778A (en) Maskless etching of polysilicon
US4314874A (en) Method for forming a fine pattern of an aluminum film
JPS61117822A (en) Equipment for manufacturing semiconductor device
JPS58164226A (en) Etching of semiconductor substrate
EP0282703B1 (en) Method of treating photoresists
US5496438A (en) Method of removing photo resist
EP0100079A2 (en) Dry resist development using downstream plasma generation
JPS6032322A (en) Resist film removing device
JPS5933830A (en) Dry etching
JPS60216549A (en) Manufacture of semiconductor device
JPH0618187B2 (en) Semiconductor substrate processing method
JPS6212121A (en) Photo processing equipment
JPH01211920A (en) Photochemical reaction apparatus
JPH02262335A (en) Eliminating method of organic compound film
JPS6399535A (en) Manufacture of semiconductor device
KR100712992B1 (en) Manufacturing process for photomask
JPH10163093A (en) Formation of resist pattern
JPS5967623A (en) Processing method for semiconductor device
JPS61110427A (en) Formation of pattern
JPS61288429A (en) Vapor-phase etching method for gallium arsenide crystal
JPH1078667A (en) Fine processing method
JPS59194437A (en) Pattern processing apparatus
JPH0464225A (en) Manufacture of semiconductor device
JPH01130526A (en) Resist peeling apparatus