JPH0618187B2 - Semiconductor substrate processing method - Google Patents

Semiconductor substrate processing method

Info

Publication number
JPH0618187B2
JPH0618187B2 JP20019787A JP20019787A JPH0618187B2 JP H0618187 B2 JPH0618187 B2 JP H0618187B2 JP 20019787 A JP20019787 A JP 20019787A JP 20019787 A JP20019787 A JP 20019787A JP H0618187 B2 JPH0618187 B2 JP H0618187B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
etching
upper layer
ion beam
layer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20019787A
Other languages
Japanese (ja)
Other versions
JPS6442822A (en
Inventor
宣和 ▲高▼堂
潔 淺川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP20019787A priority Critical patent/JPH0618187B2/en
Publication of JPS6442822A publication Critical patent/JPS6442822A/en
Publication of JPH0618187B2 publication Critical patent/JPH0618187B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H01J37/3056Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の加工方法に関し、特に集束イオン
ビームを用いた半導体基板の加工方法に関する。
The present invention relates to a method for processing a semiconductor substrate, and more particularly to a method for processing a semiconductor substrate using a focused ion beam.

〔従来の技術〕[Conventional technology]

液体金属イオン源による集束イオンビームを用いる加工
方法は、照射径を微細にすることができるところから一
層の微細度が要求される将来の微細加工に対し有望であ
る。
A processing method using a focused ion beam with a liquid metal ion source is promising for future fine processing requiring a higher degree of fineness because the irradiation diameter can be made finer.

第4図は従来のこの種の半導体基板の加工方法を説明す
るための半導体基板を含む加工装置の断面図である。
FIG. 4 is a sectional view of a processing apparatus including a semiconductor substrate for explaining a conventional method of processing a semiconductor substrate of this type.

この半導体基板の加工方法は、まず被加工用のGaAs
基板1aが配置されたエッチング室40内に外部から配
管を通してCl2,SiCl4等の塩素含有の反応性ガス
50を導入しておき、次に液体金属イオン源から10b
から引き出されたイオンビームを集束レンズ系で集束し
て反応性ガス50の雰囲気の下でGaAs基板1aの表
面上に照射し、GaAs基板1aを直接エッチングして
エッチング溝4aを形成するいわゆるマスクレスエッチ
ング法となっている。
This semiconductor substrate processing method begins with GaAs for processing.
A chlorine-containing reactive gas 50 such as Cl 2 or SiCl 4 is introduced into the etching chamber 40 in which the substrate 1a is arranged from the outside through a pipe, and then 10b from the liquid metal ion source.
The ion beam extracted from the laser beam is focused by a focusing lens system and irradiated onto the surface of the GaAs substrate 1a in the atmosphere of the reactive gas 50, and the GaAs substrate 1a is directly etched to form the etching groove 4a. It is an etching method.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上述した従来の半導体基板の加工方法は、GaAs基板
1aの表面上に直接集束イオンビーム11bを照射して
エッチングするマスクレスエッチング法となっているの
で、集束イオンビーム11bのAA′断面におけるビーム
強度分布が第5図(a)に示すようにガウス分布型となっ
ているために、エッチング溝4aの入口の側壁上部42
にも少量のイオンビームが照射され、側壁上部42の角
の部分が丸味を帯びエッチング溝4a側壁の垂直性が損
われるという欠点があった。
The conventional semiconductor substrate processing method described above is a maskless etching method in which the surface of the GaAs substrate 1a is directly irradiated with the focused ion beam 11b for etching, so that the beam intensity of the focused ion beam 11b at the AA ′ cross section is obtained. Since the distribution is a Gaussian distribution type as shown in FIG. 5 (a), the upper side wall 42 of the entrance of the etching groove 4a is formed.
However, there is a drawback that a small amount of ion beam is irradiated and the corners of the upper side wall 42 are rounded and the verticality of the side wall of the etching groove 4a is impaired.

半導体基板の側壁垂直エッチングは、レーザー素子の端
面加工のようにその必要性が高いが、上述のような集束
イオンビームを用いた従来の加工方法では、特に深いエ
ッチング溝を形成する場合には実現が困難であるという
問題点があった。
The sidewall vertical etching of the semiconductor substrate is highly necessary like the end face processing of a laser element, but it is realized by the conventional processing method using the focused ion beam as described above, particularly when a deep etching groove is formed. There was a problem that it was difficult.

本発明の目的は、側壁の垂直性が損われることなく深い
エッチング溝を容易に形成することができる半導体基板
の加工方法を提供することにある。
An object of the present invention is to provide a method for processing a semiconductor substrate, which can easily form a deep etching groove without impairing the verticality of the side wall.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体基板の加工方法は、被加工用の半導体基
板上に所定の材質の上層膜を形成する工程と、前記上層
膜上に反応を促進させるための第1のガス及びラジカル
のうちの1つを供給しながら第1のイオン源からの集束
イオンビームを照射してエッチングし前記上層膜に選択
的に開口部を形成する工程と、前記開口部に露出した半
導体基板上に、この半導体基板に対しては反応性が大で
前記上層膜に対しては反応性が十分小である第2のガス
及びラジカルのうちの1つを供給しながら第2のイオン
源からの集束イオンビームを照射してエッチングし所定
の深さのエッチング溝を形成する工程とを含んで構成さ
れる。
A method of processing a semiconductor substrate of the present invention comprises a step of forming an upper layer film of a predetermined material on a semiconductor substrate to be processed, and a step of forming a first gas and radicals for promoting a reaction on the upper layer film. A step of irradiating a focused ion beam from a first ion source while supplying one of them to perform etching to selectively form an opening in the upper layer film; and a step of forming a semiconductor substrate on the semiconductor substrate exposed in the opening. The focused ion beam from the second ion source is supplied while supplying one of the second gas and radicals, which has a high reactivity with the substrate and a low reactivity with the upper layer film. Irradiation and etching to form an etching groove having a predetermined depth.

〔作用〕[Action]

本発明においては、半導体基板上に形成された上層膜に
開口部を設けた後、この開口部に露出した半導体基板
に、この半導体基板に対しては反応性が大で上層膜に対
しては反応性が十分小さいガスまたはラジカルを供給し
ながら集束イオンビームを照射する構成となっているの
で、ガウス型の強度分布の集束イオンビームであって
も、上層膜に対しては反応性が十分小さいためにエッチ
ングされずにこの上層膜がマスク層となり、また、半導
体基板に対しては反応性が大きいためにエッチングが促
進され、深いエッチング溝でも側壁の垂直性を損うこと
なく容易に形成することができる。
In the present invention, after the opening is formed in the upper layer film formed on the semiconductor substrate, the semiconductor substrate exposed in the opening has a high reactivity with the semiconductor substrate and does not react with the upper layer film. Since the focused ion beam is radiated while supplying gas or radical having sufficiently low reactivity, even the focused ion beam with Gaussian intensity distribution has sufficiently low reactivity with the upper layer film. Therefore, this upper layer film is not etched and serves as a mask layer, and since the reactivity with the semiconductor substrate is large, the etching is promoted, and even a deep etching groove can be easily formed without damaging the verticality of the side wall. be able to.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して説明す
る。
Next, embodiments of the present invention will be described with reference to the drawings.

第1図(a)〜(c)はそれぞれ本発明の一実施例を説明する
ための加工工程順に示した半導体基板及び加工装置の断
面図である。
1 (a) to 1 (c) are cross-sectional views of a semiconductor substrate and a processing apparatus shown in the order of processing steps for explaining an embodiment of the present invention.

第1図(a)に示すように、GaAs基板1の表面にSi
2またはSiN2の上層膜2を形成する。
As shown in FIG. 1 (a), Si is formed on the surface of the GaAs substrate 1.
An upper layer film 2 of O 2 or SiN 2 is formed.

次に、第1図(b)に示すように、Siの液体金属イオン
源10より引き出されたイオンビームを集束レンズ系で
集束し第1の集束イオンビーム11として上層膜2に照
射する。
Next, as shown in FIG. 1B, the ion beam extracted from the liquid metal ion source 10 of Si is focused by a focusing lens system to irradiate the upper layer film 2 as a first focused ion beam 11.

この場合、イオン照射のみでも物理的スパッタリングに
より加工は可能であるがエッチング速度は小さい。そこ
でラジカル発生管20から第1の反応性ガスのSiF4
ガス21を供給しながら集束イオンビーム11を照射し
て効率的にエッチングを行い、上層膜2に開口部3を形
成する。
In this case, it is possible to process by physical sputtering only by ion irradiation, but the etching rate is low. Therefore, the first reactive gas SiF 4 is fed from the radical generation tube 20.
The focused ion beam 11 is radiated while supplying the gas 21 to perform etching efficiently, and the opening 3 is formed in the upper layer film 2.

次に、第1図(c)に示すようにGaの液体金属イオン源
10aより引き出されたイオンビームを集束レンズ系で
集束し第2の集束イオンビーム11aとして開口部3に
露出しているGaAs基板1に照射する。これと同時に
ラジカル発生管20a内に反応性ガスCl2を導入しラ
ジカル発生管20a内で放電等によってClラジカル2
2を発生させ、発生したClラジカル22を開口部3に
露出したGaAs基板1の表面上に供給し吸着させる。
Next, as shown in FIG. 1 (c), the ion beam extracted from the Ga liquid metal ion source 10a is focused by a focusing lens system to form a second focused ion beam 11a, which is exposed in the opening 3 of GaAs. Irradiate the substrate 1. At the same time, the reactive gas Cl 2 is introduced into the radical generating tube 20a, and Cl radicals 2 are generated in the radical generating tube 20a by discharge or the like.
2 is generated, and the generated Cl radical 22 is supplied and adsorbed on the surface of the GaAs substrate 1 exposed in the opening 3.

これによりGaAs基板1の表面ではClラジカルとG
aAsとの化学反応が照射された集束イオンビーム11
aにより引き起こされ、効率的にエッチングが行なわれ
る。
This causes Cl radicals and G on the surface of the GaAs substrate 1.
Focused ion beam 11 irradiated with chemical reaction with aAs
Caused by a, etching is performed efficiently.

この時のGaAs基板1のエッチング形状の変化を第2
図に示す。
The change in the etching shape of the GaAs substrate 1 at this time is
Shown in the figure.

上層膜2の開口部3にClラジカル22を供給しながら
Gaの集束イオンビーム11aを照射することによりエ
ッチング溝4の底部41a〜41cは順次深くなりエッ
チングは進行する。
By irradiating the focused ion beam 11a of Ga while supplying the Cl radical 22 to the opening 3 of the upper layer film 2, the bottom portions 41a to 41c of the etching groove 4 become deeper one after another and the etching proceeds.

一方この時、上層膜2のSiO2またはSiN2はClと
ほとんど反応しないため、開口部3のエッヂ部分に照射
される少数のイオンビームによっては開口部3のエッヂ
はエッチングされず形状変化を起さない。
On the other hand, at this time, since the SiO 2 or SiN 2 the upper film 2 hardly reacts with Cl, the edge shape change unetched openings 3 by a small number of the ion beam irradiated to the edge of the opening 3 cause I don't.

したがって上層膜2がマスク層となり、底部41a〜4
1cのエッチングが進行してもエッチング溝4の側壁上
部の断面形状は変化せず垂直性が保たれる。
Therefore, the upper layer film 2 serves as a mask layer, and the bottom portions 41a to 4a
Even if the etching of 1c progresses, the cross-sectional shape of the upper part of the sidewall of the etching groove 4 does not change and the verticality is maintained.

この実施例においては、上層膜2の加工条件としてはS
iの集束イオンビームとSiF4の反応性ガスとの組合
せであり、GaAs基板1の加工条件としてはGaの集
束イオンビームとClラジカルとの組み合わせであっ
た。
In this embodiment, the processing conditions for the upper layer film 2 are S
The focused ion beam of i was combined with the reactive gas of SiF 4 , and the processing conditions of the GaAs substrate 1 were the focused ion beam of Ga and the Cl radical.

しかし本発明においてはこれに限るものではなく、その
他実施例における上層膜2の加工条件とGaAs基板1
の加工条件とを第1表に示す。
However, the present invention is not limited to this, and the processing conditions of the upper layer film 2 and the GaAs substrate 1 in other embodiments are not limited to this.
Table 1 shows the processing conditions.

実施例Aでは、上層膜2の加工条件はGa+ビームの
み、GaAs基板1の加工条件はCl2ガスまたはCl
ラジカル(第1表中の記号Gl)とGaビームとの
組み合わせである。
In Example A, the upper layer 2 was processed only with Ga + beam, and the GaAs substrate 1 was processed with Cl 2 gas or Cl 2.
It is a combination of a radical (symbol Gl * in Table 1) and a Ga + beam.

以下、実施例Bでは上層膜2側がSiビームのみ、G
aAs基板1側がCl2ガスまたはClラジカルとSi
ビームとの組み合わせ、実施例Cでは上層膜2側がS
iF4ガスとGaビームとの組み合わせ、GaAs基
板1側がCl2ガスまたはClラジカルとGaビーム
との組み合わせ、実施例Dでは上層膜2側がSiF
スとSiビームとの組み合わせ、GaAs基板1側が
Cl2ガスまたはClラジカルとSiビームとの組み
合わせ、実施例Eでは上層膜2側がSiF4ガスとSi
ビームとの組み合わせ、GaAs基板1側がCl2
スまたはClラジカルとGaビームとの組み合わせで
ある。
Hereinafter, in Example B, only the Si + beam on the upper film 2 side, G
The side of the aAs substrate 1 is Cl 2 gas or Cl radicals and Si.
In combination with + beam, in Example C, the upper film 2 side is S
A combination of iF 4 gas and Ga + beam, a combination of Cl 2 gas or Cl radical and Ga + beam on the GaAs substrate 1 side, a combination of SiF 4 gas and Si + beam on the upper film 2 side in Example D, a GaAs substrate The first side is a combination of Cl 2 gas or Cl radicals and Si + beam, and in Example E, the upper layer film 2 side is SiF 4 gas and Si.
A combination of a + beam and a GaAs substrate 1 side is a combination of a Cl 2 gas or a Cl radical and a Ga + beam.

第3図は上記実施例に適用される加工装置の模式図であ
る。
FIG. 3 is a schematic view of a processing apparatus applied to the above embodiment.

まず、蒸着装置31でGaAs基板1上にSiO2,S
iN2等の上層膜2を形成する。
First, the vapor deposition apparatus 31 is used to deposit SiO 2 , S on the GaAs substrate 1.
An upper layer film 2 such as iN 2 is formed.

次に蒸着装置31と真空路を介して結合されている第1
の集束イオンビームエッチング装置32にGaAs基板
1を輸送し、ここで上層膜2を集束イオンビームにより
エッチングし開口部3を形成する。
Next, the first device, which is connected to the vapor deposition device 31 through the vacuum path,
The GaAs substrate 1 is transported to the focused ion beam etching device 32, where the upper layer film 2 is etched by the focused ion beam to form the opening 3.

次にやはり第1の集束イオンビームエッチング装置32
と真空路を介して結合され第1の集束イオンビームエッ
チング装置32とイオン種が異る第2の集束イオンビー
ムエッチング装置33にGaAs基板1を輸送し、開口
部3露出したGaAs基板1を集束イオンビームにより
エッチングする。
Next, again, the first focused ion beam etching device 32
And the GaAs substrate 1 is transported to the second focused ion beam etching device 33, which is connected to the first focused ion beam etching device 32 and has a different ion species from the first focused ion beam etching device 32, and the GaAs substrate 1 exposed at the opening 3 is focused. Etch with an ion beam.

これらの加工装置の例は、第1表の実施例Eに対応する
ものであり、上層膜2とGaAs基板1の加工に用いる
イオン種が同一であるときは集束イオンビームエッチン
グ装置は一つでもよい。
The examples of these processing devices correspond to the embodiment E of Table 1, and when the ion species used for processing the upper layer film 2 and the GaAs substrate 1 are the same, at least one focused ion beam etching device is used. Good.

なお、上記実施例においては、GaAs基板1を加工す
る例について示したが、他の半導体基板、例えばSi,
InP,AlGaAs等についても同様に適用できる。
In the above embodiment, an example of processing the GaAs substrate 1 is shown, but other semiconductor substrates such as Si,
The same applies to InP, AlGaAs and the like.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、半導体基板上に形成され
た上層膜に開口部を設けた後、この開口部に露出した半
導体基板を集束イオンビームによりエッチングする際に
上層膜との反応性は十分小さく半導体基板との反応性が
高いガスまたはラジカルを供給しながらエッチングする
構成とすることにより、開口部を設けた上層膜が側壁上
部の損耗防止用マスク層として機能するので、エッチン
グ側壁の垂直性を損うことなく深いエッチング溝を容易
に形成することができる効果がある。
As described above, according to the present invention, after the opening is formed in the upper layer film formed on the semiconductor substrate, when the semiconductor substrate exposed in the opening is etched by the focused ion beam, the reactivity with the upper layer film is not increased. If the etching is performed while supplying gas or radicals that are sufficiently small and highly reactive with the semiconductor substrate, the upper layer film with the opening functions as a mask layer for preventing wear on the upper side wall, so that the vertical side wall of the etching side wall There is an effect that a deep etching groove can be easily formed without damaging the property.

また本発明は、レジストマスクのパターニング(リソグ
ラフィ)を必要としないので加工工程を簡略化すること
ができる効果もある。
Further, the present invention does not require patterning (lithography) of the resist mask, and therefore has an effect that the processing steps can be simplified.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)〜(c)は本発明の一実施例を説明するための加
工工程順に示した半導体基板及び加工装置の断面図、第
2図は本発明を適用して加工された半導体基板の断面
図、第3図は本発明の実施例に適用される加工装置の模
式図、第4図は従来の半導体基板の加工方法を説明する
ための半導体基板と加工装置の断面図、第5図(a),(b)
はそれぞれ従来の半導体基板の加工方法を説明するため
の半導体基板の断面図及び集束イオンビームのビーム強
度特性図である。 1,1a……GaAs基板、2……上層膜、3……開口
部、4,4a……エッチング溝、10,10a,10b
……液体金属イオン源、11,11a,11b……集束
イオンビーム、20,20a……ラジカル発生管、21
……SiF4ガス、22……Clラジカル、31……蒸
着装置、32,33……集束イオンビームエッチング装
置、40……エッチング室、41a〜41c……底部、
42……側壁上部、50……反応性ガス。
1 (a) to 1 (c) are sectional views of a semiconductor substrate and a processing apparatus shown in the order of processing steps for explaining an embodiment of the present invention, and FIG. 2 is a semiconductor processed by applying the present invention. FIG. 3 is a sectional view of a substrate, FIG. 3 is a schematic view of a processing apparatus applied to an embodiment of the present invention, and FIG. 4 is a sectional view of a semiconductor substrate and a processing apparatus for explaining a conventional method of processing a semiconductor substrate. 5 Figures (a), (b)
3A and 3B are a sectional view of a semiconductor substrate and a beam intensity characteristic diagram of a focused ion beam, respectively, for explaining a conventional method for processing a semiconductor substrate. 1, 1a ... GaAs substrate, 2 ... Upper layer film, 3 ... Opening part, 4, 4a ... Etching groove, 10, 10a, 10b
... Liquid metal ion source, 11, 11a, 11b ... Focused ion beam, 20, 20a ... Radical generation tube, 21
...... SiF 4 gas, 22 …… Cl radicals, 31 …… vapor deposition equipment, 32,33 …… focused ion beam etching equipment, 40 …… etching chambers, 41a to 41c …… bottom,
42 ... Upper side wall, 50 ... Reactive gas.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】被加工用の半導体基板上に所定の材質の上
層膜を形成する工程と、前記上層膜上に反応を促進させ
るための第1のガス及びラジカルのうちの1つを供給し
ながら第1のイオン源からの集束イオンビームを照射し
てエッチングし前記上層膜に選択的に開口部を形成する
工程と、前記開口部に露出した半導体基板上に、この半
導体基板に対しては反応性が大で前記上層膜に対しては
反応性が十分小である第2のガス及びラジカルのうちの
1つを供給しながら第2のイオン源からの集束イオンビ
ームを照射してエッチングし所定の深さのエッチング溝
を形成する工程とを含むことを特徴とする半導体基板の
加工方法。
1. A step of forming an upper layer film of a predetermined material on a semiconductor substrate to be processed, and supplying one of a first gas and a radical for promoting a reaction on the upper layer film. Meanwhile, a step of irradiating a focused ion beam from the first ion source to perform etching to selectively form an opening in the upper layer film, and a step of exposing the semiconductor substrate exposed in the opening to the semiconductor substrate Etching is performed by irradiating a focused ion beam from a second ion source while supplying one of a second gas and a radical having high reactivity and sufficiently low reactivity with respect to the upper layer film. And a step of forming an etching groove having a predetermined depth.
JP20019787A 1987-08-10 1987-08-10 Semiconductor substrate processing method Expired - Lifetime JPH0618187B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20019787A JPH0618187B2 (en) 1987-08-10 1987-08-10 Semiconductor substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20019787A JPH0618187B2 (en) 1987-08-10 1987-08-10 Semiconductor substrate processing method

Publications (2)

Publication Number Publication Date
JPS6442822A JPS6442822A (en) 1989-02-15
JPH0618187B2 true JPH0618187B2 (en) 1994-03-09

Family

ID=16420415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20019787A Expired - Lifetime JPH0618187B2 (en) 1987-08-10 1987-08-10 Semiconductor substrate processing method

Country Status (1)

Country Link
JP (1) JPH0618187B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683547A (en) * 1990-11-21 1997-11-04 Hitachi, Ltd. Processing method and apparatus using focused energy beam
JPH04239725A (en) * 1991-01-23 1992-08-27 Hikari Gijutsu Kenkyu Kaihatsu Kk Structure forming method for compound semiconductor
KR100230383B1 (en) * 1996-11-18 1999-11-15 윤종용 Method of forming align key in semiconductor device
US8557707B2 (en) * 2007-04-30 2013-10-15 Technion Research And Development Foundation Ltd. Focused ion beam deep nano-patterning apparatus and method

Also Published As

Publication number Publication date
JPS6442822A (en) 1989-02-15

Similar Documents

Publication Publication Date Title
US4417946A (en) Method of making mask for structuring surface areas
US4668337A (en) Dry-etching method and apparatus therefor
EP0714119B1 (en) Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US8303833B2 (en) High resolution plasma etch
JPH07326562A (en) Method for forming fine pattern
EP0175456B1 (en) Phototreating apparatus
US4698238A (en) Pattern-forming method
US4844774A (en) Phototreating method and apparatus therefor
JPH0618187B2 (en) Semiconductor substrate processing method
JP2753707B2 (en) Etching method
US4406733A (en) Dry etching method
JPS5936257B2 (en) How to remove resist material
JPS629673B2 (en)
GB1597595A (en) Manufacture of semiconductor elements
JPH0513319A (en) Pattern formation
JP3125004B2 (en) Substrate surface processing method
JP2667930B2 (en) Fine processing method and device
JPS62237729A (en) Dry etching method for silicon oxide
JPS60260131A (en) Anisotropic dry-etching
GB2131608A (en) Fabricating semiconductor circuits
JP3338470B2 (en) Method for manufacturing semiconductor device
JPH01278015A (en) Method of selectively growing buried semiconductor
JPS60105230A (en) Method of pattern formation
JPH1078667A (en) Fine processing method
JPH02262335A (en) Eliminating method of organic compound film