JPS5816242B2 - ヘンフクチヨウソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、陰極線管等の表示手段の画面上に白′″１パ
と黒″０″の多数の点から成るバタンを表示する装置に
おいて、このバタン情報を通常のオーディオ用のテープ
に記録し、再生することができる変復調装置を提供しよ
うとするものである。

先ず本発明の基本概念を第１〜３図と共に説明する。

第１図はその変復調装置を用いた表示装置の全体構成を
示すもので、図において、１は文字や図形等の表示用の
ドツトバタン発生器で、例えば、縦６４”×横６４の４
０８６の点で陰極線管１１に示すような「松」というバ
タンを作る場合であれば、このバタンを水平方向に１ラ
インずつ走査して第２図Ａのようなバタン信号として読
み出す。

この読み出し速度はオーディオ用カセットテープに記録
できるような低速度である。

一般のオーディオ用カセットテープレコーダ３では直流
分を記録できないものが多いので、バタン発生器１の出
力のバタン信号が第２図Ａに示すような波形である時は
、このままテープへ記録すると、第２図Ｂの如き波形と
して記録される。

第２図Ｂはτ２に比べてτ３が著しく長いと記録用の変
調回路ＯＣＲ時定数の関係で直流分が失なわれることを
示している。

即ちカセットテープレコーダ３の出力は第２図Ｂの如き
波形になる。

また元のデータ信号ＡをＢから再生するため、第２図Ｃ
，Ｄのパルスで第２図Ｂをサンプリングする場合τ３が
長くなるとテープのワウ・フラッフのため、１ビツト又
はそれ以上の誤差が生じ、画面に表示される文字が１ビ
ツト又は、それ以上左右にずれる。

一般にこれらの問題を避けるためには、データ信号Ａを
第２図Ｅのような周期の短いパルス群に変換する。

これをフェイズエンコードと呼び、第１図に示したフェ
イズエンコーダ２で行なっている。

ここに、τ２＝２τ１であり、データ信号が０”か０１
”か、変化しているか否かにより、τ１又はτ２の間隔
で、テープの磁化方向を逆転させるようなパルス群とな
っている。

この第２図に示したフェイズエンコード方式は、クロッ
クパルスＤにより信号Ｅを常に反転させつつ、セット・
リセットパルスＣによりデータ信号Ａ力じＯ”であれば
信号Ｅを”０”にしデータ信号Ａが”１”であれば信号
Ｅを１”にするような方式のものである。

ここでτ１を適当に選べば第２図Ｆのような波形でテー
プに記録され、再生される。

このような波形であれば簡単な整形回路により、第２図
Ｅのような波形に戻すことができる。

これを第２図Ａの波形に戻すにはフェイズデコーダを用
いればよい。

と（ろが、第３図に示すように一連の文字バタン情報（
例え（ず６４ビツト）の前後に区切り域は改行のための
バタン分離信号（第３図Ｃ中のτ１〜τ２）を入れる場
合、回路の簡略化のために、フェイズエンコーダ２のフ
ェイズエンコード用パルスの周波数を変えてバタン信号
と分離信号とを区別したいことがある。

この第３図に示したフェイズエンコード方式も、クロッ
クパルスＢにより常に信号りを反転させつつセット・リ
セットパルスＡによりデータ信号Ｃ力ぴ０″であれば信
号″ＤＩｌをＯにしデータ信号Ｃが“１″であれば信号
りをｎ １ ＄９にするというような方式である。

このような場合、第３図りに示すように、パルス幅は最
小でτ。

となり最大でτ２となってその比が１＝４にもなる。

このとき、テープからの出力信号は第３図Ｅのようにな
り、元の波形に戻すためには、スライスレベルを第３図
のΔＶの中に入れなければならない。

しかし、パルス幅の比が１＝４のように大きくなるとセ
ットのバラツキやフェイズエンコード周波数のバラツキ
などでΔ■が０以下になることがあり、実際には正確に
波形を復元することは極めて困難である。

ｔ１〜ｔ２でデータをｆ！ １９１域は′＋ ０９１に
固定しない場合は、ｔ１〜ｔ２間にτ。

とτ１が混在し、後述する再トリガ可能な単安定マルチ
バイブレークを使って、分離信号を検出することが困難
である。

そこで、本発明では、このように分離信号を異なる周期
のパルスでフェイズエンコードする場合にもオーディオ
用のテープに正確に記録・再生できるようにするもので
、フェイズエンコードしかつＡＭ変調してから記録する
。

次に、その原理を第１，３図と共に説明する。

前述の如く、第１図のバタン発生器１からバタン信号が
読み出され、第３図Ｃの如＜ｔ１〜ｔ２の部分に分離信
号として一定レベル（ここでは“１ ” ）の信号が付
は加えられる。

第３図Ｃのようなデータ信号を第３図Ａのクロック及び
Ｂのパルスでフェイズエンコードすれば第３図りの波形
の信号を得る。

Ｄで搬送波をＡＭ変調しカセットテープレコーダ３のテ
ープに書き込む。

その後、カセットテープレコーダ３からこの記録信号Ｅ
を読み出し、増幅し、検波器４でＡＭ検波して第３図り
のような波形の信号を得、これをフェイズデコーダ５で
フェイズデコードすることにより、第３図Ｃのようなも
との波形のデータ信号を再生する。

この第３図Ｃのデータ信号のうちの１２以降のバタン信
号をバッファメモリ６へ蓄え、例えば６４ビツト後の次
の分離信号期間（ｔ１′〜１２′）に高速で表示メモリ
８へ転送する。

この表示メモリ８は表示すべきバタンの全体のバタン信
号を記憶することができる４０９６ビツトの記憶容量を
有するもので、テレビ信号の垂直、水平同期信号に同期
したクロックを同期信号発生器γから得てりロックされ
ている。

又、バッファメモリ６から表示メモリ８ヘデータを移す
期間はバッファメモリ６も表示メモリ８と同じく同期信
号発生器γの出力でクロックされる。

表示メモリ８の出力をレベル変換して読出すと、陰極線
管１１に文字のバタンが表示される。

９は表示メモリ８の出力と同期信号発生器１の出力とを
混合してテレビ信号を発生する混合器、１０は混合器９
の出力をＲＦ倍信号変換する変調器である。

さて、次に、上述のようなバタン信号を発生するバタン
発生器１とフェイズエンコードおよびＡＭ変調を行なう
フェイズエンコーダ２の部分の具体的な実施例について
、第４，５図と共に更に詳しく説明する。

第４図において１５はＡＭ変調のための搬送波を発振す
る基本発振回路で、その搬送波はテープに記録される。

従って、発振周波数はオーディオ用テープの限界以内の
可聴周波数帯域内例えば３．２ Ｋ）Ｉｚに定める。

この全振出はまたフェイズエンコード用パルスを作成す
るための基本パルスとしても用いる。

そのため、１６はこの発振回路１５の周波数を１に分周
ｆる回路で、１１は更に分周回路１６０周波数を因に分
周する回路である。

上記の例では分周回路１６の出力は８００Ｈｚ、 １
γの出力は４００Ｈｚである。

第５図Ａは上記発振回路１５の出力、Ｂは分周回路１６
の出力、Ｃは分周回路１Ｔの出力をそれぞれ示している
。

一方、１２は手動スイッチで、１３はフリップフロップ
１４リセツト端子を常時高レベルに保っための抵抗であ
る。

今、時刻ｔ１でスイッチ１２を閉じると、フリップフロ
ップ１４はセットされ、そのＱ端子は高レベルとなり、
発振回路１５の発振が始まる（第５図Ａ参照）。

カウンター８が分周回路１６の分周出力Ｂの立上がりを
６個数えて、フリップフロップ１９をｔ２でリセットす
る。

このｔ１〜ｔ２を分離信号期間とし、その出力を分離信
号として用いる。

フリップフロップ１９は電源スィッチをオンした時必ず
セットされるよう回路構成されており、発振開始後直ち
に、ＡＮＤゲート２５の出力に分周回路１６の出力Ｂが
現われる。

又ＮＡＮＤゲ゛−ト２０の入力にはフリップフロップ１
４のＱ端子出力が加えられており、ＡＮＤゲート１５の
出力が発生されればフリップフロップ１９をセットでき
るような状態になっている。

ｔ２でフリップフロップ１９がリセットされると、フリ
ップフロップ１９のＱ端子が高レベルになって、カウン
タ１８は計数しなくなる。

又、ＡＮＤゲート２４はｔ１〜ｔ２間遮断され、ＡＮＤ
ゲート２５はｔ１〜ｔ３間導通する。

故にｔ、〜ｔ２の期間はＯＲゲート２６の出力として分
周回路１６の出力信号Ｂが現われる。

ｔ２以降はフリップフロップ１９がリセットされるので
、ＡＮＤゲート２４が導通し、ＡＮＤゲート２５が遮断
され、ＯＲゲート２６の・出力としては分周回路１γの
出力信号Ｃが出力されるようになる。

次に、このＯＲゲート２６の出力をＮＡＮＤゲート３０
に加えるとともに反転器２１で反転して抵抗２８と容量
２９で少し遅延させてやはりＮＡＮＤゲート３０に加え
ることにより、第５図Ｇに示すようにＯＲゲ゛−ト２６
の出力の立ち上がりで発生する負極性のパルス列が得ら
れる。

これをフェイズエンコード用のフリップフロップ４５を
常に反転させるためのクロックパルスとして用いる。

ここで明らかなように、このクロックパルスＧは分離信
号期間（１１〜ｔ２）では１／８００Ｈｚの周期であり
、バタン信号期間（ｔ２０１以降）ではその倍の１／４
００Ｈｚの周期である。

一方、ＯＲゲート２６の出力を抵抗３１と容量３２で遅
延させ、更に、反転器３３で反転してＡＮＤゲート３γ
に加え、もう一度抵抗３４と容量３５で遅延させ、かつ
反転器３６で反転した出力をＡＮＤゲート３１に加える
ことにより、第５図Ｈに示すようにＯＲゲート２６の出
力の立下りで発生する負極性のパルス列を得る。

これをフェイズエンコード用のフリップフロップ４５０
セツト・リセットパルスとして用いる。

このセット・リセットパルスＨは上述のクロックパルス
Ｇのほぼ中間に位置するものである。

ここで、パルスＨとして２度遅延したパルスを用いるよ
うにしているのは、バタン発生器であるメモリ２２から
のバタン信号Ｆの読出し時の列アドレス指定を、第５図
Ｃの分周出力の立下りで行なうようにしているため、列
指定後、メモリ２２の出力に指定番地のバタン信号出力
Ｆが現われるまでの時間を見込んでいるからである。

即ち、指定番地の出力が現われた直後に、Ｈのパルスを
発生させ、データが０”力２１″かに対応させて、フリ
ップフロップ４５をセットまたはリセットし、フエイズ
エンコードするようにしている。

又、２１はバタン発生器１におけるバタン信号発生用の
メモリ２２（ＲＡＭとする）の行アドレスを決めるカウ
ンタ、メモリ２２は４０９６ビツトのバタン信号を記憶
したスタティックＲＡＭである。

２３はその列アドレスのカウンタで、ＡＮＤゲート２４
の出力をカウントする。

なお、メモリ２２からはそのアドレスが０”の時に１ビ
ツト目の出力が現われているので、列アドレスカウンタ
２３の前に１ビツトの遅延回路γ１を設け、第５図Ｃ中
の■の立下りでは列アドレスカウンタ２３のアドレスは
変化せずこのときメモリ２２の１ビツト目の出力が出る
状態とする。

この時刻と、前述のｔ２の間は、メモリ２２の出力が必
ず”０（低レベル）になるように回路構成しておく。

先ず、時刻ｔ１ではメモリ２２の出力Ｆは、′０”′で
、フリップフロップ１９のＱ端子出力は高レベルだから
ＡＮＤゲート３９の出力は高レベルであり、一方フリッ
プフロップ１９のＱ端子出力が低レベルだからＡＮＤゲ
ート４０の出力は低レベルとなり、ＯＲゲート４１の出
力はＡＮＤゲート３９の出力と一致してｔ１〜ｔ２間は
常に高レベルとなる。

これが分離信号である。これは反転器４２で反転されて
ＮＡＮＤゲート４３へ伝えられ、一方ＮＡＮＤゲート４
４へはＯＲゲート４１の出力がそのまま伝えられる。

そして、ｔｌ より少し遅れた１１′ではフリップフロ
ップ４５のりランク端子へＮＡＮＤゲート３０からの最
初の負のクロックパルスＧが入力されるので、当初フリ
ップフロップ４５のＱ端子出力Ｉが高レベルであったと
すれば１１／から反転して低レベルになる。

その次に、ＡＮＤゲート３γからセット・リセットパル
スＨが発生されると、ＯＲゲ゛−ト４１の出力が高レベ
ルであるからＮＡＮＤゲ゛−ト４３の出力は高レベル、
ＮＡＮＤゲ゛−ト４４の出力は低レベルとなって、フリ
ップフロップ４５がセットされ、そのＱ出力■は再び高
レベルに戻る。

次のクロックパルスＧでフリップフロップ４５が再び反
転されてそのＱ出力■は低レベルとなり、これを繰返す
ので、フリツブフ。

ロッジ４５のＱ出力は第５図■の如くになる。

つまり分離信号期間ｔ□〜ｔ２では８００）１ｚでフェ
イズエンコードしている。

時刻ｔ２′ではセット・リセットパルスＨが加えられで
も、メモリ２２の出力信号Ｆが低レベルでフリップフロ
ップ１９のＱ出力が低レベルのためにＡＮＤゲート３９
の出力もＡＮＤゲ゛−斗４０の出力も低レベルとなり、
従ってＯＲゲート４１の出力も低レベルとなっていて、
フリップフロップ４５のＲ端子（ＮＡＮＤゲート４３の
出力）は低レベル、フリップフロップ４５のＳ端子（Ｎ
ＡＮＤゲート４４の出力）は高レベルとなり、フリップ
フロップ４５がリセットされたままで反転しないのでそ
のＱ出力■は低レベルのまま保たれる。

次のｔ１０１’ではフリップフロップ４５にクロックパ
ルスＧが加えられるとそのＱ出力■は反転して高レベル
になる。

即ち、分離信号区間ｔ１〜ｔ２の直後の部分では、フェ
イズエンコード出力は１／８００秒よりもさらに経過し
てから必ず低レベル→高レベルと１回変化する。

再生時にはこれを用いてバタン信号の始まりを検出しバ
タン信号再生用クロックパルス００ビツト（アドレス）
を決める。

ｔｔｏｔ’以後を考えると、ｔ２０１からはメモリ２２
の出力のバタン信号Ｆが現われるようになり、かつｔ
２０１ に於ける第５図Ｃの最初■のクロック（立下り
）は前述のごとく、列アドレスカウンタ２３には伝わら
ないようにしているから、この時のアドレスは０″であ
り、その時、メモリ２２の出力力げ１”′ならば第５図
Ｆの如＜ １２０１からメモリ２２の出力即ち、ＯＲゲ
ート４１の出力が“１′′（高レベル）となる。

従って、時刻ｔ２ｏｔで第４図のＮＡＮＤゲート４４の
出力が低レベル、ＮＡＮＤゲート４３の出力が高レベル
になり、フリップフロップ４５のＱ端子は、高レベルの
ままである。

以降このような動作を繰り返し、フリップフロップ４５
はクロックパルスＧにより常に反転され、またメモリ２
２の出力のバタン信号Ｆが高レベルの時はセット・リセ
ットパルスＨでセットされてそのＱ出力■は高レベルに
なり（元から高レベルの時は変化しない）、メモリ２２
の出力のバタン信号Ｆが低レベルの時はリセットされて
低レベル（元から低レベルの時は変化しない）になる。

すなわち、ｔ’２０１以降は４００Ｈｚでフェイズエン
コードされる。

ここで明らかなように、このフェイズエンコード方式に
おいては、バタン信号の部分ではセット・リセットパル
スＨの前にデータ信号Ｆ力げ０″からｔｌ Ｉ ＩＩま
たはｎ Ｏ９１に変化しているときにはフェイズエンコ
ード後の出力信号■のパルス幅は１／４００秒になり、
かかる変化をしていないときには出力信号Ｔのパルス幅
がほぼ２分の１の約１／８００秒になる。

一方、分離信号の部分ｔ１〜ｔ２ではフェイズエンコー
ド後の出力信号■のパルス幅はさらにそのほぼ２分の１
の約１７１６００秒になる。

上述の如くしてバタン信号をフェイズエンコードしてゆ
き、列アドレスが６３”即ち２進数で’１１１１１１”
になった後、第５図Ｇの［相］のクロックパルスとその
直後のセット・リセットパルスＨでこの時のメモリ２２
の出力Ｆがフェイズエンコードされて１ライン分のバタ
ン信号が終る。

そして、第５図Ｃの■即ちｔ２６５で列アドレスカウン
タ２３の２５端子が“１″→“０″に変化し、行アドレ
スカウンタ２１の行アドレスを”ｏｏｏｏｏｏ”から”
０００００１”に進める。

又、これは反転器γ２で反転され、抵抗γ３と、容量７
４とで遅延された信号との論理和をＡＮＤゲート１５で
作り、細い正のパルスを得てカウンタ２３をクリアしフ
リッププロップ１９をセットする。

フリップフロップ１９がセットされると、ｔｏから同じ
動作を繰り返す。

□このようにして、４０９６ビ゛ント目までアドレスす
れば、行アドレスカウンタ２１の出力は、２１１端子の
出力が１１”→″θ″と変化する。

１６は反転器７２〜ＡＮＤゲート７５と同一物を一括し
た構成で正の細いカウンタリセットパルスを出す。

これによりカウンタ２１をリセットし、又、反転器３８
で反転してフリップフロップ１４をリセットする。

従って、基本発振器１５が停止し、又、フリップフロッ
プ１９はセットされた状態を保つ。

再び手動スイッチ１２を閉じれば、前述の動作を繰り返
す。

さて、フリップフロップ４５のフェイズエンコードした
Ｑ出力■をインタフェイス用の増幅器４６で増幅し、エ
ミッタフォロワーのトランジスタ６８のエミッタより低
インピーダンスで取り出す。

６５は結合容量で無極性の電解コンデンサ、６６．６７
はベースバイアスを与える抵抗、６９はエミッタ抵抗、
γ０はトランジスタ５１のエミッタ電流が、抵抗６９へ
流れ込まないよう挿入されたダイオードである。

一方、４γはバッファ用の反転器、４８は結合容量で無
極性の電解コンデンサ、４９．５０はトランジスタ５１
０ベースにバイアスを与える抵抗、５１はＡＭ変調用の
スイッチングトランジスタ、５２はダンピング抵抗、５
３は同調容量、５４はインダクタンスで５３と５４で発
振回路１５０基本発振周波数に同調するタンク回路を形
成している。

５５は直流帰還抵抗、５６は側路容量、５１は帰還抵抗
である。

出力■の高レベルの部分では、５１０両端にかかる電圧
１が大きくなってトランジスタ５１のペースエミッタ間
が遮断される。

従ってトランジスタ５１のコレクタには第５図Ｊの如き
波形が現われる。

これをエミッタフォロワ用トランジスタ６２でインピー
ダンス変換し、低インピーダンスで出力する。

ここに５８は結合容量、６０．６１はトランジスタ６２
のベースバイアスを与える抵抗、６３はトランジスタ６
２のコレクタ抵抗、６４はエミッタ抵抗である。

この出力Ｊをカセットテープレコーダにより記録し、再
生する。

再生時には先ず第５図Ｊのような波形を得、次にＡＭ検
波し、整形して、第５図■のような波形を得る。

これから第５図Ｇ−Ｈのパルスを作り遅延させて第５図
１の波形をサンプリングすれば、第５図Ｆの波形にｔ１
〜ｔ２の高レベルの分離信号を付加したもとのデータ信
号を得ることができる。

これを４にビットのメモリに前述の如く低速で書込み、
書込み終了後テレビ走査に合わせて高速で読み出せば、
陰極線管上に文字、図形が表示される。

次に、受信側でバタン分離信号を検出する手段を説明す
る。

第６図は、その部分のブロックダイアダラムであり、第
１図はタイムチャートである。

増幅器１７はカセットテープレコーダの外部出力（例え
ば外部スビータ接続）端子に接続され、テープ出力を増
幅し、検波器γ８で増１幅器１１の出力を検波する。

増幅器γＴの出力は第１図のφ２であり、検波器γ８の
出力を整形回路γ９で整形すると、第γ図φ３の波形を
得る。

φ、は第５図■と同一であり、φ３はＩとは逆位相にな
っている。

反転器８０と、抵抗８１、容量８２とＡＮＤゲート８３
により、φ４と逆位相のパルス岡。

が得られ、又、８０の出力と、抵抗８４、容量８５゜Ａ
ＮＤゲート８６により、φ５と逆位相のパルス７、が得
られる。

これは第４図のＡＮＤゲートγ５の出力を得る手段と同
一である。

＜７５４ともの論理和を反転してＮＯＲゲート８１の出
力として第１図φ６を得る。

一方、第６図の８８はφ３の立上り、即ち、φ４でトリ
ガーされる再トリガー可能な単安定マルチバイブレーク
であり、その出力は第γ図φ７に示すように分離信号の
期間ｔ１′〜ｔ ｘ 間は常にＱが高レベル、Ｑが低レ
ベルである。

なお、単安定マルチバイブレーク８８の出力パルス幅は
Ｔである。

単安定マルチバイブレーク８８のＱが低レベルの間は、
カウンタ９０が、φ６を計数する。

従って、第γ図φ８．φ０．φ１ｏ。φ１１に示すよう
に、１．／〜ｔｘ＋Ｔの間はカウンタ９０の２３まで出
力が現われフリップフロップ８９の■端子は高レベルと
なる。

ｔ）（＋Ｔで単安定マルチバイブレーク８８のＱ端子が
高レベルから低レベルへ変化するとフリップフロップ８
９はセットされて高レベルとなる（即ち第γ図φ１２）
。

φ６は反転器９１で反転され、ＡＮＤゲート９２でφ１
□との論理積を作っているので、ＡＮＤゲート９２の出
力は８図φ６′の如く、ｔ）（＋Ｔ以降のｔ’１０１か
ら現われる。

９３．９４は再トリガされない単安定マルチバイブレー
クで、９３の出力はφ１８，９４の出力はφ１．で示さ
れ、９４は９３の出力の立下りでトリガーされ、パルス
幅を広く選んで第５図Ｈに相当するパルスを除去するよ
う設定しである。

岡、は元のテープ入力の第５図１と同位相であり、元の
データ第５図Ｆを再現するには、φ１．の位相で、７８
をサンプリングすればよい。

即ち、９４のＱ出力を、抵抗９５と、容量９６で遅延さ
せ、単安定マルチバイブレーク９４のＱ出力と、前記９
４のＱ出力を遅延したパルスとの論理積を作れば第８図
φ１．が得られる。

これをカウンタ１０３で６４個数えると共に、反転器９
９で反転し、ＮＡＮＤゲート１ｏｏ、ｉｏｉへ加える。

時刻ｔａｏｔ では、反転器９８の出力即ち第８図７８
は高レベルだから、ＮＡＮＤゲート１００の出力は低レ
ベル、一方、ＮＡＮＤゲ゛−ト１０１の入力はφ８と７
１．だから、高レベルのためフリップフロップ１０２の
Ｑ出力は、８図φ１６の如く、ｔ３ｏｔ で高レベルに
なり、ｔ、。

２でも同。じてあり、ｔａｏａではφ８が高レベル、岡
、が低レベルのためフリップフロップ１０２のＱ出力は
低レベルとなる。

即ちフリップフロップ１０２のＱ出カシま元のテープ入
力第５図Ｆと同一になり、データの再生が行われたこと
になる。

この間、テープのワウ・フラッタがあってもφ６１はそ
れに応じて発生するので、ｔ３０１””’１３０２ （
＝約３．２ＫＨｚ／４＝８００Ｈｚの幅即ち、１．２５
ｍ５ｅＣ）に対し、数１０係以上、φ６′が動かない
限り誤動作は生じない。

なお、カウンタ１０３は６４ビット数えた後、フリップ
フロップ８９のＱ出力によりリセットするので、カウン
タもクリアされる。

以降テープの読み出しに応じて前述の動作を繰り返えす
。

受信機のメモリへは、前述の如く６４ビツトのバッファ
メモリに低速で書き込み、分離信号の期間中にメインメ
モリ（４０９６ビツト）へ転送する。

すなわち、分離信号の幅は第５図ｔ１〜ｔ ２０１とす
ると、８００Ｈｚで７．５クロック分、約８．５．１１
ｓｅｃある。

一方、６４ビツトを高速転送するのに要する時間は、ク
ロックを５ＭＨｚとすると、０．２μｓｅｃ×６４中１
２．８ ｐｓｅｃであり、クロックをＩＭＨｚとすると
、約６４μｓｅｃとなり、短かくてすね。

主メモリの内容を表示しつつ書込んだとしても約ＩＨ分
の表示孔れですむ。

なお、分離信号の幅を２倍の１７ ｎ５ｅｃとすれば、
１フイールドより長くなるので、表示期間外に転送がで
き、表示が乱れないことはいうまでもない。

次に第９図、第１０図と共に前述のアドレスパルスの１
ビツト遅延回路について説明する。

第９図に於いてγ１Ｒとγ１ＣはＡＮＤゲート２４の出
力（第１０図Ｃ１これは第５図Ｃに同じ）をΔｔだけ遅
延させる回路で、時刻ｔ２０１＋Δｔで、フリップフロ
ップ１１Ｆがセットされるので、フリップフロップ１１
ＦのＱは第１０図Ｅ（これは第５図Ｅに同じ）の如く、
時刻ｔ２０１＋Δｔから高レベルとなりＡＮＤＮＯＮＯ
Ｒゲート８１Ａ力図Ｃ１８のようにｔ１０２から出力が
現われＣの波形の■立ち下がりはアドレスカウンタ２３
へは伝わらず、Ｃの■の立下がりが、第１番目に伝えら
れる。

従ってアドレスは、ｔ２ｏ２即ち第１０図のｔ ２０２
で０００００１となる。

なおフリップフロップ１１Ｆは毎６４ビット後に２０の
出力でリセットされる。

次にメモリアドレス指定前にメモリ２２の出力の如何に
かかわらず、後段へメモリ２２の出力を零に置き換えて
伝える回路について述べる。

第９図に於いてフリップフロップ２２Ｆは６ビツトカウ
ンタ１８の出力によりｔ２でリセットされ、分離信号が
終わって、第４図のフリップフロップ１９がリセットさ
れると同時にリセットされフリップフロップ２２ＦのＱ
出力は低レベルになって、ＡＮＤゲ゛−ト２２Ａの出力
を低レベルにする。

従って、ＡＮＤゲ゛−ト４０の出力も低レベルとなる。

時刻ｔ２０１ で２４の出力（第１０図Ｃ）の■の立下
がりで２２Ｆがセットされると、２２Ａが導通する。

即ちｔ２〜ｔ２０１の間はＲＡＭ２２の出力と無関係に
、４０の出力は低レベルとなり、第５図Ｆのような出力
波形が４０の出力として得られる。

又、このようにして記録再生すれば、第８図φ１３φ１
４に示すように、分離信号の後の最初の磁化極性の変化
は、フェイズエンコード時の第５図Ｇの位相であるから
、これを基にしてフェイズデコードの各パルスを作るこ
とができる。

以上のように本発明によれば通常のオーディオ用のテー
プレコーダでバタン情報を記録し、再生し、表示メモリ
への書き込みを継続しつつ表示メモリの内容を読み出し
、陰極線管上に表示でき、パルス巾に異なるパルス群を
フェイズエンコードし、更にＡＭ変調するのでテープレ
コーダの入出力回路の時定数ワウフラッタの影響を受け
ない。

また、数種類の周波数でフェイズエンコードするので信
号の分離判別が容易で誤動作がなく、分離信号の次のパ
ルスの方向が一定であり、これを用いて、フェイズデコ
ードのパルスが容易に作れる。

さらに分離信号の次に必ず一定のレベルの信号がありメ
モリの出力に左右されないので、フェイズデコードが容
易となり、また周波数の分離にフィルターを使わなくて
もよいものである。

【図面の簡単な説明】

第１図は本発明の一実施例における変復調装置のブロッ
ク線図、第２図Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ第３図Ａ、Ｂ、
Ｃ，Ｄ、Ｅは同装置説明のための波形図、第４図は同装
置の具体的なブロック線図、第５図Ａ、Ｂ、Ｃ，Ｄ、Ｅ
、Ｆ、Ｇ、Ｈ，Ｉ、Ｊは同装置説明のための波形図、第
６図は同装置の一部分のブロック線図、第γ図φ１．φ
２．φ３．φ４゜φ５．φ６．φ７．φ８．φ０．φ１
ｏ、φ、１．φ１２、第８図岡８．φ１２ｊφ６′、φ
１３．φ１４．φ１５１φ１６は同装置説明のための波
形図、第９図は同装置の一部分のブロック図、第１０図
り、Ｃ，Ｅ、φ１８．φ、９は同装置説明のための波形
図である。 １・・・・・・バタン発生器、２・・・・・・フェイズ
エンコード、３・・・・・・カセツ゛トテープレコーダ
、４・・・・・・検波器、５・・・・・・フェイズデコ
ーダ、６・・・・・・バッファメモリ、γ・・・・・・
同期信号発生器、８・・・・・・主メモリ、１１・・・
・・・陰極線管。

Claims (1)

1. 【特許請求の範囲】 １ 表示すべきバタンを分解したディジタル信号のバタ
   ン信号とそのバタン信号の前に挿入した一定幅のパルス
   の分離信号とにより記録すべきデータ信号を構成し、一
   定周期のクロックパルスとそのクロックパルスの中間に
   位置するセット・リセットパルスにより上記バタン信号
   をフェイズエンコードして上記バタン信号が上記セット
   ・リセットパルスの前に０”から”ｌ”または１”から
   “０″に変化しているときには所定のパルス幅になり上
   記変化がない場合には上記パルス幅のほぼ２分の１のパ
   ルス幅になるフェイズエンコード化バタン信号に変換し
   、上記分離信号を上記バタン信号用のクロックパルスお
   よびセット・リセットパルスとは異なった周期のクロッ
   クパルスとそのクロックパルスの中間に位置するセット
   ・リセットパルスとによりフェイズエンコードして上記
   分離信号用のクロックパルスのほぼ２分の１０パルス幅
   のくり返し信号となるフェイズエンコード化分離信号に
   変換し、上記フェイズエンコードした分離信号とバタン
   信号の連続信号により可聴周波数帯域内の搬送波を振幅
   変調し、この振幅変調信号をオーディオ用のテープに記
   録し、上記テープから上記変調信号を再生しかつ振幅検
   波し、上記振幅検波した信号から上記フェイズエンコー
   ド用の分離信号用およびバタン信号用クロックパルスお
   よびセット・リセットパルスと対応するフェイズデコー
   ド用の分離信号用およびバタン信号用クロックパルスお
   よびセット・リセットパルスヲ再生し、このフェイズデ
   コード用のクロックパルスおよびセット・リセットパル
   スにより上記振幅変調信号与フェイズデコードして上記
   分離信号およびバタン信号を復調し、この復調したバタ
   ン信号を一旦バツファメモリに蓄え、表示すべきバタン
   の全体のバタン信号を記憶できる表示メモリを備えてそ
   の読出し休止期間に上記バッファメモリから上記表示メ
   モリの所定位置に上記バタン信号を高速転送し、上記表
   示メモリから上記バタン信号を読出して陰極線管等の表
   示手段に上記バタンを表示するようにしたことを特徴と
   する変復調装置。 □