JPS58159028A - サンプリングパルス発生回路 - Google Patents
サンプリングパルス発生回路Info
- Publication number
- JPS58159028A JPS58159028A JP4022082A JP4022082A JPS58159028A JP S58159028 A JPS58159028 A JP S58159028A JP 4022082 A JP4022082 A JP 4022082A JP 4022082 A JP4022082 A JP 4022082A JP S58159028 A JPS58159028 A JP S58159028A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- sampling pulse
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 45
- 238000003708 edge detection Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000000630 rising effect Effects 0.000 claims description 7
- 239000000284 extract Substances 0.000 claims 1
- 230000010355 oscillation Effects 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Optical Recording Or Reproduction (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサンプリングパルス発生回路に関し、特に非ゼ
ロもどシ法で表わされる入力信号のビットクロックに同
期したサンプリングツ臂ルスを発生するサンプリングパ
ルス発生回路に関するものである。
ロもどシ法で表わされる入力信号のビットクロックに同
期したサンプリングツ臂ルスを発生するサンプリングパ
ルス発生回路に関するものである。
非ゼロもど夛法（ＮＲＺ−１）で表わされる信号として
は例えばディジタル・オーディオディスクの再生信号が
ある。このディジタル・オーディオディスクは、オーデ
ィオ信号および同期信号をディジタル化してディスクの
表面に非ゼロもどシ法によシ線速度一定として光学的に
高密度で記録したものであシ、ディスク上に記録される
信号７オーマツトは例えば第１図に示すように構成され
ている。つｔｂ、この方式に於いてけ、１フレームを一
定数のビット（例えば５８８ビツト）によって構成され
てお９、このフレームを連続させて同一ディスク上に線
速度一定として記録されている。そして、この各フレー
ムの信号フォーマットは、同期部人と信号部Ｂとに区分
されており、同期部人は各フレームの冒頭部分に位置付
けられている。この場合、同期部人は２２ビツトによっ
て構成されてお夛、最初の１１ビツトが連続して１ｏ１
のときには続く１１ビツトが連続して“ｌ”とな）、最
初の１１ビツトが連続して“１″のときには続く１１ビ
ツトが連続して°０″となるように設定されている。そ
して、この同期部Ａに於ける最初の１１ビツトはその前
のフレームの末尾ビットに対して逆になるように設定さ
れておシ、このようにして予め足められた単位ビット（
１１ビツト）で“０”または“１″が連なるフォーマッ
トは１フレーム中に於いてこの同期部人のみに限定され
ている。すなわち、情報部Ｂはいかなる場合であっても
１１ピット単位の１０”または＠１ｍが連らなるフォー
マットが生じないように構成されている。また、情報部
Ｂは無信号時に於ける直流化を防止するために、常に３
ビット以上にわたって″ビまたは１ｏ”信号が連続する
信号となっておシ、このために情報部Ｂは２〈Ｂ＜１１
ビツトの範囲にわたってのみ連続する信号として表わさ
れるととＫなる。
は例えばディジタル・オーディオディスクの再生信号が
ある。このディジタル・オーディオディスクは、オーデ
ィオ信号および同期信号をディジタル化してディスクの
表面に非ゼロもどシ法によシ線速度一定として光学的に
高密度で記録したものであシ、ディスク上に記録される
信号７オーマツトは例えば第１図に示すように構成され
ている。つｔｂ、この方式に於いてけ、１フレームを一
定数のビット（例えば５８８ビツト）によって構成され
てお９、このフレームを連続させて同一ディスク上に線
速度一定として記録されている。そして、この各フレー
ムの信号フォーマットは、同期部人と信号部Ｂとに区分
されており、同期部人は各フレームの冒頭部分に位置付
けられている。この場合、同期部人は２２ビツトによっ
て構成されてお夛、最初の１１ビツトが連続して１ｏ１
のときには続く１１ビツトが連続して“ｌ”とな）、最
初の１１ビツトが連続して“１″のときには続く１１ビ
ツトが連続して°０″となるように設定されている。そ
して、この同期部Ａに於ける最初の１１ビツトはその前
のフレームの末尾ビットに対して逆になるように設定さ
れておシ、このようにして予め足められた単位ビット（
１１ビツト）で“０”または“１″が連なるフォーマッ
トは１フレーム中に於いてこの同期部人のみに限定され
ている。すなわち、情報部Ｂはいかなる場合であっても
１１ピット単位の１０”または＠１ｍが連らなるフォー
マットが生じないように構成されている。また、情報部
Ｂは無信号時に於ける直流化を防止するために、常に３
ビット以上にわたって″ビまたは１ｏ”信号が連続する
信号となっておシ、このために情報部Ｂは２〈Ｂ＜１１
ビツトの範囲にわたってのみ連続する信号として表わさ
れるととＫなる。
従って、このように構成されたディジタル・オーディオ
ディスクを再生すると、３ピット以上で１１ピツト以下
の範囲で極性が反転する非ゼロもど）法で表わされる再
生信号が得られることになる。そして、このような再生
信号をディジタル処理してオーディオ信号を得るに際し
ては、再生信号の各♂ットに同期するサンプリングパル
スを用いてサンプリングすることにょシ＠ｌ＃、＠″０
＃の判別を行なう必要がある。しかし、この非ゼロもど
ｐ法で表わされる再生信号は、３〜１１ビツトの範囲で
極性が反転するランダムな長さを有するパルス信号であ
って、ビットクロック信号は含まれてぃなり０ 従って、この再生信号の信号処理に際しては、ビットク
ロックに一致するサンプリングパルス発生回路を必要と
するが、従来一般に用いられているサンプリングパルス
発生回路は、再生信号の立ち上シおよび立ち下りを検出
した信号にただ単に引き込まれて発振する発振器を用い
たものである。
ディスクを再生すると、３ピット以上で１１ピツト以下
の範囲で極性が反転する非ゼロもど）法で表わされる再
生信号が得られることになる。そして、このような再生
信号をディジタル処理してオーディオ信号を得るに際し
ては、再生信号の各♂ットに同期するサンプリングパル
スを用いてサンプリングすることにょシ＠ｌ＃、＠″０
＃の判別を行なう必要がある。しかし、この非ゼロもど
ｐ法で表わされる再生信号は、３〜１１ビツトの範囲で
極性が反転するランダムな長さを有するパルス信号であ
って、ビットクロック信号は含まれてぃなり０ 従って、この再生信号の信号処理に際しては、ビットク
ロックに一致するサンプリングパルス発生回路を必要と
するが、従来一般に用いられているサンプリングパルス
発生回路は、再生信号の立ち上シおよび立ち下りを検出
した信号にただ単に引き込まれて発振する発振器を用い
たものである。
しかしながら、上記構成によるサンプリング）Ｊｔルス
発生回路は、再生信号の変動に対する追従性が悪く、こ
れに伴なって正確なサンプリングが行なえないとともに
、構造も極めて複雑なものとなってしまう問題を有して
いる。
発生回路は、再生信号の変動に対する追従性が悪く、こ
れに伴なって正確なサンプリングが行なえないとともに
、構造も極めて複雑なものとなってしまう問題を有して
いる。
従って、本発明による目的は、非ゼロもどり法で轡わさ
れる入力信号の各ビットクロックに同期したサンプリン
グパルスを簡単な構成であシながら高精度で発生するこ
とが出来るサンプリングパルス発生回路を提供すること
である、このような目的を達成するために本発明は、サ
ンプリングパルスを発生する電圧制御型可変周波数発振
器（以下ＶＯＯと称す）の出力に同期する鋸歯状波信号
を発生し、この鋸歯状波信号を入力信号の立ち上ｐおよ
び立ち下シに同期してサンプルホールドした出力を用い
て前記ｖ００を制御することによシフニーズロックルー
プを構成するものである。以下、図面を用いて本発明に
よるサンプリングパルス発生回路を詳１１に説明する。
れる入力信号の各ビットクロックに同期したサンプリン
グパルスを簡単な構成であシながら高精度で発生するこ
とが出来るサンプリングパルス発生回路を提供すること
である、このような目的を達成するために本発明は、サ
ンプリングパルスを発生する電圧制御型可変周波数発振
器（以下ＶＯＯと称す）の出力に同期する鋸歯状波信号
を発生し、この鋸歯状波信号を入力信号の立ち上ｐおよ
び立ち下シに同期してサンプルホールドした出力を用い
て前記ｖ００を制御することによシフニーズロックルー
プを構成するものである。以下、図面を用いて本発明に
よるサンプリングパルス発生回路を詳１１に説明する。
第２図は本発明によるサンプリングパルス発生回路の一
実施例を示す回路図である。同図に於いて１は非ゼロも
どシ法で表わされるディジタル・オーディオディスクの
再生信号等の入力信号Ｐに対して、その立ち上りおよび
立ち下シのエツジ部分を検出して幅の狭いエツジ検出ノ
ゼルスＱを発生するエツジ検出回路である。そして、こ
のエツジ検出回路ｌは抵抗２とコンデンサ３とによって
構成されて入力信号Ｐを積分する積分回路と、抵抗２に
対して並列に接続されてコンデンサ３の放電を早める抵
抗４とダイオード５の直列体と、入力信号Ｐと上記積分
回路の積分出力を入力とするエクスクルージゾオアグー
ト６およびその出力を反転するインバータ７とによって
構成されている。８はエツジ検出パルスＱを入力として
サンプリング信号Ｒを発生する７９７７７回路であって
、電源＋ｖ１とアースとの間にコレクタ抵抗９を介して
接続され、かつエツジ検出パルスＱを抵抗１０を介して
ペース入力とするトランジスタ１１とによって構成され
ている。１２はＶＯｏ、１３はＶ Ｏ０１２の出力を２
分周してデユーティ−５ｏｎのサンプリングパルス出力
Ｓを発生する分周回路、１４は分周回路１３から発生さ
れるサンプリングパルス出力Ｓを入力とすることにょシ
、このサンプリングパルスＳの周期に同期した鋸歯状波
信号Ｕを興生する鋸歯状波発生回路である。そして、と
の鋸歯状波発生回路１４は、電源＋■１とアース間に抵
抗１５を介して接続され、かつコンデンサ１６を介して
サンプリングツ七ルス出力８をベース入力とするトラン
ジスタ１７と、ノ々イアス用の抵抗１８．１９と、トラ
ンジスタ１７に対して並列に接続されソ、このトランジ
スタ１７のオフ時に抵抗１５とによって積分回路を構成
する抵抗２０と、コンデン＋２１を介して供給される積
分出力にノ々イアスを加える抵抗２２．２３とによって
構成されている。２４はサンプルホール１回路であって
、バッフ７回路８から供給されるサンプリング信号凡の
発生時のみオンとなって鋸歯状波信号Ｕを取シ込むアナ
ログスイッチ２５と、電源＋■１とアース間に抵抗２６
を介して接続されてアナログスイッチ２５の出力をペー
ス入力とする入力インピーダンスの高いトランジスタ２
７と、データ保持用にトランジスタ２７のペースとアー
ス間に接続されたコンデンサ２８とによって構成されて
いる。２９はサンプルホールド回路２４のホールド出力
信号Ｗに含まれる直流分のみを取り出して、Ｖ６Ｏ１３
に制御信号Ｘとして供給するループフィルタである。そ
して、このループフィルタ２９はホールド出力信号Ｗを
積分する抵抗３０とコンデンサ３１による積分回路と、
演算増幅器３２、フィードバック用の抵抗３３゜３４お
よびコンデンサ３５、出力抵抗３６とによって構成され
、前記積分出力を抵抗３７を介して入力とするアクティ
ブフィルタとによって構成されている。なお、３８はオ
フセット調整用の可変抵抗である。
実施例を示す回路図である。同図に於いて１は非ゼロも
どシ法で表わされるディジタル・オーディオディスクの
再生信号等の入力信号Ｐに対して、その立ち上りおよび
立ち下シのエツジ部分を検出して幅の狭いエツジ検出ノ
ゼルスＱを発生するエツジ検出回路である。そして、こ
のエツジ検出回路ｌは抵抗２とコンデンサ３とによって
構成されて入力信号Ｐを積分する積分回路と、抵抗２に
対して並列に接続されてコンデンサ３の放電を早める抵
抗４とダイオード５の直列体と、入力信号Ｐと上記積分
回路の積分出力を入力とするエクスクルージゾオアグー
ト６およびその出力を反転するインバータ７とによって
構成されている。８はエツジ検出パルスＱを入力として
サンプリング信号Ｒを発生する７９７７７回路であって
、電源＋ｖ１とアースとの間にコレクタ抵抗９を介して
接続され、かつエツジ検出パルスＱを抵抗１０を介して
ペース入力とするトランジスタ１１とによって構成され
ている。１２はＶＯｏ、１３はＶ Ｏ０１２の出力を２
分周してデユーティ−５ｏｎのサンプリングパルス出力
Ｓを発生する分周回路、１４は分周回路１３から発生さ
れるサンプリングパルス出力Ｓを入力とすることにょシ
、このサンプリングパルスＳの周期に同期した鋸歯状波
信号Ｕを興生する鋸歯状波発生回路である。そして、と
の鋸歯状波発生回路１４は、電源＋■１とアース間に抵
抗１５を介して接続され、かつコンデンサ１６を介して
サンプリングツ七ルス出力８をベース入力とするトラン
ジスタ１７と、ノ々イアス用の抵抗１８．１９と、トラ
ンジスタ１７に対して並列に接続されソ、このトランジ
スタ１７のオフ時に抵抗１５とによって積分回路を構成
する抵抗２０と、コンデン＋２１を介して供給される積
分出力にノ々イアスを加える抵抗２２．２３とによって
構成されている。２４はサンプルホール１回路であって
、バッフ７回路８から供給されるサンプリング信号凡の
発生時のみオンとなって鋸歯状波信号Ｕを取シ込むアナ
ログスイッチ２５と、電源＋■１とアース間に抵抗２６
を介して接続されてアナログスイッチ２５の出力をペー
ス入力とする入力インピーダンスの高いトランジスタ２
７と、データ保持用にトランジスタ２７のペースとアー
ス間に接続されたコンデンサ２８とによって構成されて
いる。２９はサンプルホールド回路２４のホールド出力
信号Ｗに含まれる直流分のみを取り出して、Ｖ６Ｏ１３
に制御信号Ｘとして供給するループフィルタである。そ
して、このループフィルタ２９はホールド出力信号Ｗを
積分する抵抗３０とコンデンサ３１による積分回路と、
演算増幅器３２、フィードバック用の抵抗３３゜３４お
よびコンデンサ３５、出力抵抗３６とによって構成され
、前記積分出力を抵抗３７を介して入力とするアクティ
ブフィルタとによって構成されている。なお、３８はオ
フセット調整用の可変抵抗である。
このように構成されたサンプリングパルス発生回路に於
いて、例えば第２図（ＪＲ）に示す非ゼロもどシ法で表
わされる入力信号Ｐが供給されると、この入力信号Ｐは
抵抗２とコンデンサ３とによって構成される積分回路に
よって積分されるために、この積分出力はその立ち上り
部分が入力信号Ｐの立ち上シに対してわずかに遅れたも
のとなる。また、入力信号Ｐの立ち下り時に於いては、
コンデンサ３の電荷がダイオード５を介して抵抗４にも
流れるために放電が早められるが、それでもこの積分出
力の立ち下りは入力信号Ｐの立ち下りに対してわずかに
遅れたものとなる。従って、入力信号Ｐと積分出力を比
較するイクスクルージブオアゲート６は、肉入力信号の
ずれ部分に於いて幅の狭いパルスを発生し、このパルス
はインパータフに於いて反転されて第３図（ｂ）に示す
負極性のエツジ検出信号Ｑとして出力される。このよう
にして発生されたエツジ検出信号Ｑは、ノ々ツファ回路
８を構成するトランジスタ１１に於いて増幅された彼に
、第３図（ｃｌに示すサンプリング信号Ｒとして出力さ
れる。
いて、例えば第２図（ＪＲ）に示す非ゼロもどシ法で表
わされる入力信号Ｐが供給されると、この入力信号Ｐは
抵抗２とコンデンサ３とによって構成される積分回路に
よって積分されるために、この積分出力はその立ち上り
部分が入力信号Ｐの立ち上シに対してわずかに遅れたも
のとなる。また、入力信号Ｐの立ち下り時に於いては、
コンデンサ３の電荷がダイオード５を介して抵抗４にも
流れるために放電が早められるが、それでもこの積分出
力の立ち下りは入力信号Ｐの立ち下りに対してわずかに
遅れたものとなる。従って、入力信号Ｐと積分出力を比
較するイクスクルージブオアゲート６は、肉入力信号の
ずれ部分に於いて幅の狭いパルスを発生し、このパルス
はインパータフに於いて反転されて第３図（ｂ）に示す
負極性のエツジ検出信号Ｑとして出力される。このよう
にして発生されたエツジ検出信号Ｑは、ノ々ツファ回路
８を構成するトランジスタ１１に於いて増幅された彼に
、第３図（ｃｌに示すサンプリング信号Ｒとして出力さ
れる。
一方、Ｖ６Ｏ１３から発生される発振出力信号は、分周
回路１３に於いて２分周されることによ２て、第３図（
ｄ）に示すようにデユーティ５０−のサンプリングパル
ス出力Ｓとして出力されている。そして、このサンプリ
ングパルス出力８は、鋸歯状波発生回路１４を構成する
コンデンｔ１６と抵抗１９とによって微分されることに
よシ、第３図（ｅ）に示す微分パルスＴがトランジスタ
１７に供給される。この場合、トランジスタ１７のペー
スには、抵抗１８．１９によってスレツショルドレベル
ニ近いベースバイアスが加わっているために、微分パル
スＴの正極部分が発生するとトランジスタ１７はオンと
なシ続けてコンデンサ２０の両端を短結し、微分パルス
Ｔの負極部分が加わると次の正極微分パルスが発生され
るまでオフ状態を続ける。従って、抵抗１５とコンデン
サ２０によって構成される積分回路は、サンプリングパ
ルス出力８の＠Ｌ″部分に於ける半周期をそれぞれ積分
することになり、その積分出力はコンデンサ２１を介し
て取り出されるとともに、抵抗２２．２３によるノ々イ
アスが加えられて鋸歯状波発生回路１４から第３図（ｆ
）に示すサンプリングパルス出力Ｓに同期した鋸歯状波
信号Ｕとして出力される。このようにして発生された鋸
歯状波信号Ｕは、サンプルホールド回路２４を構成する
アナログスイッチ２５に於いて、サンプリング信号Ｒの
発生時に於けるレベルがサンプリングされてコンデンサ
２８に保持される。ここで、コンデンサ２８にホールド
された信号は、入力インピーダンスの高いトランジスタ
２７に於いて増幅された後に第３図（ｇｌに示すサンプ
ルホールド信号Ｗとして出力される。従って、このサン
プルホールド信号Ｗのレベルは、入力信号Ｐの立ち上り
および立ち下り時点と発生されるサンシリングパルス出
力とのずれ量に比例していることＫなる。従って、この
サンプルホールド信号ＷｔＶＯＯ１２に供給して発振制
御を行なえば７エ′−ズロツクループ（ＰＬＬ）が構成
されて位相制御が行なわれることになるが、このサンプ
ルホールド信号Ｗには第３図（ｇ）に示すように、鋸歯
状波信号Ｕのサンプリング時に於ける不安定要素が含ま
れているために制御動作が不安定となってしまう。従っ
て、ここに於いては、ループフィルタ２９を介して安定
化した制御信号ＸをＶＯＯ１２に供給して発振制御を行
なって、いるために１分周囲路１３からは常に入力信号
Ｐのビットクロックに高精度に追従したサンプリングパ
ルス出力８が得られることになる。なお、分局回路１３
はデユーティ−５０％のサンプリングパルス出力Ｐを得
るためのものであって必ずしも必要とするものではなく
、デユーティ−５０１を無視するならばＶＯＯ１２の発
振 １周波数を１４として分周回路１３を除去する
ことも出来る。ただし、サンプリングパルス出力８の＠
Ｌｍ期間に於いて位相制御が行なわれるために、この“
Ｌ”期間をあまり短くすると制御範囲が狭いものとなっ
てしまう。
回路１３に於いて２分周されることによ２て、第３図（
ｄ）に示すようにデユーティ５０−のサンプリングパル
ス出力Ｓとして出力されている。そして、このサンプリ
ングパルス出力８は、鋸歯状波発生回路１４を構成する
コンデンｔ１６と抵抗１９とによって微分されることに
よシ、第３図（ｅ）に示す微分パルスＴがトランジスタ
１７に供給される。この場合、トランジスタ１７のペー
スには、抵抗１８．１９によってスレツショルドレベル
ニ近いベースバイアスが加わっているために、微分パル
スＴの正極部分が発生するとトランジスタ１７はオンと
なシ続けてコンデンサ２０の両端を短結し、微分パルス
Ｔの負極部分が加わると次の正極微分パルスが発生され
るまでオフ状態を続ける。従って、抵抗１５とコンデン
サ２０によって構成される積分回路は、サンプリングパ
ルス出力８の＠Ｌ″部分に於ける半周期をそれぞれ積分
することになり、その積分出力はコンデンサ２１を介し
て取り出されるとともに、抵抗２２．２３によるノ々イ
アスが加えられて鋸歯状波発生回路１４から第３図（ｆ
）に示すサンプリングパルス出力Ｓに同期した鋸歯状波
信号Ｕとして出力される。このようにして発生された鋸
歯状波信号Ｕは、サンプルホールド回路２４を構成する
アナログスイッチ２５に於いて、サンプリング信号Ｒの
発生時に於けるレベルがサンプリングされてコンデンサ
２８に保持される。ここで、コンデンサ２８にホールド
された信号は、入力インピーダンスの高いトランジスタ
２７に於いて増幅された後に第３図（ｇｌに示すサンプ
ルホールド信号Ｗとして出力される。従って、このサン
プルホールド信号Ｗのレベルは、入力信号Ｐの立ち上り
および立ち下り時点と発生されるサンシリングパルス出
力とのずれ量に比例していることＫなる。従って、この
サンプルホールド信号ＷｔＶＯＯ１２に供給して発振制
御を行なえば７エ′−ズロツクループ（ＰＬＬ）が構成
されて位相制御が行なわれることになるが、このサンプ
ルホールド信号Ｗには第３図（ｇ）に示すように、鋸歯
状波信号Ｕのサンプリング時に於ける不安定要素が含ま
れているために制御動作が不安定となってしまう。従っ
て、ここに於いては、ループフィルタ２９を介して安定
化した制御信号ＸをＶＯＯ１２に供給して発振制御を行
なって、いるために１分周囲路１３からは常に入力信号
Ｐのビットクロックに高精度に追従したサンプリングパ
ルス出力８が得られることになる。なお、分局回路１３
はデユーティ−５０％のサンプリングパルス出力Ｐを得
るためのものであって必ずしも必要とするものではなく
、デユーティ−５０１を無視するならばＶＯＯ１２の発
振 １周波数を１４として分周回路１３を除去する
ことも出来る。ただし、サンプリングパルス出力８の＠
Ｌｍ期間に於いて位相制御が行なわれるために、この“
Ｌ”期間をあまり短くすると制御範囲が狭いものとなっ
てしまう。
第４図は第２図に示す鋸歯状波発生回路の他の実施例を
示す回路図であって、第２図と同一部分は同一記号を用
いて示しである。同図に於いて３９１１電源＋ｖｌと抵
抗１５との間に順方向接続されたダイオード、４０は抵
抗４１を介して電源■１とアース間に接続され、かつ抵
抗１５とコンデンサ２０によって構成される積分回路の
積分出力をペース入力とするエミツタフオロフ接続によ
るトランジスタ、４２はダイオード３９０カソードとト
ランジスタ４０のエイツタとの間に接続されたコンデン
サである。
示す回路図であって、第２図と同一部分は同一記号を用
いて示しである。同図に於いて３９１１電源＋ｖｌと抵
抗１５との間に順方向接続されたダイオード、４０は抵
抗４１を介して電源■１とアース間に接続され、かつ抵
抗１５とコンデンサ２０によって構成される積分回路の
積分出力をペース入力とするエミツタフオロフ接続によ
るトランジスタ、４２はダイオード３９０カソードとト
ランジスタ４０のエイツタとの間に接続されたコンデン
サである。
このように構成された鋸歯状波発生回路１４′に於いて
は、コンデンサ１６と抵抗１９によってサンプリングパ
ルス出力Ｓを微分してトランジスタ１７０ペースに供給
されるが、このトランジスタ１７は第２図の場合に於け
るノ々イアス抵抗１８が除去されて正ノ々イアスが加え
られていないために、微分出力のうちで第３図ｆｈ＋に
示す正極性の微分出力パルステの発生期間に於いてのみ
一瞬オンとなって積分用のコンデンサ２０の電荷を放電
させる。従って、抵抗１５とコンデンサ２０による積分
回路は、発生されるサンプリングパルス出力８のほぼ１
周期間にわたって積分することになシ、第２図の場合に
於ける半周期に比較してほぼ２位の期間となる。そして
、このようにして充電期間が伸ばされた積分回路の出力
はトランジスタ４０のペースに供給されるわけであるが
、このトランジスタ４０は積分回路に対してブートスト
ラップをかけるために、積分出力つｆ、？鋸歯状波発生
回路１４′から発生される鋸歯状波信号びは、第３図（
１）に示すようにサンプリングパルス出力Ｓの１周期間
にわたって直線的に増加する信号となり、直線性および
制御範囲が拡大される。従って、第４図に示す鋸歯状波
発生回路１４′を第２図に示す鋸歯状波発生回路１４に
代えて用いることにより、発生されるサンプリングパル
スの追従精度および安定度が大幅に向上される。
は、コンデンサ１６と抵抗１９によってサンプリングパ
ルス出力Ｓを微分してトランジスタ１７０ペースに供給
されるが、このトランジスタ１７は第２図の場合に於け
るノ々イアス抵抗１８が除去されて正ノ々イアスが加え
られていないために、微分出力のうちで第３図ｆｈ＋に
示す正極性の微分出力パルステの発生期間に於いてのみ
一瞬オンとなって積分用のコンデンサ２０の電荷を放電
させる。従って、抵抗１５とコンデンサ２０による積分
回路は、発生されるサンプリングパルス出力８のほぼ１
周期間にわたって積分することになシ、第２図の場合に
於ける半周期に比較してほぼ２位の期間となる。そして
、このようにして充電期間が伸ばされた積分回路の出力
はトランジスタ４０のペースに供給されるわけであるが
、このトランジスタ４０は積分回路に対してブートスト
ラップをかけるために、積分出力つｆ、？鋸歯状波発生
回路１４′から発生される鋸歯状波信号びは、第３図（
１）に示すようにサンプリングパルス出力Ｓの１周期間
にわたって直線的に増加する信号となり、直線性および
制御範囲が拡大される。従って、第４図に示す鋸歯状波
発生回路１４′を第２図に示す鋸歯状波発生回路１４に
代えて用いることにより、発生されるサンプリングパル
スの追従精度および安定度が大幅に向上される。
以上説明したように、本発明によるサンプリングパルス
発生回路は、ｖｏｏの出力に同期する鋸歯状波信号を発
生し、この鋸歯状波信号を入力信号の立ち上シおよび立
ち下シ同期してサンプルホールドした出力信号に対応し
て上記■ＣＯの発振制御を行なうことによυフェーズロ
ックループを構成するものであるために、入力信号のピ
ットレートに正確に同期するサンプリングパルス出力を
高精度にかつ容易に発生することが出来る優れた効果を
有する。
発生回路は、ｖｏｏの出力に同期する鋸歯状波信号を発
生し、この鋸歯状波信号を入力信号の立ち上シおよび立
ち下シ同期してサンプルホールドした出力信号に対応し
て上記■ＣＯの発振制御を行なうことによυフェーズロ
ックループを構成するものであるために、入力信号のピ
ットレートに正確に同期するサンプリングパルス出力を
高精度にかつ容易に発生することが出来る優れた効果を
有する。
第１図はディジタル・オーディオディスクに於ける信号
フォーマットの一例を示す図、第２図は本発明によるサ
ンプリングパルス発生回路の一実施例を示す回路図、第
３図（ｉ〜（１）は各部の動作波形図、第４図は他の実
施例を示す回路図である。 １・・・・・・エツジ検出部、８・・・・・・ノ々ツフ
ァ回路、１２・・・・・・電圧制御型可変周波数発振器
（ＶＯＯ）、１３・・・・・・分局回路、１４・・・・
・・鋸歯状波発生回路、２４・・・・・・サンプルホー
ルド回路、２９・・・・・・ループフィルタ。 第１図 第２図 ／６７ ［−；］ ９すＲ １２，０ 一耳−一−」−芸−」 ／ ４５ １５１こ ２７“Ｖｌ ・１６１戸２．ＩＵ・ ζ ＴＥ−：２３，７Ｔ〜つ、 第３図 第４図 １４′ ］ ／
フォーマットの一例を示す図、第２図は本発明によるサ
ンプリングパルス発生回路の一実施例を示す回路図、第
３図（ｉ〜（１）は各部の動作波形図、第４図は他の実
施例を示す回路図である。 １・・・・・・エツジ検出部、８・・・・・・ノ々ツフ
ァ回路、１２・・・・・・電圧制御型可変周波数発振器
（ＶＯＯ）、１３・・・・・・分局回路、１４・・・・
・・鋸歯状波発生回路、２４・・・・・・サンプルホー
ルド回路、２９・・・・・・ループフィルタ。 第１図 第２図 ／６７ ［−；］ ９すＲ １２，０ 一耳−一−」−芸−」 ／ ４５ １５１こ ２７“Ｖｌ ・１６１戸２．ＩＵ・ ζ ＴＥ−：２３，７Ｔ〜つ、 第３図 第４図 １４′ ］ ／
Claims (1)
- （１）非ゼロもどり法によって表わされる入力信号の立
ち上シおよび立ち下シに同期したエツジ検出ノ臂ルスを
発生するエツジ検出回路と、制御用の電圧レベルに応じ
て周波数が、可変されるパルス出力を発生する電圧制御
型可変周波数発振器と、この電圧制御型可変周波数発振
器のパルス出力に同期して鋸歯状波信号を発生する鋸歯
状波発生回路と、上記エツジ検出回路からのエツジ検出
パルスによって上記鋸歯状波信号の電圧レベルを抽出し
、かつこの抽出電圧を出力するサンプルホールド回路と
、このサンプルホールド回路の出力を平均化し、上記電
圧制御型可変周波数発振器へ与える制御用の電圧を作成
するループフィルタと、上記電圧制御可変周波数発振器
の出力を上記入力信号のピットクリックに同期した上記
入力信号のサンプリングパルス出力として取シ出す出力
端子とを備えたサンプリングパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022082A JPS58159028A (ja) | 1982-03-16 | 1982-03-16 | サンプリングパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4022082A JPS58159028A (ja) | 1982-03-16 | 1982-03-16 | サンプリングパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58159028A true JPS58159028A (ja) | 1983-09-21 |
Family
ID=12574675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4022082A Pending JPS58159028A (ja) | 1982-03-16 | 1982-03-16 | サンプリングパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58159028A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283231A (ja) * | 1985-06-10 | 1986-12-13 | Matsushita Electric Ind Co Ltd | ル−プ制御回路 |
| JPH07131339A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | Ｐｌｌ回路 |
| JPH08330950A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | クロック再生回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217755A (en) * | 1975-07-31 | 1977-02-09 | Fujitsu Ltd | Phase control circuit |
-
1982
- 1982-03-16 JP JP4022082A patent/JPS58159028A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217755A (en) * | 1975-07-31 | 1977-02-09 | Fujitsu Ltd | Phase control circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283231A (ja) * | 1985-06-10 | 1986-12-13 | Matsushita Electric Ind Co Ltd | ル−プ制御回路 |
| JPH07131339A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | Ｐｌｌ回路 |
| JPH08330950A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | クロック再生回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0419907Y2 (ja) | ||
| KR20010077689A (ko) | 광대역 채널 클럭 복원 시 안정된 클럭 재생을 위한 위상동기 루프 및 그의 동작 방법 | |
| JP2898957B1 (ja) | 位相比較回路 | |
| JPH0681129B2 (ja) | データ検出器 | |
| JPS63287211A (ja) | デジタルｐｌｌ回路 | |
| US5760653A (en) | Phase-locked loop for clock recovery | |
| KR970002948B1 (ko) | 비트 클럭 재생 장치 | |
| JPS58159028A (ja) | サンプリングパルス発生回路 | |
| US4580100A (en) | Phase locked loop clock recovery circuit for data reproducing apparatus | |
| JP3357208B2 (ja) | 同期信号発生装置 | |
| JP3377057B2 (ja) | 位相同期回路 | |
| JPH0741217Y2 (ja) | Ｐｌｌ回路 | |
| JPH04343524A (ja) | Ｐｌｌ回路 | |
| JPS5919456A (ja) | クロツク再生回路 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| US20050111589A1 (en) | Method and circuit for sensing the transition density of a signal and variable gain phase detecting method and device | |
| JPH0249573B2 (ja) | ||
| JPH118656A (ja) | スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置 | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| JPH0763148B2 (ja) | 位相同期回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPH0158577B2 (ja) | ||
| JP2966666B2 (ja) | 復調装置 | |
| JPS5894240A (ja) | クロツクパルス発生回路 | |
| JPS62173831A (ja) | ビツト同期信号再生回路 |