JPS58157154A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS58157154A JPS58157154A JP4124682A JP4124682A JPS58157154A JP S58157154 A JPS58157154 A JP S58157154A JP 4124682 A JP4124682 A JP 4124682A JP 4124682 A JP4124682 A JP 4124682A JP S58157154 A JPS58157154 A JP S58157154A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor substrate
- integrated circuit
- metal wiring
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 6
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体集積回路の機能回路ブロックに印加さ
れる電源を半導体基板より得ることができる構成の半導
体集積回路装置に関するものである。
れる電源を半導体基板より得ることができる構成の半導
体集積回路装置に関するものである。
一般に、相補型ＭＯ８集積回路ではその消費電流が電源
電圧あるいは動作速度に比例する゛。従って、低消費電
力にするためには、電源電圧あるいは動作速度は使用目
的を達成する範囲内において可能な限り低くすることが
望まれる。ところで、汎用の集積回路では仕様に記載さ
れている電源電圧の範囲内で仕様を満足する高速動作を
確保するだめに内部機能ブロックは全て高速仕様で設計
される。しかし、使用目的によっては必ずしも高速を必
要としない場合が生じる。この場合には高速仕様のもの
を使用せざるを得ないが、かかる高速仕様の集積回路に
とっては高速仕様の電源電圧より低い電圧を印加しても
充分に使用目的を満たす動作速度で機能を果すことが可
能である。しかしこの集積回路のみに使用される特別な
電源を集積回路の外部で実現しようとすると外部におい
て別の電圧の電源を用意する必要が生じる。
電圧あるいは動作速度に比例する゛。従って、低消費電
力にするためには、電源電圧あるいは動作速度は使用目
的を達成する範囲内において可能な限り低くすることが
望まれる。ところで、汎用の集積回路では仕様に記載さ
れている電源電圧の範囲内で仕様を満足する高速動作を
確保するだめに内部機能ブロックは全て高速仕様で設計
される。しかし、使用目的によっては必ずしも高速を必
要としない場合が生じる。この場合には高速仕様のもの
を使用せざるを得ないが、かかる高速仕様の集積回路に
とっては高速仕様の電源電圧より低い電圧を印加しても
充分に使用目的を満たす動作速度で機能を果すことが可
能である。しかしこの集積回路のみに使用される特別な
電源を集積回路の外部で実現しようとすると外部におい
て別の電圧の電源を用意する必要が生じる。
本発明は従来の欠点にかんがみなされたもので本発明は
複数個の電源電圧を必要とすることなく低消費電力化が
計れる新規な構成の半導体集積回路装置を提供すること
を目的とするものである。
複数個の電源電圧を必要とすることなく低消費電力化が
計れる新規な構成の半導体集積回路装置を提供すること
を目的とするものである。
すなわち本発明は半導体集積回路の外部から供給される
単一の電源電圧に対して予め外部電源入力端子電極を半
導体基板と直接接触させることにより電気的導通をとっ
ておき、半導体集積回路装置の素子製造過程の段階で金
属配線をプログラマグルに選択できるようになしたもの
である。これにより外部電源入力端子と内部機能回路ブ
ロック群の電源ラインとを所要の動作速度において高速
が要求される場合は金属配線で直接接続し、また、低速
でよい場合はこの間を金属配線では接続せず前記金属配
線を直接接触させた半導体基板を介して電源電圧を供給
する。この様に、半導体基板を介して電源電圧を供給す
ると外部電源入力端子と機能回路ブロックとの間に基板
抵抗と拡散抵抗が介在し、２つの抵抗が相補型ＭＯＳゲ
ートの動作過渡期に於ける貫通電流の電流制限をするた
め低消費電力化が計れる。したがって、消費電力に無駄
の少ないシステムが実現できる。
単一の電源電圧に対して予め外部電源入力端子電極を半
導体基板と直接接触させることにより電気的導通をとっ
ておき、半導体集積回路装置の素子製造過程の段階で金
属配線をプログラマグルに選択できるようになしたもの
である。これにより外部電源入力端子と内部機能回路ブ
ロック群の電源ラインとを所要の動作速度において高速
が要求される場合は金属配線で直接接続し、また、低速
でよい場合はこの間を金属配線では接続せず前記金属配
線を直接接触させた半導体基板を介して電源電圧を供給
する。この様に、半導体基板を介して電源電圧を供給す
ると外部電源入力端子と機能回路ブロックとの間に基板
抵抗と拡散抵抗が介在し、２つの抵抗が相補型ＭＯＳゲ
ートの動作過渡期に於ける貫通電流の電流制限をするた
め低消費電力化が計れる。したがって、消費電力に無駄
の少ないシステムが実現できる。
以下、本発明に係る構成を図面を用いて説明する。
第１図は本発明の一実施例の外部電源入力端子部及び内
部機能回路ブロック部への供給電源端子部の断面図を示
す。この図で、１，１′は金属配線層、２はリードワイ
ア、３，４はコンタクト拡散領域、５は半導体基板、６
，７は絶縁膜である。
部機能回路ブロック部への供給電源端子部の断面図を示
す。この図で、１，１′は金属配線層、２はリードワイ
ア、３，４はコンタクト拡散領域、５は半導体基板、６
，７は絶縁膜である。
外部電源は、外部端子より前記リードワイア２を通じて
、外部金属配線層１に正電位ＶＤＤなる電源が印加され
る。金属配線層１下には前記半導体基板５と同導電型の
前記拡散領域３が形成されている。その結果、半導体基
板６の電位は正電位ＶＤＤと等しくなる。ところで、同
図（ａ）は機能回路ブロック部への供給電源配線が配線
用金属部材による前記金属配線層１により直接接続され
ている場合を示す。同図（ｂ）は機能回路ブロック部へ
の供給電源配線が金属配線断絶部８により外部電源入力
端子側の前記金属配線層１と前記機能回路ブロックへの
供給電源配線層１′とに分離されている場合を示す。従
って、同図（ａ）では機能プＯツク部へ高電圧が、同図
（ｂ）では機能ブロック部へ低電圧が印加される。
、外部金属配線層１に正電位ＶＤＤなる電源が印加され
る。金属配線層１下には前記半導体基板５と同導電型の
前記拡散領域３が形成されている。その結果、半導体基
板６の電位は正電位ＶＤＤと等しくなる。ところで、同
図（ａ）は機能回路ブロック部への供給電源配線が配線
用金属部材による前記金属配線層１により直接接続され
ている場合を示す。同図（ｂ）は機能回路ブロック部へ
の供給電源配線が金属配線断絶部８により外部電源入力
端子側の前記金属配線層１と前記機能回路ブロックへの
供給電源配線層１′とに分離されている場合を示す。従
って、同図（ａ）では機能プＯツク部へ高電圧が、同図
（ｂ）では機能ブロック部へ低電圧が印加される。
第２図は、本発明は外部から供給される単一の電源電圧
を接点対１０．１１をオン、オフすることにより機能回
路ブロック１２．１３に充分な電源電圧を選択して供給
するものである。ここで、上記接点対１０．１１は素子
製造過程の段階で金属配線を接続、或は断線することに
よシ接続、遮断形成される。接点対１０．１１は集積回
路の外部から電源電圧を供給するだめの外部電源入力端
子部１４を機能ブロック１２あるいは１３へ接続するた
めのものである。相補型ＭＯ５集積回路を含むシステム
に於いて、外部電源入力端子１４から電源電圧ＶＤＤを
供給すると接点対１０．１１を介することにより、接点
対１ｏまたは１１を接続または遮断させて、抵抗Ｒ１，
Ｒ２またはＲ３を介在させることにより使用目的に合っ
た電源電圧に変換して機能ブロック１２、インタフェイ
ス回路１３の電源ライン１５．１６に供給する。
を接点対１０．１１をオン、オフすることにより機能回
路ブロック１２．１３に充分な電源電圧を選択して供給
するものである。ここで、上記接点対１０．１１は素子
製造過程の段階で金属配線を接続、或は断線することに
よシ接続、遮断形成される。接点対１０．１１は集積回
路の外部から電源電圧を供給するだめの外部電源入力端
子部１４を機能ブロック１２あるいは１３へ接続するた
めのものである。相補型ＭＯ５集積回路を含むシステム
に於いて、外部電源入力端子１４から電源電圧ＶＤＤを
供給すると接点対１０．１１を介することにより、接点
対１ｏまたは１１を接続または遮断させて、抵抗Ｒ１，
Ｒ２またはＲ３を介在させることにより使用目的に合っ
た電源電圧に変換して機能ブロック１２、インタフェイ
ス回路１３の電源ライン１５．１６に供給する。
第３図は、第２図示の接点対１０．１１をＭＯＳインバ
ータで構成した場合を示し、一対のＭＯＳトランジスタ
１７．１８のうち、一方のトランジスタを導通させると
、抵抗Ｒが介在することになるので、その出力電圧Ｖｏ
は使用目的に合った電源電圧に変換できる。
ータで構成した場合を示し、一対のＭＯＳトランジスタ
１７．１８のうち、一方のトランジスタを導通させると
、抵抗Ｒが介在することになるので、その出力電圧Ｖｏ
は使用目的に合った電源電圧に変換できる。
以上の如く、機能ブロックを高速で使用する場合は第１
図（ＩＬ）のように金属配線で直接接続し、低速でよい
場合は第１図（ｂ）のように基板内の抵抗Ｒを介して接
続することが可能である。
図（ＩＬ）のように金属配線で直接接続し、低速でよい
場合は第１図（ｂ）のように基板内の抵抗Ｒを介して接
続することが可能である。
さて、第３図の様にＭＯＳインパークを接点対として用
いた場合第４図のごとく、貫通電流Ｉｎｎを減らすこと
ができ、消費電力を一段と減らすことができる。尚、第
４図でのＲは第１図のＲに対応する。
いた場合第４図のごとく、貫通電流Ｉｎｎを減らすこと
ができ、消費電力を一段と減らすことができる。尚、第
４図でのＲは第１図のＲに対応する。
以上の如く、本発明は金属配線部材のマスクを変更する
ことにより、相補型ＭＯ８集積回路の内部での電源電圧
を容易に変換することを可能とし低消費電力を志向する
システムの実現に大きな効果をもたらすものである。又
、金属配線部材をレーーザ等により任意の個所を断線さ
せても同様に実現できる。
ことにより、相補型ＭＯ８集積回路の内部での電源電圧
を容易に変換することを可能とし低消費電力を志向する
システムの実現に大きな効果をもたらすものである。又
、金属配線部材をレーーザ等により任意の個所を断線さ
せても同様に実現できる。
機能回路ブロック部への電源ライン構造を示す断面図、
第２図は本発明実施例の回路構成のブロック図、第３図
は本発明の実施例構成中の接点対として用いられるイン
バータ回路図、第４図はインバータ回路の特性図である
。
第２図は本発明実施例の回路構成のブロック図、第３図
は本発明の実施例構成中の接点対として用いられるイン
バータ回路図、第４図はインバータ回路の特性図である
。
１．１′・・・・・・金属配線層、２・・・・・・リー
ドワイア、３．４・・・・・・拡散抵抗、５・・・・・
・Ｎ−型半導体基板、６．７・・・・・・絶縁膜、８・
・・・・・金属配線断絶部。
ドワイア、３．４・・・・・・拡散抵抗、５・・・・・
・Ｎ−型半導体基板、６．７・・・・・・絶縁膜、８・
・・・・・金属配線断絶部。
代理人の氏名 弁理士 中 尾 敏 男 ほか１名ＩＩ
図 第２図 第３図 第４図 人、θ’ｉｔ／ＥＩｈ（Ｖ）０
図 第２図 第３図 第４図 人、θ’ｉｔ／ＥＩｈ（Ｖ）０
Claims (1)
- 半導体基板上に形成された前記半導体基板と同一導電型
の第１．第２のコンタクト拡散領域と、前記第１のコン
タクト拡散領域に接続された外部電源用第１の金属配線
層と、前記第２のコンタクト拡散領域に接続された機能
ブロック回路電源用第２の金属配線層とを備え、前記第
１．第２の金属配線層を選択的に接続することにより前
記機能ブロック回路への供給電源を所定値に設定するこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124682A JPS58157154A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4124682A JPS58157154A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58157154A true JPS58157154A (ja) | 1983-09-19 |
Family
ID=12603076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4124682A Pending JPS58157154A (ja) | 1982-03-15 | 1982-03-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58157154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145071A (ja) * | 1991-09-30 | 1993-06-11 | Fujitsu Ltd | Ｍｉｓ電界効果半導体装置及びその製造方法 |
-
1982
- 1982-03-15 JP JP4124682A patent/JPS58157154A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145071A (ja) * | 1991-09-30 | 1993-06-11 | Fujitsu Ltd | Ｍｉｓ電界効果半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0129553A1 (en) | Comparator circuit having reduced input bias current | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JPS58157154A (ja) | 半導体集積回路装置 | |
| JP2771233B2 (ja) | 半導体集積回路装置 | |
| JPS62155548A (ja) | 半導体集積回路の静電保護回路素子 | |
| JPH0738054A (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPS60123053A (ja) | 半導体装置 | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| JPS6195567A (ja) | 半導体集積回路装置 | |
| US5872461A (en) | Current bypass circuit used in a semiconductor integrated circuit | |
| JPS6230361A (ja) | Ｃｍｏｓ入力保護回路 | |
| JPS60132356A (ja) | 半導体装置 | |
| JPH027556A (ja) | 半導体集積回路の入力保護装置 | |
| JPS5929455A (ja) | 半導体装置 | |
| JPH0590522A (ja) | 半導体装置 | |
| JPS59105369A (ja) | 半導体装置 | |
| JPH05175429A (ja) | 集積化抵抗素子 | |
| JPS60132355A (ja) | 半導体装置 | |
| JPH0682786B2 (ja) | 半導体集積回路装置 | |
| JPS6181663A (ja) | 半導体装置 | |
| JPH04162471A (ja) | 半導体集積回路 | |
| JPH053287A (ja) | 半導体装置 | |
| JPH1126599A (ja) | 半導体装置、その製造方法 |