JPS58155036U - 直列デ−タ伝送制御装置 - Google Patents
直列デ−タ伝送制御装置Info
- Publication number
- JPS58155036U JPS58155036U JP5044282U JP5044282U JPS58155036U JP S58155036 U JPS58155036 U JP S58155036U JP 5044282 U JP5044282 U JP 5044282U JP 5044282 U JP5044282 U JP 5044282U JP S58155036 U JPS58155036 U JP S58155036U
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- circuit
- signal
- byte
- serial data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の直列データ伝送制御装置の構成図、第２
図はこの考案の一実施例による直列データ伝送制御装置
の構成図である。 １・・・・・・ｃｐｕ、２・・・・・・メモリ、３・・
・・・・ＤＬＣ１４・・・・・・ＤＭＡＣｌ３・・・・
・・フラグ制御部、ＤＦｉ。 ＤＦ２・・・・・・フリップフロップ、ａ・・川・１バ
イト完了信号、ｂ・・・・・・フレーム完了検出信号、
Ｃ・・・・・・バイト数超過信号、ｄ・・・・・・フラ
グ検出信号。 ェエ ｒ−’−’−一−−− １［口 りＩＦ￥２ １ １ −’ｉ’ｉ
図はこの考案の一実施例による直列データ伝送制御装置
の構成図である。 １・・・・・・ｃｐｕ、２・・・・・・メモリ、３・・
・・・・ＤＬＣ１４・・・・・・ＤＭＡＣｌ３・・・・
・・フラグ制御部、ＤＦｉ。 ＤＦ２・・・・・・フリップフロップ、ａ・・川・１バ
イト完了信号、ｂ・・・・・・フレーム完了検出信号、
Ｃ・・・・・・バイト数超過信号、ｄ・・・・・・フラ
グ検出信号。 ェエ ｒ−’−’−一−−− １［口 りＩＦ￥２ １ １ −’ｉ’ｉ
Claims (1)
- ＤＭＡＣ（ダイレクト・メモリーアクセス−コントロー
ラ）を備え、フラグ同期フレーム構成の複数バイトの直
列データを順次受信して１バイト毎にメモリに格納する
装置において、上記フラグを検出するフラグ検出回路と
、このフラグ検出回路の検出信号を所定時間遅延する遅
延回路と、上記直列データを１バイト受信する毎に出力
信号を発する１バイト完了検出回路と、上記フラグ検出
回路の検出信号でリセットされるとともに上記遅延回路
および１バイト完了検出回路の両川力の論理積信号でも
ってセットされるフリップフロップと、このフリップフ
ロップがセットされている状態にて上記１バイト完了検
出回路の検出信号を上記ＤＭＡＣに対してＤＭＡリクエ
スト信号として出力するゲート回路と、上記ＤＭＡＣに
設けられた受信バイト数の超過検出回路の検出信号でも
って上記フリップフロップをリセットする回路とを備え
た直列データ伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5044282U JPS58155036U (ja) | 1982-04-07 | 1982-04-07 | 直列デ−タ伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5044282U JPS58155036U (ja) | 1982-04-07 | 1982-04-07 | 直列デ−タ伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58155036U true JPS58155036U (ja) | 1983-10-17 |
Family
ID=30061239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5044282U Pending JPS58155036U (ja) | 1982-04-07 | 1982-04-07 | 直列デ−タ伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155036U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184654A (ja) * | 1985-02-13 | 1986-08-18 | Fujitsu Ltd | デ−タ受信監視装置 |
| JPH02238752A (ja) * | 1989-03-13 | 1990-09-21 | Fujitsu Ltd | フレーム受信方式 |
-
1982
- 1982-04-07 JP JP5044282U patent/JPS58155036U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61184654A (ja) * | 1985-02-13 | 1986-08-18 | Fujitsu Ltd | デ−タ受信監視装置 |
| JPH02238752A (ja) * | 1989-03-13 | 1990-09-21 | Fujitsu Ltd | フレーム受信方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58155036U (ja) | 直列デ−タ伝送制御装置 | |
| JPS6093351U (ja) | 信号受信装置 | |
| JP2763009B2 (ja) | データ通信用半導体集積回路装置 | |
| JPS5988946U (ja) | 入力回路 | |
| JPS59118036U (ja) | デ−タ入力回路 | |
| JPS6090911U (ja) | デジタル形波形発生装置 | |
| JPS5923825U (ja) | Ｄｍａ転送停止装置 | |
| JPS5953455U (ja) | 表示コントロ−ラ | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPS5996983U (ja) | 信号選択走査回路 | |
| JPS58171594U (ja) | 計測伝送方式 | |
| JPS6119860U (ja) | 外部信号計数装置 | |
| JPS58101251U (ja) | インタ−フエ−スエラ−検出回路 | |
| JPS5939499U (ja) | 主記憶装置のエラ−ビツト表示回路 | |
| JPS5948137U (ja) | フリツプフロツプ回路 | |
| JPS5922558U (ja) | 信号処理装置の入力回路 | |
| JPS5911347U (ja) | マイクロプロセツサ回路 | |
| JPS59182756U (ja) | マイクロコンピユ−タ | |
| JPS58574U (ja) | 垂直ブランキング期間を利用したデ−タ伝送装置 | |
| JPS60124175U (ja) | 電子交換機の主時計装置 | |
| JPH0397055A (ja) | シリアル入出力回路 | |
| JPS5929857U (ja) | デ−タ伝送装置 | |
| JPS58174747U (ja) | コンピユ−タ稼働率計 | |
| JPS6068723U (ja) | パルス幅フイルタ | |
| JPS5894021U (ja) | マイクロコンピユ−タ |