JPS58154928A - Method for inspecting digital-analog converter - Google Patents

Method for inspecting digital-analog converter

Info

Publication number
JPS58154928A
JPS58154928A JP3723682A JP3723682A JPS58154928A JP S58154928 A JPS58154928 A JP S58154928A JP 3723682 A JP3723682 A JP 3723682A JP 3723682 A JP3723682 A JP 3723682A JP S58154928 A JPS58154928 A JP S58154928A
Authority
JP
Japan
Prior art keywords
converter
bit
output
voltage
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3723682A
Other languages
Japanese (ja)
Other versions
JPH025340B2 (en
Inventor
Yasutaka Kuniharu
国治 康孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Aiwa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aiwa Co Ltd filed Critical Aiwa Co Ltd
Priority to JP3723682A priority Critical patent/JPS58154928A/en
Publication of JPS58154928A publication Critical patent/JPS58154928A/en
Publication of JPH025340B2 publication Critical patent/JPH025340B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To attain the discrimination with less sampling number of times, by discriminating whether or not the difference of output voltages is within a prescribed permissible error range at a comparator by taking a voltage corresponding to an LSB-bit as a center at an output side converting value of a D-A converter. CONSTITUTION:In Figure, 1 is a D-A converter to be measured, one end of sample hold switches SWa, SWb is connected to an output terminal 1b, holding capacitors C1, C2 are connected between the other end of each switch and ground, switches SWc, SWd to discharge charges of the capacitors C1, C2 are connected, and the lines are connected to input terminals of a differential amplifier 2. An output terminal of the differential amplifier 2 is connected to a window type comparator 3. The set value of the comparator 3 is set within the permissible error range in advance, allowing to discriminate whether or not the output signal is within the error range.

Description

【発明の詳細な説明】 本発明はコンピュータを始めとしてPCMアダプタ、デ
ジタル記録式ディスクプレーヤ等に用いられているデジ
タル・アナログコンバータ(以下D−Aコンバータと称
す)の検査方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for testing digital-to-analog converters (hereinafter referred to as DA converters) used in computers, PCM adapters, digital recording disc players, and the like.

従来よりD−Aコンバータの検査方法としてはD−Aコ
ンバータのデジタル入力とそのデジタル入力に対するア
ナログ出力を比較することにより行なうものが通常であ
る。すなわちデジタル信号入力側に連続したデジタル信
号(例えば、4ビツトのD−Aコンバータとすると00
00.0001゜0010、・・・・・−,1111)
を入力し、アナログ出力側より得られた出力電圧をミラ
ー積分回路の出力と比較して行なう方法等が行なわれて
いたわけであるが、この方法によれば積分器の精度で測
定限界が決定されてしまうだけでなく、測定される歪の
限界もミラー積分器の直線性によって決定されてしまう
といった問題点があった。
Conventionally, the conventional method for inspecting a DA converter is to compare the digital input of the DA converter and the analog output corresponding to the digital input. In other words, a continuous digital signal (for example, 00 in the case of a 4-bit D-A converter) is input to the digital signal input side.
00.0001゜0010,...-,1111)
The conventional method was to input the voltage and compare the output voltage obtained from the analog output side with the output of the Miller integrator circuit, but with this method, the measurement limit was determined by the accuracy of the integrator. In addition, there was a problem in that the limit of the measured distortion was also determined by the linearity of the Miller integrator.

また、D−Aコンバータの最大出方とミラー積分器の最
大出力とを調節しなければならず、さらに、D−Aコン
バータのとり得るすべてのパターンについてサンプリン
グを行なわければならないので、ピント数の多いD−A
コンバータになるとサンプリングの回数が極めて多くな
り、検査に要する時間もひじように長くなる(例えば1
6ビツトのD−Aコンバータでは2”−1回、すなわち
65,535回のサンプリングが必要)等、種々の問題
点を有しているものであった。
In addition, the maximum output of the D-A converter and the maximum output of the Miller integrator must be adjusted, and all possible patterns of the D-A converter must be sampled. Many D-A
When it comes to converters, the number of samplings becomes extremely large, and the time required for inspection also becomes quite long (for example,
A 6-bit D-A converter has various problems such as 2''-1 sampling, or 65,535 samplings.

本発明は上述の問題点を解決すべくなされたものであり
、D−Aコンバータの非直線性及び入力信号に対する出
力信号のエラー等が許容誤差範囲内にはいっているか否
かを極めて少ないサンプリング回数で判別することがで
きるようにした新規なり−Aコンバータの検査方法を提
供するものである。
The present invention has been made in order to solve the above-mentioned problems, and it is possible to check whether the nonlinearity of the D-A converter and the error of the output signal with respect to the input signal is within the allowable error range using an extremely small number of sampling times. The present invention provides a method for testing a new -A converter, which enables the determination of whether the converter is new or not.

以下、図面を参照して本発明のD−Aコl仁夕の検査方
法を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for inspecting a D-A collet according to the present invention will be explained in detail with reference to the drawings.

第1図は、本発明におけるD−Aコンノ(−夕検査回路
を示すものである。図において1は被測定用D−A″:
Jンバータで、1aはその入力端子、1bは出力端子で
ある。D−Aコンバータ1の出力端子1bにはサンプル
・ホールド用スイッチSWa +SWbの一端がそれぞ
れ接続され、各スイッチの他端側とアース間にはホール
ド用のコンデンサC1,Ctがそれぞれ接続されるとと
もに、コンデンサC,,C,のチャージを放電するため
のスイッチSWc、SWdがそれぞれ接続され、さらに
これらのラインは差動アンプ2の入力端子にそれぞれ接
続されているものである。そして差動アンプ2の出力端
子はウィンド型コンパレータ3の入力端子に接続されて
いるものである。したがってウィンドコンパレータ3の
設定値を予め許容誤差範囲内に設定しておくことにより
、出力信号がその誤差範囲内か否かの判定を行なうこと
ができるものである。
FIG. 1 shows a D-A test circuit according to the present invention. In the figure, 1 indicates the D-A to be measured:
In the J converter, 1a is its input terminal and 1b is its output terminal. One end of sample/hold switches SWa + SWb is connected to the output terminal 1b of the D-A converter 1, and hold capacitors C1 and Ct are connected between the other end of each switch and the ground, respectively. Switches SWc and SWd for discharging the charges in the capacitors C, , C, are connected, respectively, and these lines are also connected to the input terminals of the differential amplifier 2, respectively. The output terminal of the differential amplifier 2 is connected to the input terminal of the window type comparator 3. Therefore, by setting the set value of the window comparator 3 in advance within the permissible error range, it is possible to determine whether the output signal is within the permissible error range.

本発明のD−Aコンバータ検査回路は上述のようになっ
ており、次にその検査方法について順をおって説明する
The D-A converter testing circuit of the present invention is constructed as described above, and the testing method thereof will now be explained step by step.

いま測定対称となるD−Aコンバータで扱われるデジタ
ル信号のコードが0を中心として正、負に対称となるオ
フセットバイナリ−信号であるとすると、そのデジタル
信号入力Di  に対するアナログ出力電圧Aoの関係
は第2図に示すように正比例関係にある。
Assuming that the code of the digital signal handled by the D-A converter to be measured is an offset binary signal that is symmetrical in positive and negative directions around 0, the relationship between the analog output voltage Ao and the digital signal input Di is as follows. As shown in Figure 2, there is a direct proportional relationship.

一方、D−Aコンバータにおけるデジタル信号をアナロ
グ信号に変換するシステムについてみれば、第3図のよ
うになっている。すなわち、たとえば、16ビツトのD
−Aコンバータであるとすると、16個のビットBit
l〜Bi t16を有し、各ビットにそれぞれスイッチ
SW1〜SWI 6が設けられており、それらのスイッ
チSW1〜5W16の一端はそれぞれ電流源81〜S、
6が接続されており、各スイッチSWI〜SWI 6の
他端は、電流−電圧変換器IVの入力端子に接続されて
いる。電流−電圧変換器は、たとえば図示のようにOP
アンプ等で構成さJ+、’lの出力にt」アノ1グ電圧
が得らJ+るものである。
On the other hand, a system for converting a digital signal into an analog signal in a DA converter is shown in FIG. That is, for example, 16 bits of D
-A converter, 16 bits Bit
Each bit is provided with a switch SW1-SWI6, and one end of the switch SW1-5W16 is connected to a current source 81-S, respectively.
6 are connected, and the other ends of each of the switches SWI to SWI 6 are connected to the input terminal of the current-voltage converter IV. The current-to-voltage converter is, for example, OP as shown.
It consists of an amplifier etc. and an anodized voltage of t is obtained at the output of J+,'l.

そして、各ピッ) Bit1〜Bit16にデジタル信
号が入力されると、信号の入力されたビットに相当する
スイッチが閉成され、電流−電圧変換器IVの入力側に
そのビットに相当する電流源より電流が流れ込み、これ
を電圧に変換することによってデジタル入力信号Diに
対するアナログ出力電圧Aoを得るようになされている
ものである。
When a digital signal is input to Bit1 to Bit16, the switch corresponding to the bit to which the signal is input is closed, and a current source corresponding to that bit is connected to the input side of the current-voltage converter IV. A current flows into the circuit, and by converting the current into a voltage, an analog output voltage Ao corresponding to a digital input signal Di is obtained.

とこで上述の構成にもとづき、各ビットBitl〜Bi
t16の重みづけを考えると、第4図に示すように、最
も重みのあるビットMSB (Most 51gn1−
ficant Bit)となるBit 1 はアナログ
出力AOのフルスケール値をFsとすると、その1/2
のFs/2を意味し、最も重みの少ないビン) LSB
(LeastSignificant Bit)となる
Bit 16はアナログ出力AOのフルスケールの1/
2 ”の値を意味する。そしてLSB側より上位ビット
をみると前記デジタル入力とアナログ出力との比例関係
からも明きらかなように常にアナログ出力電圧において
正確に2倍の出力となるようになされている。そしてD
−Aコンバータはデジタル入力信号に応じてBitl〜
Bi t16のうち、その対応するビットのアナログ出
力電圧をたし合わせることにより任意の出力電圧AOを
合成することができるものである(すなわち16ビツト
では2”@−1種の電圧を合成することができるΣ 次に本発明の検査方法について説明する。
Now, based on the above configuration, each bit Bitl to Bi
Considering the weighting of t16, the most weighted bit MSB (Most 51gn1-
If the full scale value of the analog output AO is Fs, then Bit 1, which is the ficant Bit), is 1/2
Fs/2 of LSB
(Least Significant Bit) Bit 16 is 1/1 of the full scale of analog output AO.
2". Looking at the upper bits from the LSB side, as is clear from the proportional relationship between the digital input and analog output, the output is always exactly twice the analog output voltage. and D
- The A converter responds to the digital input signal from Bitl to
Among Bit16, any output voltage AO can be synthesized by adding the analog output voltages of the corresponding bits (that is, in 16 bits, 2"@-1 type of voltage can be synthesized. Next, the inspection method of the present invention will be explained.

第1図の回路において予じめスイッチSWc 。In the circuit of FIG. 1, the switch SWc is installed in advance.

SWdを閉成してコンデンサC,,C2のチャージを放
電した後再びスイッチSWc、SWdを開放する。
After closing SWd and discharging the charges in the capacitors C, C2, the switches SWc and SWd are opened again.

この状態においてスイッチSWbを開放し、スイッチS
Waを閉成し、D−Aコンバータ1にデジタル入力信号
1000・・・00を供給した後、スイッチSWaを開
放し、そのときのアナログ出力電圧をコンデンサC2に
よってホールドするとともに、スイッチSWaを開放し
た状態でスイッチSWbを閉成してD−Aコンバータ1
にデジタル入力信号0111・・・11を供給した後、
スイッチSWbを開放しそのときのアナログ出力電圧を
コンデンサC2によってホールドする。D−Aコジパー
タが理想的な特性を呈している場合MSB側となるピン
トからLSB側となるビットをみるとその出力電圧は常
に正確、に1/2となっていることは、すでに第4図と
ともに説明した。したがってコンデンサC,、C2にチ
ャージされているそれぞれデジタル人力1000・・・
00,0111・・・11に対応するアナログ出力電圧
の関係を比較すると第5図のようになる。
In this state, switch SWb is opened and switch S
After closing Wa and supplying digital input signals 1000...00 to the D-A converter 1, the switch SWa was opened, and the analog output voltage at that time was held by the capacitor C2, and the switch SWa was opened. In this state, switch SWb is closed and D-A converter 1
After supplying digital input signals 0111...11 to
The switch SWb is opened and the analog output voltage at that time is held by the capacitor C2. As shown in Figure 4, when the D-A cosiparter exhibits ideal characteristics, the output voltage is always exactly 1/2 when looking at the bits from the MSB side to the LSB side. explained with. Therefore, each digital power 1000 charged in capacitors C, C2...
A comparison of the analog output voltage relationships corresponding to 00, 0111, . . . , 11 is as shown in FIG.

すなわちコンデンサC7にチャージされている1000
・・・00のデジタル入力信号に対応するアナログ電圧
AOはアナログ出力電圧フルスケール値Rの1/2の電
圧Fs/2となり0111・・・11のデジタル人力信
号に対応するアナログ出力電圧Aoは前記1000・・
・00のデジタル入力信号の場合より、LSBとなるB
i t16に相当する電圧だけ小さくなる。
In other words, the 1000 charged in capacitor C7
...The analog voltage AO corresponding to the digital input signal of 00 is the voltage Fs/2 which is 1/2 of the analog output voltage full scale value R, and the analog output voltage Ao corresponding to the digital human input signal of 0111...11 is as described above. 1000...
・From the case of a digital input signal of 00, B becomes the LSB
It is reduced by the voltage corresponding to it16.

上述の各アナログ出力電圧はゲインAの差動アンプ2に
入力され、ゲインA倍されて出力される。すなわちLS
BとなるBit16に相当する電圧のA倍の電圧が得ら
れるものである。そしてこの出力電圧をウィンドコンパ
レータ3に入力し、その電圧が所定の許容誤差範囲内に
含まれているか否かを判定するものである。すなわち許
容誤差範囲の電圧をムVとすると、ウィンドコンパレー
タ3の特性は、 LSf3−/4− AV≦Vi≦ LSB−A + 、
al/ΔV:許容誤差 vi:ウィンドコンパレータの
入力電圧のとき、ウィンドコンパレータ3の出力は正、
VB > LSB−A + AV”IA < LSB−
A−’V! のトキ、ウィンドコンパレータ3の出力が負となるよう
にしておけばよく、差動アンプ2の出力が、LSBのゲ
インA倍のLSB−Aの電圧に対して許容誤差範囲内で
ある±ΔV内に入っていればウィンドコンパレータ3の
出力が正となって上述の各デジタル信号の比較の結果が
良品であることがわかるものである。
Each of the analog output voltages described above is input to the differential amplifier 2 with a gain of A, multiplied by the gain A, and output. That is, L.S.
A voltage that is A times the voltage corresponding to Bit 16, which is B, is obtained. This output voltage is then input to the window comparator 3, and it is determined whether the voltage is within a predetermined tolerance range. That is, if the voltage within the allowable error range is V, the characteristics of the window comparator 3 are as follows: LSf3-/4- AV≦Vi≦LSB-A + ,
al/ΔV: Tolerance vi: When the input voltage of the window comparator is, the output of the window comparator 3 is positive;
VB > LSB-A + AV"IA < LSB-
A-'V! In this case, it is only necessary to make the output of the window comparator 3 negative, and the output of the differential amplifier 2 is within ±ΔV, which is within the tolerance range for the voltage of LSB-A, which is the gain of LSB multiplied by A. If it is, the output of the window comparator 3 becomes positive, indicating that the above-mentioned comparison result of each digital signal is a good product.

また、許容誤差範囲ΔVは選別範囲を表わしていると見
ることもでき、これを差動アンプ2の入力側に換算する
と、ΔV/Aの電圧となる。
Further, the allowable error range ΔV can be considered to represent a selection range, and when converted to the input side of the differential amplifier 2, it becomes a voltage of ΔV/A.

この関係を図示すると第6図のようになる。This relationship is illustrated in FIG. 6.

同図において縦軸はD−Aコンバータのアナログ出力電
圧Ao、横軸はデジタル入力信号である。
In the figure, the vertical axis represents the analog output voltage Ao of the DA converter, and the horizontal axis represents the digital input signal.

図中、実線で描いた直線はD−Aコンバータの入出力特
性が理想的である場合の特性を示し、その上下に平行に
描かれている点線は、許容誤差限界を示す。すなわち、
この点線で狭まれた領域内にD−Aコンバータの出力が
入っていれば、許容誤差範囲である士△V/A以内であ
ることを示し、そのD−Aコンバータを良品であると判
定することができる。
In the figure, the straight line drawn as a solid line indicates the characteristic when the input/output characteristics of the D-A converter are ideal, and the dotted lines drawn in parallel above and below the straight line indicate the allowable error limit. That is,
If the output of the D-A converter falls within the area narrowed by this dotted line, it indicates that it is within the allowable error range of △V/A, and the D-A converter is determined to be a good product. be able to.

逆に、D−Aコンバータの出力が上記±ΔV/A以上の
誤差を含み、第6図の点線で挾まれた領域外の値をとっ
たときはD−Aコンバータは不良であると判定すること
ができるものである。
Conversely, if the output of the D-A converter contains an error of more than ±ΔV/A and takes a value outside the area surrounded by the dotted lines in Figure 6, it is determined that the D-A converter is defective. It is something that can be done.

すなわち、上記ウィンドコンパレータ3の出力が正であ
れば、そのD−Aコンバータの誤差がΔV/A以内であ
り良品、ウィンドコンパレータ3の出力が負であればΔ
V/A以上の誤差を含んでおり、D−Aコンバータは不
良であるとの判定を行なうことができる。
That is, if the output of the window comparator 3 is positive, the error of the D-A converter is within ΔV/A and it is a good product, and if the output of the window comparator 3 is negative, it is ΔΔ
It contains an error greater than V/A, and it can be determined that the D-A converter is defective.

以上が本発明の検査方法であるが、これだけでは完全で
はない。すなわち第5図において、たとえばMSB以下
のピッ) Bit2〜Bi t16の間の出力電圧にお
いて、Bit2がBit2+ΔX、Bit3がBit3
−ΔX(ΔXは定数)というように、ΔXの誤差を含ん
でいてもそれらを加えたときΔXが相殺されて誤差△X
を見落してしまうことがある。
The above is the inspection method of the present invention, but this alone is not complete. That is, in FIG. 5, for example, in the output voltage between Bit 2 and Bit 16 below MSB, Bit 2 is Bit 2 + ΔX, Bit 3 is Bit 3
-ΔX (ΔX is a constant), even if it includes an error of ΔX, when they are added together, ΔX cancels out and the error ΔX
may be overlooked.

そこで本発明においては、上述のようにMSBビットで
あるBitlと13it2〜Bit16との比較だけで
なく、第7図に示すようにBit2とBit3〜Bi 
t16の比較、さらに第8図に示すようにBit3とB
it4〜Bi t16の比較というように、順次下位ビ
ットへと行なイBit15とBitl6(LSB)の比
較まで15回にわたって比較測定を行なうことにより、
上述のような測定ミスを防止している。そしていずれの
測定においても常に理想的にはLSBビット13it1
6分の差の出力電圧が差動アンプ2より得られるはずで
あるから、すべての場合において対当に測定することが
できる。l 上述の方法によれば、16ピントのD−Aコンバータで
あれば第1図の回路によって30回のサンプリング、1
5回の比較のみによってすべてのビットを検査すること
ができる。また、一般的にはnビットのD−Aコンバー
タであれば2(n−1)回のサンプリングを行ないn 
−1回の出力電圧の比較によって行なうことができるこ
とになる。
Therefore, in the present invention, not only the comparison between Bitl and 13it2 to Bit16, which are the MSB bits, as described above, but also the comparison of Bit2 and Bit3 to Bit16 as shown in FIG.
Comparison of t16, and furthermore, as shown in Figure 8, Bit3 and B
By comparing and measuring 15 times, sequentially going to the lower bits, such as comparing bits 4 to 16, and comparing bits 15 and 6 (LSB),
This prevents measurement errors such as those mentioned above. And in any measurement, ideally the LSB bit 13it1
Since an output voltage with a difference of 6 minutes should be obtained from the differential amplifier 2, it is possible to measure it equally in all cases. l According to the above method, if a 16-pin D-A converter is used, the circuit shown in Fig. 1 will perform 30 samplings and 1
All bits can be tested with only 5 comparisons. In addition, in general, for an n-bit D-A converter, sampling is performed 2(n-1) times.
- This can be done by comparing the output voltages once.

次に上述した測定方法を順次図示すると、第9図に示す
ようになる。すなわち、縦軸D−Aコンバータの出力電
圧AOを、横軸にデジタル人力信号Diをとると、第1
回目の1000・・・00のデジタル入力信号と011
1・・・11のデジタル入力信号の比較を行なった結果
が良であったならば、両デジタル信号を加えた1111
・・・11のデジタル入力信号に対するアナログ出力も
正しいと予測することができる。すなわち第1回目の測
定で図中aで示す位置について人、出力の関係が良であ
ると判定できる。このときのアナログ出力電圧はそれぞ
れO,FSである。
Next, the above-mentioned measuring method is illustrated in sequence as shown in FIG. 9. That is, if the vertical axis is the output voltage AO of the DA converter and the horizontal axis is the digital human input signal Di, then the first
The digital input signal of 1000...00 and 011
If the result of comparing 1...11 digital input signals is good, then 1111 which is the sum of both digital signals
...It can be predicted that the analog output for the 11 digital input signals is also correct. That is, in the first measurement, it can be determined that the relationship between the person and the output is good at the position indicated by a in the figure. The analog output voltages at this time are O and FS, respectively.

第2回目の0100・・・00と0011・・・11の
デジタル入力信号に対する各アナログ出力信号の比較検
査の結果が良であるなら、第1回目と合わせて、デジタ
ル入力信号1100・・・00に対するアナログ出力電
圧も正しいと予測することができる。これを図に示せば
、bで示すように、デジタル入力る。
If the result of the second comparison test of each analog output signal with respect to the digital input signals 0100...00 and 0011...11 is good, then the digital input signal 1100...00 The analog output voltage for can also be predicted to be correct. If this is shown in the figure, as shown by b, a digital input is made.

さらに第3回目の0010・・・ooと0001・・・
11ケシタル入力信号に対する各アナログ出力信号4 
Fsの比較検査の結果が良で、あるなら、第1回目の1
000・・・00との兼ね合いから1010・・・oo
1第1第2 00 、 1110・・・00に対するアナログ出力電
圧すなFs   FS   3 わち、それぞれ−1、1、4 Fsも正しいと予測する
ことができる。この点を図においてCで示す。
Furthermore, the third time 0010...oo and 0001...
Each analog output signal 4 for 11 digit input signals
If the result of the Fs comparison test is good and there is one, then the first
1010...oo due to balance with 000...00
It can be predicted that the analog output voltages Fs FS 3 for 1, 1, 2 00, 1110, . This point is indicated by C in the figure.

このように各ビットを順次比較することにより16ビノ
トでは15回の比較ですべてのビットをチェックするこ
とができるものである。
By sequentially comparing each bit in this manner, in 16 bits, all bits can be checked in 15 comparisons.

以上述べ、たように、本発明のD−Aコンバータの検査
1方法によれば、従来のD−Aコンパ−タカnビットで
ある場合、そのと′p得るすべてのデジタル入力に対し
て対応するアナログ出力電圧を確認す,るため、2n−
1回のサンプリングが必要であったのに対し、わずか2
(n−1)回のサンプリング、(n−1)回の電圧比較
で行なうことができるため、検査回路及び検査工程は著
しく簡素化され、さらに検査時間も大幅に短縮できるた
め、D−Aコンバータが定常状態となってから検査でき
るので、測定の確度を向上させることができる。尚、本
発明の検査方法によれば、D−Aコンバータの出力電圧
のばらつきは本質的に無関係となるため従来のようにミ
ラー積分器の出力電圧と比較するために生じるミラー積
分器の精度で測定限界が決定されるという制約やD−A
コンバータの出力電圧とミラー積分器のゲインを検査の
たびに調整する必要性も全くなくなる等、多くの効果を
有しているものである。
As described above, according to the first method of inspecting a D-A converter of the present invention, if the conventional D-A converter is n bits, To check the analog output voltage, 2n-
Only 2 samples were required compared to 1.
Since the test can be performed with (n-1) times of sampling and (n-1) times of voltage comparison, the test circuit and test process can be significantly simplified, and the test time can also be significantly shortened. The measurement accuracy can be improved since the test can be carried out after the temperature has reached a steady state. According to the inspection method of the present invention, variations in the output voltage of the D-A converter are essentially irrelevant, so that the accuracy of the Miller integrator that occurs when comparing the output voltage of the Miller integrator as in the conventional method is Constraints that measurement limits are determined and D-A
This has many advantages, such as eliminating the need to adjust the output voltage of the converter and the gain of the Miller integrator every time a test is performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明のD−Aコンバータの検査回路を示し
、第2図はD−Aコンバータの入出力の関係を示す特性
図、第3図はD−Aコンバータの動作原理図、第4図は
D−Aコンバータの各ビットの重みづけを示す説明図、
第5図は本発明のD−Aコンバータの検査方法における
第1回目の比較測定を示す説明図、第6図はD−Aコン
バータの入出力特性における許容誤差範囲を示す説明図
、第7図、第8図はそれぞれ第2回目、第3回目の比較
測定を示す説明図、第9図は本発明の検査方法における
各比較測定が順次行なわれていく状態を示す説明図であ
る。 符号の説明 1、・・・・・・被測定D−Aコンバータ2・・・・・
・差動アンプ 3、・・・・・・ウィンドコンパレータBitl〜Bi
t16・・・・・D−Aコンバータの各ピット特許出願
人の名称    アイ ワ株式会社第4図 0
Fig. 1 shows a test circuit for the D-A converter of the present invention, Fig. 2 is a characteristic diagram showing the relationship between input and output of the D-A converter, Fig. 3 is a diagram of the operating principle of the D-A converter, and Fig. Figure 4 is an explanatory diagram showing the weighting of each bit of the D-A converter,
FIG. 5 is an explanatory diagram showing the first comparative measurement in the D-A converter testing method of the present invention, FIG. 6 is an explanatory diagram showing the allowable error range in the input/output characteristics of the D-A converter, and FIG. , FIG. 8 is an explanatory diagram showing the second and third comparative measurements, respectively, and FIG. 9 is an explanatory diagram showing a state in which each comparative measurement is performed sequentially in the inspection method of the present invention. Explanation of symbols 1... D-A converter to be measured 2...
・Differential amplifier 3, ...window comparator Bitl~Bi
t16... Name of patent applicant for each pit of D-A converter Aiwa Co., Ltd. Figure 4 0

Claims (1)

【特許請求の範囲】[Claims] n(nは整数)ビットのD−Aコンバータの少くともL
SBビットを除くn−1個の各ビットについて、そのビ
ットにのみ入力信号が与えられた場合と、そのビットよ
り下位にあるすべてのビットに入力信号が与えられた場
合とをサンプリングして、それらの出力電圧を差動増幅
器にて比較し、その出力電圧の差が前記D−Aコンバー
タの出力側換算値でLSBビットに相当する電圧を中心
として所定の許容誤差範囲内にあるか否かをコンパレー
タで判定することにより、DAコンバータの良否を判定
するようにしてなるDAコンバータの検査方法。
At least L of an n (n is an integer) bit D-A converter
For each n-1 bit except the SB bit, sample the case where an input signal is given only to that bit and the case where an input signal is given to all bits lower than that bit, and calculate the two cases. The output voltages of the DA converter are compared using a differential amplifier, and it is determined whether the difference between the output voltages is within a predetermined tolerance range centered on the voltage corresponding to the LSB bit in the output side conversion value of the DA converter. A method for testing a DA converter, in which the quality of the DA converter is determined by making a determination using a comparator.
JP3723682A 1982-03-11 1982-03-11 Method for inspecting digital-analog converter Granted JPS58154928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3723682A JPS58154928A (en) 1982-03-11 1982-03-11 Method for inspecting digital-analog converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3723682A JPS58154928A (en) 1982-03-11 1982-03-11 Method for inspecting digital-analog converter

Publications (2)

Publication Number Publication Date
JPS58154928A true JPS58154928A (en) 1983-09-14
JPH025340B2 JPH025340B2 (en) 1990-02-01

Family

ID=12491968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3723682A Granted JPS58154928A (en) 1982-03-11 1982-03-11 Method for inspecting digital-analog converter

Country Status (1)

Country Link
JP (1) JPS58154928A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60232721A (en) * 1984-05-02 1985-11-19 Sony Tektronix Corp Testing device for digital/analog converter
JPS621324A (en) * 1985-06-27 1987-01-07 Toshiba Corp Evaluating method for linearity of digital-analog converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539984A (en) * 1976-07-13 1978-01-28 Chino Works Ltd Inspecting apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539984A (en) * 1976-07-13 1978-01-28 Chino Works Ltd Inspecting apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60232721A (en) * 1984-05-02 1985-11-19 Sony Tektronix Corp Testing device for digital/analog converter
JPS621324A (en) * 1985-06-27 1987-01-07 Toshiba Corp Evaluating method for linearity of digital-analog converter

Also Published As

Publication number Publication date
JPH025340B2 (en) 1990-02-01

Similar Documents

Publication Publication Date Title
US4580126A (en) Method of testing analog/digital converter and structure of analog/digital converter suited for the test
US4831381A (en) Charge redistribution A/D converter with reduced small signal error
US5101206A (en) Integrating analog to digital converter
JPS631120A (en) Analog-digital converter
US7659845B2 (en) Analog-to-digital converter with capacitor array
US9553599B1 (en) Techniques for reducing offsets in an analog to digital converter
US4857931A (en) Dual flash analog-to-digital converter
Tewksbury et al. Terminology related to the performance of S/H, A/D, and D/A circuits
US11888494B2 (en) Semiconductor integrated circuit
JP2011041231A (en) Successive approximation type ad (analog/digital) converter and testing method thereof
JPS58154928A (en) Method for inspecting digital-analog converter
JP2013172296A (en) Successive approximation adc and method of testing successive approximation adc
Lee et al. A self calibrating 12b 12 µ s CMOS ADC
JPS5912619A (en) Automatic correcting method of analog-digital converter
JPH03206728A (en) Self-calibration system ad converter and test method therefor
US5041832A (en) Dual flash analog-to-digital converter
JPS61137429A (en) Testing circuit of ad converter
US5099241A (en) Dual flash analog-to-digital converter
JPS6029024A (en) Test equipment for analog-digital converter
JPS5847327A (en) Analog-to-digital converter
JPS60185429A (en) Linearity error correcting circuit in da converter
Holub et al. Measurements of Effective Resolution of ADC in Microconvertor ADUC834
SU1548845A2 (en) Method and device for a-d conversion
JPS61127229A (en) Measuring device of settling time of digital-analog converter
JPH01253664A (en) Threshold measurement with dither