JPS5912619A - Automatic correcting method of analog-digital converter - Google Patents

Automatic correcting method of analog-digital converter

Info

Publication number
JPS5912619A
JPS5912619A JP12170782A JP12170782A JPS5912619A JP S5912619 A JPS5912619 A JP S5912619A JP 12170782 A JP12170782 A JP 12170782A JP 12170782 A JP12170782 A JP 12170782A JP S5912619 A JPS5912619 A JP S5912619A
Authority
JP
Japan
Prior art keywords
digital
output
analog
converter
dac
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12170782A
Other languages
Japanese (ja)
Other versions
JPS634967B2 (en
Inventor
Yasuyuki Matsutani
康之 松谷
Yukio Akazawa
赤沢 幸雄
Atsushi Iwata
穆 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP12170782A priority Critical patent/JPS5912619A/en
Publication of JPS5912619A publication Critical patent/JPS5912619A/en
Publication of JPS634967B2 publication Critical patent/JPS634967B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing

Abstract

PURPOSE:To simplify the measurement of correction amount, by using a comparator and a sample holding circuit provided to an A/D converter for attaining the measurement of correction amount. CONSTITUTION:A voltage synthesizing a low-order and a high-order DAC output when a digital input code of a high-order DAC is set suitably and a low-order DAC is set to full-scale, is Vs, where Da is a set digital code. The other code Db corresponding to the Vs is obtained by sampling and holding the voltage Vs and A/D-converting the result with a local DAC having a characteristic of A. Then, a Dc(=Db-Da) is obtained to all codes of the high-order DAC. Then, an optional analog input voltage Vd is A/D-converted with the characteristic A. A digital code Dg as same as the result of D/A conversion in an ideal characteristic I is obtained by subtracting the Dc from the result of conversion in this case. Thus, the simplicity of the measurement of the correction amount is attained.

Description

【発明の詳細な説明】 本発明はアナログ・ディジタル変換器の自動補正方法に
関し、詳しくは、単紙にし゛〔自動化が容易な補正量の
測定方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic correction method for an analog-to-digital converter, and more particularly, to a method for measuring a correction amount on a single sheet of paper, which can be easily automated.

アナログ・ディジタル変換器におい“〔、ディジタル出
力値の期待値からのずれの大きさを誤差という。この誤
差には量子化誤差、直線性誤差、オフセット誤差などが
あるが、いずれにしてもアナログ・ディジタル変換器の
精度は誤差の大きさで決まるため、該誤差を補正する必
要がある。
In an analog-to-digital converter, the amount of deviation of the digital output value from the expected value is called an error.This error includes quantization error, linearity error, offset error, etc.; Since the accuracy of a digital converter is determined by the magnitude of the error, it is necessary to correct the error.

従来、アナログ・ディジタル変換器(以後N巾変換器と
呼ぶ)の補正量を求めるためには、通常ではコンパレー
タのみにしか接続されない局部ディジタル・アナログ変
換器(以後ローカルDACと呼ぶ)の出力をなんらかの
方法で外部に出力し、このローカルDACの入力コード
に対する出力電圧を高精度電圧計により測定することで
求めていた。しかし、これには次のような欠点がある。
Conventionally, in order to obtain the correction amount of an analog-to-digital converter (hereinafter referred to as an N-width converter), the output of a local digital-to-analog converter (hereinafter referred to as a local DAC), which is normally connected only to a comparator, is somehow The output voltage for the local DAC input code was determined by measuring the output voltage with a high-precision voltmeter. However, this has the following drawbacks.

(1)  高精度な電圧計が必要であり、現在この種の
機器は高価であθ、かつ測定時間が長いため1チツプの
補正量を求めるのに非常な時間を必要とし、生産性が低
下する。
(1) A high-precision voltmeter is required, and currently this type of equipment is expensive and takes a long time to measure θ, so it takes a lot of time to find the correction amount for one chip, reducing productivity. do.

(2)  コンパレータによる誤差を補正出来ない。(2) Errors caused by the comparator cannot be corrected.

(3)  ローカルDAC出力を外部に出力する必要が
ある。
(3) It is necessary to output the local DAC output externally.

(3)の場合、ローカルDACの出力抵抗が低ければ、
ローカルDAC出力を直接外部に出力出来るが、外部出
力のために配線が長くな9、かつ、パッド、ピン等がつ
くため、これらへ誘導される雑音により測定精度が劣化
する。ローカルDACの出力抵抗が高い場合や、前記の
雑音を減少させるため、ローカルDAC出力にバッファ
アンプを接続し、バッファアンプ出力を外部に出力する
方法も考えられるが、この場合、バッファアンプの誤差
が測定値に含まれてしまい測定精度を劣化させる。
In the case of (3), if the output resistance of the local DAC is low,
Although the local DAC output can be directly output to the outside, the wiring for external output is long, and pads, pins, etc. are added, and measurement accuracy is degraded due to noise induced there. When the output resistance of the local DAC is high, or to reduce the noise mentioned above, it is possible to connect a buffer amplifier to the local DAC output and output the buffer amplifier output to the outside, but in this case, the error of the buffer amplifier It is included in the measured value and degrades measurement accuracy.

本発明はこれらの欠点を除去するため、電圧計等の測定
機器の代りに、A/l)変換器が有し゛〔いるコンパレ
ータ、サンプルホールド回路を使用し′〔補正量の測定
を可能にし、補正量の測定の簡易化、生産性の向上を図
るようにしたもので、以下、図面につい゛C詳細に説明
する。
In order to eliminate these drawbacks, the present invention uses a comparator and a sample-and-hold circuit included in the A/L converter instead of a measuring device such as a voltmeter. This is intended to simplify the measurement of the correction amount and improve productivity, and the drawings will be described in detail below.

第1図は本発明の原理説明図である。こ〜で、上位桁の
出力を発生するディジクル・アナログ変換器を上位DA
C1下位桁の出力を発生するディジタル・アナログ変換
器を下位DACと呼ぶことにする。この上位DACと下
位DACを合せたものがローカルDAC−C’ある。第
1図中、Aハo −カルDAC全体の特性であり、Lは
下位DAC1Mは上位DACの特性である。Lは下位I
)A Cのフルスケールであり、pは下位DACのI 
LSBである。上位DACのディジタル入力コードを適
当に設定し、下位DACをフルスケールに設定したとき
の(設定ディジタルコードをDaとする)上位、下位D
AC出力を合成した全体の出力電圧が■、である。
FIG. 1 is a diagram explaining the principle of the present invention. Here, the digital-to-analog converter that generates the output of the upper digit is connected to the upper DA.
The digital-to-analog converter that generates the output of the lower digit of C1 will be referred to as a lower DAC. Local DAC-C' is a combination of the upper DAC and lower DAC. In FIG. 1, A represents the characteristics of the entire DAC, and L represents the characteristics of the lower DAC and 1M represents the characteristics of the upper DAC. L is lower I
) is the full scale of A C, and p is the I of the lower DAC.
It is LSB. Upper and lower D when the digital input code of the upper DAC is set appropriately and the lower DAC is set to full scale (setting digital code is Da)
The total output voltage obtained by combining the AC outputs is .

(1)  電圧V、をサンプルホールド回路でサンプル
ホールドし、Aの特性を有するローカルDACでアナロ
グ・ディジタル変換すると、V5に対応した他方のコー
ドDbを求めることが出来る。そこで、Db  Da 
”” Dc        ・” ・・・−filなる
り。を上位DACの全てのコードに対して求めておく。
(1) By sampling and holding the voltage V in a sample-and-hold circuit and converting it from analog to digital using a local DAC having characteristics of A, the other code Db corresponding to V5 can be obtained. Therefore, Db Da
"" Dc .

これをり。o = 1)。Kとする。次に任意のアナロ
グ入力電圧Vdに対して、該ローカルDACの特性でア
ナログ・ディジタル変換する。このときなる式からり。
Take this. o = 1). Let's call it K. Next, an arbitrary analog input voltage Vd is converted from analog to digital using the characteristics of the local DAC. The ceremony that takes place at this time.

を求め、Dfから該り。を減算することにより、理想特
性■でディジタル・アナログ変換した場合と同様の1)
8なるディジタルコードを得ることが出来る。
Find it from Df. By subtracting
You can get a digital code of 8.

+21  V5をサンプルホールドするかわりに、■、
よりI LSBだけ大きいV5+1をサンプルホールド
し、これに対応するディジタルコードD。を求めて、D
e−(Da+1)=Do−−−−・・・・+3+なる式
から補正量を求めても、同様の補正量を求めることが出
来る。
+21 Instead of sampling and holding V5,
Sample and hold V5+1, which is larger than I LSB, and generate the corresponding digital code D. In search of D
A similar correction amount can also be obtained by calculating the correction amount from the equation: e-(Da+1)=Do---...+3+.

この方法による補正量の測定は電圧計等の測定装置を必
要とせず、ディジタル回路で組み立てられた簡単な制御
、加算回路があれば、補正量を自動測定することが出来
る特長を有する。
Measuring the amount of correction using this method does not require a measuring device such as a voltmeter, and has the advantage that the amount of correction can be automatically measured using a simple control and addition circuit assembled with a digital circuit.

第2図(1)、(2)は本発明のローカル]) A C
の実施例であり、(1)は■5をサンプルホールドする
もの、(2)は■、+1をサンプルホールドするもので
ある。
Figure 2 (1) and (2) are the local areas of the present invention]) A C
(1) is an example in which ■5 is sampled and held, and (2) is an example in which ■, +1 is sampled and held.

(1)の回路は一般的なコンデンサ7レイI) A C
を上位、下位DACとして使用している例である。(2
)の回路は常に接地されているべきICの容量をVre
fとグランドとの間でコントロール端子Cbで切り変え
ることが出来ることを特徴としている。
The circuit in (1) is a general 7-ray capacitor I) A C
This is an example in which DACs are used as upper and lower DACs. (2
) circuit sets the capacitance of the IC, which should always be grounded, to Vre.
It is characterized in that it can be switched between f and ground using the control terminal Cb.

(1)、(210回路ともスイッチSaをグランド側、
S。
(1), (both the 210 circuits have switch Sa on the ground side,
S.

ヘー5e−1をVref側に接続すると、下位DACの
フルスケールが出力され、(2)の回路はさらにスイッ
チSbをVref側に接続すると、下位DACのフルス
ケールよりILSBだけ大きい出力が得られる。このと
き、B(1)〜B(f−hn=1 )までのディジタル
入力を適当に設定してスイッチS5を閉じると、第1図
で示した■5またはv5+1の電圧がサンプルされ、ス
イッチS5を開くとホールドされる。このようにして、
出力OUTがグランドレベルになる様、コンパレータを
使用して逐次比較等の手法でアナログ・ディジタル変換
し、ディジタルコードDbを求める。
When the switch 5e-1 is connected to the Vref side, the full scale of the lower DAC is output, and in the circuit (2), when the switch Sb is further connected to the Vref side, an output larger than the full scale of the lower DAC by ILSB is obtained. At this time, if the digital inputs from B(1) to B(f-hn=1) are appropriately set and switch S5 is closed, the voltage of ■5 or v5+1 shown in FIG. 1 is sampled, and switch S5 When opened, it is held. In this way,
Analog-to-digital conversion is performed using a method such as successive approximation using a comparator so that the output OUT becomes the ground level, and a digital code Db is obtained.

以上説明した様に、本発明の補正方法によれば、従来の
ローカルDACをそのまま使用することも可能で、高精
度電圧計のような測定器等を使用せずに簡易なディジタ
ル回路で補正量の測定が自動的に行うことができるため
、回路規模の増加がなくなり、生産性の向上、コストの
低下が図れる利点がある。
As explained above, according to the correction method of the present invention, it is possible to use a conventional local DAC as is, and the correction amount can be calculated using a simple digital circuit without using a measuring device such as a high-precision voltmeter. Since the measurement can be performed automatically, there is no need to increase the circuit scale, which has the advantage of improving productivity and reducing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、第2図は本発明によるロ
ーカル・ディジタル・アナログ変換器の一実施例を示す
図である。 5o=JL+m〜1・・・グランド、Vref切換スイ
ッチ、8a・・グランド、A人カ切換スイッチ、S、・
・・出方のディスチャージスイッチ、1c〜21n 5
2・・・容量、BO−J+m−1・・・ディジタル入力
、sb・・グランド、Vref切換スイッチ、ca、 
Cb、 I)S80.2 イッチ制御信号端子
FIG. 1 is a diagram illustrating the principle of the present invention, and FIG. 2 is a diagram showing an embodiment of a local digital-to-analog converter according to the present invention. 5o=JL+m~1...Ground, Vref selector switch, 8a...Ground, A person selector switch, S,...
・Discharge switch, 1c to 21n 5
2...Capacity, BO-J+m-1...Digital input, sb...Ground, Vref selector switch, ca,
Cb, I) S80.2 Switch control signal terminal

Claims (1)

【特許請求の範囲】[Claims] (1)  上位桁の出力を発生する第1のディジタル・
アナログ変換器と、下位桁の出力とし゛〔前記第1のデ
ィジタル幸アナログ変換器の最下位桁のディジタル入力
の1ビット分の出力値(ILSBの値)より常に大きい
フルスケール出力を発生する第2のディジタル・アナロ
グ変換器とを具備し、前記第1のディジタル・アナログ
変換器の出力と前記第2のディジタル・アナログ変換器
の出力とを加算し゛〔アナログ出力を得るようにした局
部ディジタル・アナログ変換器を有するアナログ・ディ
ジタル変換器の自動補正方法におい゛〔、前記第1のデ
ィジタル・アナログ変換器ンデイジタル入力コードをセ
ットし、前記第2のディジタル・アナログ変換器の出力
をフルスケール出力もしくはフルスケールよりI LS
Bだけ太きくし、このときの出力電圧をサンプルホール
ドし、アナログ・ディジタル変換によりこの電圧と等し
い電圧を出力するディジタル入力コードを求め、このコ
ードと前設定コードとの差を求め、以下同様にし゛(第
1のディジタル・アナログ変換器の全ディジタル入力コ
ードについ°〔この差を求め、任意の第1のディジタル
・アナログ変換器の入力コードに対する補正量をその入
力コードより小さい入力コードに対する補正量の総和と
することを特徴とするアナログ・ディジタル変換器の自
動補正方法。
(1) The first digital signal that generates the output of the upper digits
an analog converter; a local digital-to-analog converter configured to add the output of the first digital-to-analog converter and the output of the second digital-to-analog converter to obtain an analog output. In the automatic correction method for an analog-to-digital converter having a converter, the first digital-to-analog converter's digital input code is set, and the output of the second digital-to-analog converter is set to full-scale output or full-scale output. ILS from scale
Make it thicker by B, sample and hold the output voltage at this time, find a digital input code that outputs a voltage equal to this voltage by analog-to-digital conversion, find the difference between this code and the preset code, and do the same thing. (For all digital input codes of the first digital-to-analog converter) [Find this difference, and calculate the amount of correction for the input code of any first digital-to-analog converter by the amount of correction for the input code smaller than that input code. An automatic correction method for an analog-to-digital converter, characterized by performing summation.
JP12170782A 1982-07-13 1982-07-13 Automatic correcting method of analog-digital converter Granted JPS5912619A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12170782A JPS5912619A (en) 1982-07-13 1982-07-13 Automatic correcting method of analog-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12170782A JPS5912619A (en) 1982-07-13 1982-07-13 Automatic correcting method of analog-digital converter

Publications (2)

Publication Number Publication Date
JPS5912619A true JPS5912619A (en) 1984-01-23
JPS634967B2 JPS634967B2 (en) 1988-02-01

Family

ID=14817886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12170782A Granted JPS5912619A (en) 1982-07-13 1982-07-13 Automatic correcting method of analog-digital converter

Country Status (1)

Country Link
JP (1) JPS5912619A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245723A (en) * 1986-04-17 1987-10-27 Nec Corp Digital-analog converter
JPS6465069A (en) * 1987-09-03 1989-03-10 Sumitomo Metal Ind Dipped nozzle for continuous casting
US5086020A (en) * 1989-11-28 1992-02-04 Asahi Glass Company Ltd. High zirconia fused cast refractory
US5344801A (en) * 1992-06-26 1994-09-06 Asahi Glass Company Ltd. High zirconia fused cast refractory
US9056797B2 (en) 2012-12-28 2015-06-16 Agc Ceramics Co., Ltd. High zirconia fused cast refractory
KR20190028309A (en) 2017-09-08 2019-03-18 에이지씨 가부시키가이샤 High-zirconia electrocast refractory and method for manufacturing the same
US10815155B2 (en) 2017-09-08 2020-10-27 Agc Ceramics Co., Ltd. High-zirconia electrocast refractory and method for manufacturing the same
KR20230110446A (en) 2020-11-24 2023-07-24 산고반.티에무 가부시키가이샤 high-zirconia electric melting cast refractories

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62245723A (en) * 1986-04-17 1987-10-27 Nec Corp Digital-analog converter
JPH0426562B2 (en) * 1986-04-17 1992-05-07 Nippon Electric Co
JPS6465069A (en) * 1987-09-03 1989-03-10 Sumitomo Metal Ind Dipped nozzle for continuous casting
JP2651444B2 (en) * 1987-09-03 1997-09-10 住友金属工業株式会社 Immersion nozzle for continuous casting of steel
US5086020A (en) * 1989-11-28 1992-02-04 Asahi Glass Company Ltd. High zirconia fused cast refractory
US5344801A (en) * 1992-06-26 1994-09-06 Asahi Glass Company Ltd. High zirconia fused cast refractory
US9056797B2 (en) 2012-12-28 2015-06-16 Agc Ceramics Co., Ltd. High zirconia fused cast refractory
KR20190028309A (en) 2017-09-08 2019-03-18 에이지씨 가부시키가이샤 High-zirconia electrocast refractory and method for manufacturing the same
US10815155B2 (en) 2017-09-08 2020-10-27 Agc Ceramics Co., Ltd. High-zirconia electrocast refractory and method for manufacturing the same
KR20230110446A (en) 2020-11-24 2023-07-24 산고반.티에무 가부시키가이샤 high-zirconia electric melting cast refractories

Also Published As

Publication number Publication date
JPS634967B2 (en) 1988-02-01

Similar Documents

Publication Publication Date Title
EP0740862B1 (en) Pipelined analog-to-digital converter with curvefit digital correction
TWI509997B (en) Data conversion circuitry and method therefor
US7187310B2 (en) Circuit calibration using voltage injection
US7671768B2 (en) Digital-to-analogue converter system with increased performance
US20020014982A1 (en) A/D converter calibration
JPH0348700B2 (en)
US20160079995A1 (en) Error Measurement and Calibration of Analog to Digital Converters
US6310518B1 (en) Programmable gain preamplifier
JPH08505026A (en) Apparatus and method for generating an analog output signal from a digital input word
US4857931A (en) Dual flash analog-to-digital converter
JPS5912619A (en) Automatic correcting method of analog-digital converter
Tewksbury et al. Terminology related to the performance of S/H, A/D, and D/A circuits
JP2011041231A (en) Successive approximation type ad (analog/digital) converter and testing method thereof
US20030098808A1 (en) Differential input A/D converter
Lee et al. A self calibrating 12b 12 µ s CMOS ADC
JPH03206728A (en) Self-calibration system ad converter and test method therefor
JPS59133728A (en) Analog/digital converter
US5099241A (en) Dual flash analog-to-digital converter
JP3351167B2 (en) Battery voltage measurement device
JPS60185429A (en) Linearity error correcting circuit in da converter
Leme et al. Error detection and analysis in self-testing data conversion systems employing charge-redistribution techniques
JPS6333377Y2 (en)
JP2692087B2 (en) Seismograph
JP2017135643A (en) Digital-to-analog conversion device
SU1619198A1 (en) Device for measuring modulus of gain ratio of four-terminal networks