JPS58153995A - 表示装置用ベクトル発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明はストローク書込み陰極線管（ＣＲＴ）表示装置
、特にそのベクトル発生器に関するものである。

従来技術の説明 従来技術ではストローク書込み表示装置の様様なベクト
ル発生装置が知られている。このような表示装置の場合
、個々に１ｉｌＩかれ九ベクトルの合成によって映像が
形成され、一連のベクトルを使用して表示形状およびシ
ンボルを合成する。近年の様々な応用例では、映ＩＩを
回転して表示させることが望ましいことがしばしばある
。

今日のベクトル発生器ではさらに、ベクトルの書込み速
度を正確に制御して書込み速度を現代のデータ処理速度
に匹敵しうるほど充分に高速にし、さらに％制御された
遅い速度でなめらかなベクトルを書き込むことができる
ようにすることが望ましい。遅いベクトルは、従来のＣ
ＲＴ輝度制御回路を使用することなく表示輝度を高める
ことかできるので望ましいことがある。これは、ＣＲＴ
の輝度制御を調整するとしばしば焦点外れを起こすとい
う理由から、望ましい。ベクトルの速度制御を利用して
シャドウマスクカラーＣＲＴおよび透過螢光体カラーＣ
ＲＴの両方のみならず、他の方式のＣＲＴの輝ｔを調整
することもある。

従来技術ではアナログランプ関数を使用したアナログベ
クトル発生器４知られている。このようなアナログベク
トル発、生器はＸランプ関数発生器およびＹランプ関数
発生器を使用して、ベクトルを発生するＣＲＴ偏向信号
を出力する。

Ｘ乗算器およびＹ乗算器を使用して映像を回転させると
精度が低下する。このようなアナログベクトル発生器は
一般に、現在のディジタル指向システムとは両立せず、
精密さに欠け、サイズが大きく、大きな電力を必°畳と
する。従来技術のアナログベクトル発生器の動作特性は
時間および温度によって変化し、素子の経年変化によっ
て表示画像が歪むことになる。

従来技術ではディジタルストロークベクトル発生器も知
られている。従来技術で広く使用されているディジタル
ベクトル発生器の１つの方式では、ＸおよびＹ偏向軸に
それぞれＸおよびＹ０２進レート乗算器を使用している
。２進レート乗算器の並列ディジタル乗算入力は、それ
ぞれ描くべきベクトルの角度の正弦および余弦を含む。

２進レート乗算器のそれぞれに与えられるシステムクロ
ック信号をこの正弦および余弦とかけ算し、これによっ
て正弦および余弦に比例したパルス周波数を有するＸお
よびＹクロックパルス列を発生する。このＸおよびＹク
ロックパルスをそれぞれ２進カウンタで計数シ、その出
力はそれぞれＸおよびＹディジタル・アナログ変換器（
ＤＡＣ）ＫディジタルＸおよびＹ位置信号を４える。Ｘ
およびＹＤＡＣの出力はＣＲＴ　Ｋ　ＸおよびＹ偏向信
号を与える。

ディジタルベクトル発生器で従来用いられている現在の
ＤＡＣは標準的には１２ビツトの幅である。したがって
、１２ビツトＤＡＣを使用したレート乗算ベクトル発、
生器において、正弦および余弦レート入力、レート乗算
器、並びにカウンタはやはり１２ビツトの幅である。し
たがって、１２ビツト分解能を与える現在のＤＡＣでは
４．０９４分の１に分解することができる。このような
りＡＣは、ひとつの値から他の値に変化する場合、約５
００ナノ秒の設定時間を有する。したがって、最大の能
力で動作させる場合、このベクトル発生器＃ｉフルスク
ールのＤＡＣレンジを約１２００マイクロ秒で横切るこ
とができる。このような装置では、レート乗算器のクロ
ック入力は五５メガヘルツである。このベクトルの速度
はＣＲＴ表示装筐に通常必要な速度よりも遅い。

これより少なりビット数を使用すれば、ベクトル速度を
上げることができるが、望ましくない分解能の損失が付
随する。また、レート乗算ベクトル発生器は、レート乗
算器の高い方の周波数のクロック入力を使用することＫ
よって速度を上げる仁とができる。現在のレート乗算器
は１５メガヘルツまでの周波数を受は入れる。そのよう
なりロック入力の場合、速ｆＦ１４倍まで上げることが
できるが、　ＤＡＣから１ビツトをはずせば速度を８倍
に増すことができる。なおそのような装置の場合、ＤＡ
Ｃの設定時間が限られているので、ＤＡＣは約６５メガ
ヘルツの速ｔで更新することができる。

レート乗算ベクトル発生器はＸおよびＹ偏向における分
解能や、高精能ＣＲＴ表示装置に必要なベクトル速度制
御を与えない。レート乗算器の固有の動作のために１ビ
ームはＸおよびＹ方向に連続して動かず、実際にベクト
ルは（１−Ｘ）レー）Ｘ（１−Ｙ）レートに全体として
等しい時間だけ停止する。これによってベクトルは粒状
の外観を呈し、辷れはベクトル速度が低いほど悪化する
。レート乗算ベクトル発生器の場合、乗算器の正弦およ
び余弦レート入力ｔｍらすことＫよって速度を滅するこ
とができる。これＫよってクロックサイクルのうちレー
ト乗算器が何らクロック出力を発生しない部分が増す。

し九がってビーム偏向をしばしば停止し、低い速度のベ
クトルで長い時間停止させるととＫよって速度制御を行
うことができる。したがって。

なめらかな遅いベクトルを発生する代わりに１所望の径
路に沿って明るいドツトが生ずる。

レート乗算器の分解能は、レート乗算器を駆動するクロ
ックの必要周波数が現在のレート乗算器が受は入れる仁
とのできる周波数より高くなければならないので、前述
した稠度を超えてさらＫこれを改善することはできない
。したがって、一連のベクトルからなる複雑な表示画像
を回転させたり、これをパースペクティブに偏向したり
すると、個々のベクトルの誤差が累積されて画質を劣化
させる。レート乗算器は必要な分解能が得られるほど高
速に駆動できないのｆ、カウンタの長さを増してもこの
問題を解決することはできない。ベクトルを段階的に回
転させる場合、一連の正弦および余弦を計算し直すとと
Ｋよって表示されたベクトルを回転させることができる
。前述のようにレート乗算ベクトル発生器の精度および
分解能には制限があるので、正弦および余弦の値を発生
するのに使用する演算の丸め誤差が累積し、回転−ｇＩ
Ｉを歪ませることＫなる。

別々従来技術のベクトル発生器は、１９７８年ダ月１９
日、リチャードＲ，プラウ７　（ＲｌｃｈａｒｄＲ，Ｂ
ｒｏｗｎ）　Ｋ−＠えられ本出願人に譲渡され九［ベク
トル、サークルおよび文字発生機能付きディジタルスト
ローク表示装置Ｊ　’Ｄｉｇｉｔａｌ　８ｔｒｏｋｅＤ
ｉｓｌ）１ａ７Ｗｉｔｈ　Ｖｅｃｔｏｒ、Ｃ１ｒｃｌ＠
ａｎｄ　Ｃｈａｒａｅｔ＠ｒ　Ｇｅｎｅ−ｒａｔｉｏｎ
　Ｃａｐａｂｉｌｉｔ７″と題する米ｆｆｌ特許第４１
１翫８４５号に記載されている。この特許第４１１翫８
６５号のベクトル発生器は、クロックパルスを可逆カウ
ンタに与え、これはＤＡＣを通して表示装置のＸｔたは
Ｙ軸のうちのびとつに偏向電圧を供給するととＫよって
ベクトルを発生する。このクロックパルスはゲートを通
して第２の可逆カウンタに与えられ、これは第２のＤＡ
Ｃを通してＸ□ およびＹ軸のうちの他方の偏向電圧を与える。

このゲートをアキエミュレータのオーバフローによって
制御し、このアキエミュレータはクロックパルスの制御
によってベクトルの所望の勾配を表わす信号を繰返し累
算する。このゲートされえクロックに対応する表示軸に
用いられ九ＤＡＣは、対応する可逆カウンタおよび対応
するアキエミュレータの出力の両方からその入力を取り
出し、解偉度の高い表示を行なう。

なお、前述の特許第４．１１（８４！５号のベクトル発
生器では、ゲートされないクロックを受けた表示軸が精
度および分解能を制限している。したがって、一連のベ
クトルから成る表示映像を回転させる場合、前述したの
と同じ理由により大きな歪みが発生する。また、前述の
特許第４．１１５，８６５号のベクトル発生器は充分な
ベクトル速度制御を行うことができないので、表示輝度
がベクトル書込み速度の関数として制御できない。この
ようなシステムでは、装置の輝度回路によって表示輝度
を制゛□・・御しなければならないので、一般に、輝度
を費えると焦点が習わってしまうので望ましくかい。前
述の特許第４１１翫８６ｉＳ号のベクトル発生器はベク
トル角の関数とじてのベクトル速度が均一でない。この
ような表示システムでは、全てのベクトル角についてベ
クトル速度ができるだけ均一であることが望ましい。前
述の特許第４，１１５．８４ｉＳ号のベクトル発生器は
複雑なオクタントスイッチング装置を使用して４つの表
示直交成分における適切なベクトルの向きを制御してい
る。

発明の概要 本発明は、表示装置のＸおよびＹ軸のそれぞれＫついて
ディジタルアキエミュレータを有するベクトル発生器を
提供するととＫよって、従来技術の前述の欠点の全てｔ
−Ｓ決するものである。本発明の好ましい実施例では、
ＸおよびＹアキエミュレータはディジタル位置信号を各
ＸおよびＹ　ＤＡＣに与え、その出力は各ＸおよびＹ偏
向信号を表示装置Ｋ与える。これらのアキエミュレータ
は各ＤＡＣよシ幅が広く、アキエミュレータの上位ビッ
トはＤＡＣの入力となる。ベクトル角の正弦および余弦
に比例したディジタルＸおよびＹレート信号はＸおよび
Ｙアキエミュレータで累算される。ＸおよびＹレート信
号をその最下位部分でアキエミュレータの内容と組み合
わせる。

好ましい実施例の説明 第１図を参照すると、本発明に使用するアキエミュレー
タが示されている。本発明で＃′ｉこのようなアキエミ
ュレータを２つ使用し、１つはＸ偏向軸に１他の１つは
Ｙ偏向軸に使用する。

本発明の好ましい実施例では、Ｙアキエミュレータは正
弦ベクトルを処理し％ＸＸアキエミュレータ余弦ベクト
ルを処理する。

このアキエミュレータは２４ビツト加算器１０を有し、
これは好ましい実施°例では２の補数の演算を行うよう
に構成されている。加算器１０のＡ入力には２４ビツト
バス１１が接続され、これは累算すべきレート信号を受
信する。

Ｘアキエミュレータでは、Ｘレート信号がベクトル角の
余弦に比例し、ＹアキエミュレータではＹレート信号が
ベクトル角の正弦に比例する。

各アキュきユレータの正弦および余弦入力は１６ビツト
の２の補数のディジタル信号であり、その最上位８ビツ
トの符号も入力されている。

バス１１のディジタルレート信号はベクトル書込み時間
中に入力され、これは正まえは負のいずれでもよく、フ
ルスクリーンレンジの０と１７２５６の間のクロックサ
イクル当如のビーム偏向を制御する値を有する。加算器
１０の２４ビツト出力は２４ビツトマルチプレクサ１ｓ
の入力としてバス１２に与えられる。２４ビツトパス１
４［はマルチプレクサ１５の第２の入力としてベクトル
初期位置（ＸまたはＹ）が与えられる。バス１４はマル
チプレクサ１３に１６ビツト初期位置を与え、この２４
ビツトワードの８つの最下位ビットは０である。マルチ
プレクサ１５のリード１５ＫＦｉマルチ□・プレクサ制
御信号が与えられる。リード１５のマルチプレクサ制御
信号はマルチプレクサ１ｓｔ制御してバス１２ｔたはバ
ス１４のいずれかをマルチプレクサ出力パス１６に接続
する。初期位置パス１４はベクトル発生器の初期位置ロ
ードフェーズにおいてマルチプレクサ出力バス１４に接
続されるが、そのベクトル書込み７エーズでは加算器出
力パス１２がバス１６に一続される。

マルチプレクサ１ｓの２４ビツト出力バス１６は２４ビ
ツトラツチ１７に入力として接続されている。２４ビッ
トバス１．８にはラッチ１７の２４ビ’４）出力が加算
器１０のＢ入力として与えられる。ラッチ１７はまた、
リード１９にマスタクロック信号を受信し、これはバス
１６の２４ビツト入力をラッチ１７にストローブする。

したがって、加算器１０はバス１８の累積され九２４ビ
ットの値をパス１１０２４ビツトレートと組み合わせ、
リード１９の各クロックパルスにおいてその合計がラッ
チ１７にストローブされること：′１□・、・がわかる
。したがって、リード１９の各クロックパルス毎に、バ
ス１１のレート信号とランチ１７の累積された値との合
計がこのラッチの中にストローブされる。このようにし
て、ラッチ１７の普は線形に増減する。２の補数の量を
用いているので、バス１１のレート信号の正弦によって
、ラッチ１７の中の値がこのレート信号で増大するか減
少するかが制御される。リード１９のクロック周波数を
選択して偏向ＤＡＣがラッチ１７からのディジタル値を
等価なアナログ値に変換することができる速度とする。

換言すれば、乙のクロックの周波数はＤＡＣの設定時間
によって許容できる程度の値に選ぶ。

バス１８の２４ビツトの蓄積された傭は次のように利用
する。その最上位ビットは禁止信号であり、ＣＲＴ映像
信号を消去し、ディジタル偏向信号を静止させてスクリ
ーン映像がラップアラウンド現象を呈するのを防ぐ。こ
の現象は、例えば、シンボルが画面の上部から消えて下
部に現われるものである。この禁止ビットを用いる詳細
は後に説明する。バス１８の次の上位１２ピツ）　Ｉｌ
ｌ　ＤＡＣＫ対する偏向信号を与え、これは市販の１２
ピツ）　ＤＡＣのフルレンジを利用している。バス１８
の残りの１８ビツトは、一群のベクトルを回転させたり
、別な変形、例えばパースペクティブを行ったりするＩ
ＩＩＫ多数のベクトルのスパンにわたって発生するビル
ドアップエラーをなくすことＫよって長期間の精度を高
めるものである。

ベクトル書込みの開始に先だって第１図のアキュミュレ
ー、夕を動作させると、マスタクロックが停止し、バス
１４の１６ビツト初期位置がマルチプレクサ１ｓを通し
てラッチ１７にロードされる。リード１９のマスタクロ
ックをスタートさせるととＫよってベクトル書込みが開
始する。以下に述べる方法において、ラッチ１７に与え
られるクロックパルスの数によってベクトルの長さを制
御する。各クロックツ（ルス毎Ｋ。

バス１１のレート信号がラッチ１７における前の普に加
算され、その合計値がラッチ１７に挿入される。このよ
うにしてラッチ１７の値は線形に増減するので、ベクト
ル書込みの偏向電圧が与えられる。

第２１！ｌｌ’を参照する°と本発明に使用するアキエ
ミュレータの好ましい構成が示されている。第２図のア
キエミュレータは実１１には２４ビツトの幅を有し、下
位１６ビツトは加算器、マルチプレクサおよびラッチに
４見られ、上位８ビツトは可逆カウンタに与えられる。

し九がって、１６ビツト加算器５０がそのＡ入力にパス
５１の１６ビツトレ一ト信号を受ける。上に述べたのと
同＠に、加算器５０は２の補数の演算を行い、パス３１
のレート信号が２の補数のフォーマットを有するように
構成されている。パスｓ１のレート信号の最上位ビット
は別なリード！１２に与えられる。加算器５０のオーバ
フロー出力はリード５３に与えられる。逆にレートが負
であれば、リード５２のレー）　ＭＯＢ信号は２進の１
となる。２の補数のフォーマットを使用しているので、
レートが正であると、加算器５０はこのレートをその加
算ｇａＢ人力に与えられ九値に加算し、レートが負であ
れば加算器のＢ入力に与えられ喪値からむのレートをひ
き算する。リード５２および３３の信号を使用して可逆
カウンタを制御し、以下に説明するようＫして２４ビツ
トアキユミユレータの上位８ビツトを発生する。

加算器ｓＯからの最上位バイトは８ビツトバス３５を経
由して８ビット初期位置マルチプレクサ５４０入力とし
て与えられる。１６ビツト初期ベクトル位置（）ｌたは
Ｙ）はパス１６に与えられ、その最下位バイトはマルチ
プレクサ５４の第２の入力として与えられる。リードｓ
７のマルチプレクサ制御信号はマルチプレクサ３４を制
御して初期位置信号の最下位バイトまたは加算器５０か
らの最上位バイトのいずれかを８ビツトマルチプレクサ
出力パス５８１１Ｃ＠続する。

パス３８におけるマルチプレクサ５４０８ビツト出力お
よび加算器ｓＯからの最下位バイト１″′１ は１６ビツトラツチ１′９０１６ビツト入力を与える。

ラッチ５９０１６ビツト出力はパス４゜を通して加算器
５００Ｂ入力として与えられる。

リード４１のマスタクロック信号はラッチ５９をストロ
ーブし、これによってマルチプレクサ５４および加算器
ｓＯから１６ビツトデータを入力する。前に第１図につ
いて説明したのと同様に、リード４１のマスタクロック
信号はＤＡＣの設定時間に応じ走間波数を有する。

したがって、第２図の２４ビットアキエｉｓ−レータの
下位１６ビツトは１°６ビツト加算器５０．８ビツトマ
ルチプレクサ３４および１６ビツトラツチＳ９ｆ用いる
ように構成されていることがわかる。このアキエミュレ
ータの上位８ビツトは８ビツト可逆カウンタ４２に与え
られる。カウンタ４２はパス５６の初期位置信号の最上
位パイ）Ｋよってその初期位置（ＸｔたａＹ）Ｋセット
される。カウンタ４２のクロック入力祉リード４１のマ
スタクロック信号によって与えられ、そのカウンタのア
ップ／ダウン制御はリードｓ２の最上位レートピットに
よって行われる。本実施例において排他的ＯＲゲート４
ｓによって構成された桁上げ論理回路は出力がカウンタ
４２のイネーブル入力に接続されている。排他的ＯＲゲ
ート４３の入力はり−ド５２の最上位レートピットおよ
びリード５５の加算器オーバフロー信号によって与えら
れる。

加算器３０Ｆｉ２の補数の構成をとり、パス５１のレー
ト信号が正のときはカウントアツプし、レート信号が負
のときはカウントダウンする。

排他的ＯＲゲー）４１ｉｊ、レート信号が正であってリ
ード５５にオーバフローがあるか、またはレート信号が
負であってリード５３に桁上げがない場合にのみカウン
タ４２を付勢する。したがって、カウンタ４２は１つの
クロックパルスから次のクロックパルスＶＣ−ｈ１．−
１または０だけ計数を変化させることができるアキエミ
ュレータとして機能する−とが分かる。

加算器３０およびラヅ・チ５９はパス５１のレート信号
を累算する１６ビツト並列アキュミュレータを有する。

カウンタ４２は１６ビツトアキユミユレータからの桁上
げを累算する８ビツトアキユミユレータを構成する。可
逆カウンタ４２は従来のアキエミュレータと比較して簡
略化されているので、アキエミュレータとしてこれを用
いるのが有利である。本装置の欠点は、ベクトルの速度
がクロックサイクル当夛のフルスクリーンレンジの１７
１２８に制限されることである。この速度は本発明の実
際の応用例に対しては充分である。

カウンタ４２からの鍛上位ビットはリード４４に与えら
れ、第１図について前に説明し九禁止ビットとしてこれ
を使用する。カウンタ４２の下位７ビツトはバス４５Ｋ
ＤＡＣの上位７ビツト入力として与えられる。ＤＡＣの
下位５ビツトはラッチ５９の上位５ビツトからバス４６
に与えられる。し友がって、第２図のアキエミュレータ
はＤＡＣビットの１２ビツトすべてを使用するディジタ
“位置信号をり売ることがわかる。ラッチ５９の下位１
１ビツトｉはＤＡＣの入力として与えられないが、第１
図について前に説明したようにベクトル書込み精度を高
める九めに使用される。

第５図を参照すると、前述の累算方法を使用し九ベクト
ル発生器が示されている。このベクトル発生器はＹアキ
エミュレータ５０およびＸアキエミュレータ５１を有し
、これは第１図のアキエミュレータを九は第２図のアキ
エミュレータのいずれか、まえはこれと均等なものを使
用して実現してもよい。第２図のアキエミュレータは本
発明の好まし一実施例を実現するのに使用され、第５図
もこれに従って説明する。

このベクトル発生器はディジタルメモリ５２を有し、１
６ビツ）ＸおよびＹ初期位置信号、１６ビツ）Ｘおよび
Ｙレート信号（余弦および正弦）、並びにベクトル長制
御信号を発生する。

メモリ５２はまた表示装置のロードおよび書込みシーケ
ンスを制御する数々の通常の制御信号も発生する。メモ
リ５２は通常のライクロプロセッサシステムの一部”；
・を成し０、描くべきベクトルを指定する命令シーケン
スを発生し、出力する。第５図のベクトル発生器はまた
、５３で概略的に示し九ベクトル制御回路と、５４で概
略的に示した映像制御回路も有する・ディジタルメモリ
５２はベクトル制御回路ｓｓおよび映像制御回路５４［
制御バス５５を通してシステム制御信号を与える。１つ
のベクトルの初期位置ロードフェーズにおいて、Ｘおよ
びＹ初期位置の値がそれぞれバス５４および５７に与え
られ、ＣＲＴにおけるシンボルの位置會決める。Ｘおよ
びＹ初期位置の値は別々に、また社同時にロードしても
よく、マた、各ベクトルの前に新しい初期位置を与える
か、一群のベクトルの最初のものの前にのみ新しい初期
位置を与えるようＫしてもよ−。初期位置ロード曽５８
を通してベクトル制御回路５５はアキエミュレータ５０
および５１の中のマルチプレクサ３４およびカウンタ４
２（第２図）を制御してその中ＫＸおよびＹ初期位置を
ロードする。

ＸおよびＹレートの値は、一般に各ベクトル毎ＫＪｌｌ
ｆｉるが、ベクトル書込み時間においてラッチされる。

したがってディジタルメモリ５２はＸレート信号および
Ｙレート信号を各ラッチ５９および６０に与える。一般
に各ベクトルは異なった長さを有し、ベクトル書込み７
エーズの前にロードされる。この長さの値は制御パス５
５に与えられ、ベクトル長制御回路６１にロードされる
。ベクトル長の値は書込むべきベクトルの初めから終り
までのクロックパルスの数を指定する。制御パス５５の
信号の制御によって、ベクトル制御回路５５はベクトル
クロック信号をリード６２からアキエミュレータ５０お
よび５１に与えることでベクトルの書込みを開始する。

リード６２のベクトルクロックパルスは第１図および第
２図のマスタクロック人力に与えられる。リード６２の
ベクトルクロックパルスはｔ九、ベクトル長制御回路６
１にも与えられ、そとで、そのベクトルの指定された数
のクロックパルスを受けるとペク°トル信号の終了がベ
クトル制御回路５１に、与えられる。このベクトル長制
御を行うために２進カウンタを使用してもよい。ベクト
ル制御回路５３がベクトル信号の終了を受信すると、ベ
クトルクロツク６２が停止し１次のベクトルの命令をデ
ィジタルメモリ５２からリード６ｓのメモリシーケンス
制御信号によって要求する。ベクトルの書込み中、ベク
トル制御回路５ｓは映像制御回路５４を駆動して、ＣＲ
Ｔ映像増幅器６４を通してＣＲＴ表示装置に映像信号を
与える。映像制御回路５４を制御して、所定のベクトル
の映像信号を消去しえり、輝度レベルを指定したり、カ
ラー表示装置にあっては色を指定したりしてもよい。本
発明は、　１９８１年９月２２日ナープスン（Ｎａｒマ
・５ｏｎ）他により出願され、本出願人に譲渡され九「
陰極線管表示システムにおけるカラーおよび輝度トラッ
キングＪ　＠Ｃｏ１ｏｒ　ａｎｄ　Ｂｒｉｇｈｔｎ＠ｓ
ｓＴｒａｃｋｉｎｇ　ｉｎ　ａ　Ｃａｔｈｏｄ＠Ｒａｙ
　Ｔｕｂｅ　Ｄｉｓｐｌａｙ　１ｓｔａｎ”と題する米
！ｉ１１％許出願第！ｉｏｎ、４５１号のＣＲＴ表示シ
ステム用のベクトル発生器として使用することができる
。

ＸおよびＹアキュミュレー／’５１および５０のそれぞ
れは各ＸＤＡＣ４！およびＹ　ＤＡＣｄ　６に各１２ビ
ツトオフスクリーンラツチ６７および６８を通して１２
個のＤＡＣビットを与える。ＸおよびＹ　ＤＡＣ６５お
よび６６はＸおよびＹアナログ位置信号を各ＸおよびＹ
　ＣＲＴ偏向回路６９および７０に与える。アキュミュ
レータ５０および５１からのＤＡＣピットは前に説明し
友ものであり、第２図のバス４５および４６によって与
えられる。オフスクリーンラッチ６７および６８はまた
リード７１および７２に各アキュミエレータ５１および
５０からそれぞれＸおよびＹオフスクリーンビットを受
ける。リード７１および７２のオフスクリーンビットは
第２図のリード４４について前に説明したようＫして与
えられる。

オフスクリーンラッチ６７および６８は、リード７１お
よび７２のそれぞれのＸおよびＹオフスクリーンビット
によって付勢されたときのみベクトルデータをナキエミ
°エレータ５１およ１！ び５０からＤＡＣ６ｓおよび６６に転送する。ラッチ６
７および６８ｆ使用してＤＡＣ６ｓおよび６６がシンボ
ルをラツプアラクｙドしてしまうのを紡ぐ。これＦｉｌ
例えば、シンボルがスクリーンの上部から消えスクリー
ンの下部から現われるものである。ラッチ６７および６
８はそのベクトルがスクリーンに戻ってくるまでベクト
ルの位置をスクリーンの縁部に静止させておく。

ＸおよびＹ第２スクリーンピッ、トは、ベクトルがスク
リー７からはずれるときに映像制御回路５４を通してそ
の映像信号を消去するためにも使用する。前述し九各ア
中ユンユレータからの禁止ビットはこれらの機能を制御
する。

このように、前述の累算方法によってベクトルが点とと
に発生し、その場合ベクトル角の余弦および正弦を各Ｘ
およびＹアキュミュレータに繰返し加算することがわか
る。正弦および余弦を用いるととｋよって書込み速度が
すべての角度において確実に一定となる。１６ビツトの
角度データを２４ビツトアキエミユレータの下位ピッ）
Ｋ加算し、偏向ＤＡＣはその上位ビットから入力を受信
する。正弦および余弦のワードの大きさを適切に選択す
ることｋよってプロセッサはどんな書込み速度を選択す
ることもできる。書込み速度を変えるには、正弦および
余弦のワードをそれぞれ所定の書込み速度制御定数でか
け算し、与えられたベクトル角について余弦に対する正
弦の比を一定に保つようにする。

この余弦対正弦比信号を変えることによってベクトル角
を調整する。相続くベクトルの間でアキュミュレータが
クリアされることはないので、複雑な図形も認鐵しうる
ほどの歪みを受けることなく回転させることができる。

各ステップが見分けられないほど、またすべての線が連
続して一致するようになめらかに、閉じた曲線が閉じた
状１Ｗｌｔ−保ち、回転を行うことができる。本発明に
よれば、正確なベクトルの位置決めと、遅いベクトルに
対してさえも非常に良好な速度制御を行うことができる
。２４ビツトの位置を保ちながら１６ビツトの位置のデ
ータを累算するので高い精度が実現される。１２個のＤ
ＡＣビットのすべてを両方の軸に使用し、累積され九丸
め誤差を支障ない程度に無視できる大きさまで減らすこ
とができる。

データおよびアキエミュレータに２の補数のフォーマッ
トを使用しているので、ベクトルの全ての直交成分を複
雑なスイッチングを使用しないで位置決めすることがで
きる０本発明のベクトル発生器は高い分解能を与えるが
、低い計算速度で動作する。本実施例において、ベクト
ルの開始点Ｆｉ１４５８４分の１の精度で指定される。

ベクトルの各点は、その位置を決めるときに１８００万
分の１の固有の精度を有し、表示された各点の精度ｔｉ
ｔ　ＤＡＣＫよって４，０９６分の１に制限される。そ
の出力ベクトルは、前述の従来技術のレート乗算ベクト
ル発生器よシ８倍も理想の線に近い。さらに１本！１１
１で＃ｉ２の補数の演算フォーマットを使用しているの
で、どんな組合せでも正または負の累算された値から正
まえは負の量を加算し九り減算しえ夛し七表示装置のす
べての直交成分に適切なベクトルの向きおよび大きさを
与えることができることがわかる。

ＣＲＴ表示装置を使用した本発明の好ましい実施例につ
いて説明したが、本発明は、ディジタルアドレス指定の
有無によらず、例えばＸ−Ｙプロッタおよびパネルディ
スプレイなどの他の表示方法にも適用できることはわか
る。また、１６ビツトのレートおよび初期位置信号、２
４ビツトのアキエミュレータ、並びに１２ビツトのＤＡ
Ｃ＆Ｃついて本発明を説明したが、本発明はことに説明
した以外のワード長を有する信号および構成要素を用い
て同じ効果を得ることができる。第１図および第２図に
ついては、第１図のマルチプレクサ１５は２４ビツトの
幅を持つものとして示されているが、第２図のマルチプ
レクサ５４は加算器ｓＯの最上位バイトの幅しか有さな
いものとして示されている。しかし、第１図の実施例に
これより短いマルチプレクサを用い、第２図の実施例に
これより長いマルチ） プレクサを使用して本よ゛いことがわかる。

本発明をその好ましい実施例について説明したが、ここ
で使用した用語は説明のためのものであって制限するた
めの４のではなく、本発明の広い態様に従って本発明の
範囲および精神を逸脱することなく特許請求の範囲の記
載の範囲内で変更を行うことができることを理解すべき
である。

要約すると、ベクトル発生器はＸおよびＹのディジタル
・アナログ変換器を有し、ＸおよびＹ偏向電圧を陰極線
管表示装置に供給する。ＸおよびＹデイジタルアキエミ
五レータはＸおよ　　１びＹディジタル・アナログ変換
器に各入力を与える。アキエミュレータのワード長はデ
ィジタル・アナログ変換器のそれよりも広く、ディジタ
ル・アナログ変換器はアキエミュレータの上位桁からそ
の入力を取り出す。ＸレートおよびＹレート信号はベク
トル角の正弦および余弦に比例し、各アキエミュレータ
に入力として加えられ、これらのアキエミュレータはレ
ート信号をアキエミュレータの現在の内容に累算して線
形に変化するＸおよびＹ偏向信号を発生する。

アキエミュレータの正弦対余弦比入力を変えることによ
ってベクトル角を調整し、正弦および余弦信号を増減し
、両者の比を同じに保つことによってベクトルの速度を
制御する。好ましくは、このアキエミュレータは加算器
およびラッチの組合せによって実現され、アキエミュレ
ータの最下位部分を与え、可逆カウンタがその最上位部
分を与える。

【図面の簡単な説明】

第１図は本発明を実施するのに使用するアキエミュレー
タの概略ブロック図、 第２図は本発明を実施するのに使用するアキエミュレー
タの別な構成管示す概略ブロック図。 第５図は本発明によって構成されたベクトル発生器の概
略ブロック図である。 ５０．５１・・・アキエミュレータ ５２・・・ディジタルメモリ ５５・・・ベクトル制御回路 ５４・・・映像制御回路　５９　、６０−　　レートラ
ッチ６１・・・ベクトル長制御回路 ６５．６６・・・ディジタル・アナログ変換器（ＤＡＣ
）６７．６８・・・オフスクリーンラッチ６９．７０・
・・ＣＲＴ偏向回路

Claims (1)

1. 【特許請求の範囲】 １、　　ＸおよびＹ表示軸と、それぞれその九めのＸお
   よびＹ偏向手段とを有し、該偏向手段はそれぞれディジ
   タルＸおよびＹ偏向信号に応動じ、それぞれ所定のビッ
   ト数を含む表示装置用ベクトル発生装置、において、該
   ベクトル発生装置はディジタルＸレート信号源と、 ディジタルＸレート信号源と、 前記所定のビット数より多いビット数を有するディジタ
   ル出方信号を発生し、その上位ビットが前記ディジタル
   Ｘ偏向信号を与え、該Ｘレート信号に応動してその累算
   を行うＸアキエζエレータ手段と、 前記所定のビット数より多いビット数のディジタル出力
   信号を発生し、その上位ビットが前記ディジタルＹ偏向
   信号を与え、＃Ｙレート信号に応動してその累算を行う
   Ｙアキュミュレータ手段とを含むことを特徴とする表示
   装置用ベクトル発生装置。 Ｌ　特許請求の範囲第１項記載のベクトル発生装置にお
   いて、前記ディジタルＸおよびＹレート信号は、それぞ
   れ前記ＸおよびＹアキュミュレータ手段より少ないビッ
   ト数を有し、それぞれ前記ＸおよびＹアキエミエレータ
   手段に加えられてその下位ピッ）Ｋついて累算を行うこ
   とを特徴とするベクトル発生装置。 五　特許請求のＩｌ！Ｈ第１項記載のベクトル発生装置
   において、前記ＸおよびＹレート信号のうちの一方は発
   生すべきベクトルの角度の正弦を表わし、皺レート信号
   の他方は前記角度の余弦を表わすことを特徴とするベク
   トル発生装置。 ４．４Ｉ許請求の範囲第１項記載のベクトル発生装置に
   おいて、前記ＸおよびＹアキエミュレータ手ｐは、該ア
   キ：Ｌｉ−レータ手段をそれぞれディジタルＸおよびＹ
   初期位置信号でプリセットする手段を含むととｔ４１黴
   とするベクトル発生装置。 ａ＠許請求の範囲第１項記載のベクトル発生装置におい
   て、前記表示装置は、ビームを有する陰極線管手段と、
   該ビームをそれぞれ前記ＸおよびＹ表示軸に沿って位置
   決めする九めのＸおよびＹビーム偏向手段とを含むこと
   を特徴とするベクトル発生装置。 ｉｓ許饋求の範囲第５項記載のベクトル発生装置におい
   て、前記ＸおよびＹ偏向手段は、それぞれＸおよびＹビ
   ーム偏向手段と、それぞれ前記ディジタルＸ＞よびＹ偏
   向信号に応動じて対応するＸおよびＹアナログ位置信号
   をそれぞれ前記ＸおよびＹビーム偏向手段に与えるＸお
   よびＹディジタル・アナログ変換手段とを含む゛ことを
   特徴とするベクトル発生装置。 ７、　特許請求の範囲第２項記載：のベクトル発生装置
   において、前記ＸおよびＹアキエ電エレータ手段はそれ
   ぞれ。 第１および第２の入力並びに出力を有する加算手段と、 第１および第２の入力並びに出力を有し、第１の入力が
   前記加算手段の出力を受けるように接続されたマルチプ
   レクサ手段と、 入力および出力を有し、―入力が前記マルチプレクサ手
   段の出力に接続され、 前記出力が前記加算手段の第１の入力に接続され、前記
   加算手段の第２の入力が前記ディジタルレート信号を受
   けるように接続されたラッチ手段とを含み、 皺ラッチ手段はクロック入力を有し、該ラッチ手段の入
   力に与えられ九信号を該ラッチ手段の中にラッチし、 前記ＸおよびＹアキュミュレータ手段の前記ラッチ手段
   の上位ビットはそれぞれ前記ディジタルＸおよびＹ偏向
   信号を４えることを特徴とするベクトル発生装−６ ａ　＃！許請求の範囲第７項記載のベクトル発生装置に
   おいて、前記ＸおよびＹアキュミュレータ手段の前記マ
   ルチプレクサ手段の第２の入力はそれぞれ、ディジタル
   ＸおよびＹ初期位置信号を受けるように接続され、これ
   Ｋよって前記ＸおよびＹアキ：Ｌｉミニレータ段をプリ
   セットする手段に前記ディジタルＸおよびＹ初期位置信
   号を４えることを特徴とするベクトル発生装置。 ９、　特許請求の範囲第２項記載のベクトル発生装置に
   おいて、前記Ｘおよび會アキュ電ユレータ手段はそれぞ
   れ、 該アキュミエレータ手段の最下位部分を構成する下位ビ
   ットアキエ２エレータと、 該下位ビットに応動じ、そのオーバフローを計数する可
   逆カウンタとを含皐、該可逆カウンタは前記アキュミエ
   レータ手段の最上位部分を構成することｔ−特徴とする
   ベクトル発生装置。 ｔａ　　＠許請求の範囲第９項記載のベクトル発生装置
   において一前配下位ビットアキュミエレータは、 加算器と、 該加算器に応動するマルチプレクサと、該マルチプレク
   サに応動するラッチと會含み、前記加算器は肢ラッチの
   出力に応動し、前記ラッチはクロック入力を有し、該ラ
   ッチの入力に４見られた信号を該ラッチの中にラッチす
   ることｔ−特徴とするベクトル発生装置。 １１、ｑ＃許請求の範囲第１０項記載のベクトル発生装
   置において、前記マルチプレクサは前記加算器と□前記
   ラッチとの関Ｋｌｌ続され、前記加算器の出力の一部を
   前記ラッチに転送し、前記加算器の出力の残りの部分を
   前記ラッチに直接転送することｔ４Ｉ徴とするベクトル
   発生装置。 １２、特許請求の範囲第１０項記載のベクトル発生装置
   において、腋ベクトル発生装置はさらＫ。 前記ディジタルレート信号の最上位ビットおよび前記加
   算器のオーバフローに応動して前記カウンタを制御し、
   前記下位ピットアキュミュレータのオーバ７０−を計数
   するオーバフロー論理回路を含むことを特徴とするベク
   トル発生装置。 １＆　特許請求の範囲第９項記載のベクトル発生装置に
   おいて、前記ディジタル偏向信号はそれぞれ、少なくと
   亀前記カウンタの出力ビットの一部および前記下位ビッ
   トアキュミュレータの上位ビットから成ることを特徴と
   するベクトル発生装置。 １４　４１許請求の範囲第１０項記載のベクトル発生装
   置において、前記ディジタル偏向信号はそれぞれ、少な
   くとも前記カウンタの出力ビットの一部および前記ラッ
   チの上位ビットから成ることを特徴とするベクトル発生
   装置。 １＆　特許請求の範囲第１０項または第１１項に記載の
   ベクトル発生装置において、前記カウンタおよび前記マ
   ルチプレクサはディジタル初期位置信号を受けるようＫ
   ｍ続され、これＫよって前記ＸおよびＹアキュミエレー
   タ手段をそれぞれディジタルＸおよびＹ初期位置信号で
   プリセットすることを特徴とするべ夛トル発生装置。 １４　　特許請求の範囲第４項記載のベクトル発生装置
   において、前記ＸおよびＹアキュミエレータ手段は２の
   補数の論理演算を行うように構成され、前記ディジタル
   Ｘおよび８Ｙレ一ト信号並びに前記ディジタルＸおよび
   Ｙ初期位置信号は２の補数のフォーマットを有すること
   を特徴とするベクトル発生装置。 １７％許請求の範囲第８項記載のベクトル発生装置にお
   いて、前記加算器手段け２の補数の論理演算を行うよう
   に構成され、前記ディジタルＸおよびＹレート信号並び
   に前記ディジタルＸおよびＹ初期位置信号＃−ｉ２の補
   数のフォーマットを有する仁とを特徴とするベクトル発
   生装置。 １ａ　　％許請求の範囲第１５項記載のベクトル発生装
   置において、前記加算器は２の補数の論理演算を行うよ
   うに構成され、前記ディジタルレート信号および前記デ
   ィジタル初期位置信号は２の補数のフォーマットを有す
   ることを特徴とするベクトル発生装置。 １′１゜ １９　　特許請求の範囲ｇ″：６項記載のベクトル発生
   装置において、皺ベクトル発生装置はさらＫ。 前記ディジタルＸおよびＹ偏向信号を前記ＸおよびＹデ
   ィジタル・アナログ変換器手段にそれぞれ接続するＸお
   よびＹオフスクリーンラッチを含み、該ＸおよびＹオフ
   スクリーンラッチは、それぞれ前記ＸおよびＹアキエミ
   エレータ手段の最上位ビットに応動して前記各上位ビッ
   トの制御によってそれぞれ前ディジタルＸおよびＹ偏向
   信号を静止させることを特徴とするベクトル発生装置。 ２（Ｌ　　Ｉｌ／＃許請求の範囲第７項記−のベクトル
   発生装置において、 前記表示装置はビームを有する陰極線管手段と、該ビー
   ムをそれぞれ前記ＸおよびＹ表示軸に沿って位置決めす
   るＸおよびＹビーム偏向手段とを含み、 前記ＸおよびＹ偏向手段は、それぞれ前記ＸおよびＹビ
   ーム偏向手段と、それぞれ前記ディジタルＸおよびＹ偏
   向信号に応動して対応するＸおよびＹアナログ位置信号
   をそれぞれ前記ＸおよびＹビーム偏向子ｊｔＫ与えるＸ
   およびＹディジタル・アナログ変換器手段とを含むこと
   を特徴とするベクトル発生装置。 ２１、　４Ｉ許請求の範囲第２０項記載のベクトル発生
   装置において、該ベクトル発生装置はさらに１前記デイ
   ジタルＸおよびＹ偏向信号をそれぞれ前記ＸおよびＹデ
   ィジタル・アナログ変換器手段に接続するＸおよびＹオ
   フスクリーンラッチを含み、該ＸおよびＹオフスクリー
   ンラッチはそれぞれ前記ＸおよびＹアキュミュレータ手
   段の前記ラッチ手段の最上位ピッ）Ｋ応動じて前記各上
   位ビットの制御によって前記ディジタルＸおよびＹ偏向
   信号を静止させることを特徴とするベクトル発生装置。 ２、特許請求の範囲第１５項記載のベクトル発生装置に
   おいて、前記表示装置は、ビームを有する陰極線管手段
   と、皺ビームをそれぞれ前記ＸおよびＹ表示軸に沿って
   位置決めするＸおよびＹビーム偏向手段とを含み、 該ＸおよびＹ偏向手段は、それぞれ前記ＸおよびＹビー
   ム偏向手段と、それぞれ前記ディジタルＸおよびＹ偏向
   信号に応動して対応するＸおよびＹアナログ位置信号を
   前記ＸおよびＹビ−五偏向手段にそれぞれ与えるＸおよ
   びＹディジタル・アナログ変換器手段とを含むことを特
   徴とするベクトル発生装置。 ２、特許請求の範囲第２２項記載のベクトル発生装置に
   おいて、該ベクトル発生装置はさらに、前記ディジタル
   ＸおよびＹ偏向信号をそれぞれ前記ＸおよびＹディジタ
   ル・アナログ変換器手段に接続するＸおよびＹオフスク
   リーンラッチを含み、該ＸおよびＹオフスクリーンラッ
   チは、それぞれ前記ＸおよびＹアキュミュレータ手段の
   前記カウンタの最上位ピッ）Ｋ応動じて前記各上位ビッ
   トの制御によって前記ディジタルＸおよびＹ偏向信号を
   静止させることを特徴とするベクトル発生装置。 ２、特許請求の範囲第１項記載のベクトル発生装置にお
   いて、皺ベクトル発生装置はさらに１前記ＸおよびＹア
   キュミュレ六″ｉり手段における前記ＸおよびＹレート
   信号の累算をそれぞれ制−するクロックパルスＩＩト、 ベクトル長信号に従って前記ＸおよびＹアキユミエレー
   タ手段に与えられたクロックパルスの数を制御する手段
   とを含み、 これｋよって発生したベクトルの長さを制御することを
   特徴とするベクトル発生装置。 ２、特許請求の範囲第７項を九は第１０項に記載のベク
   トル発生装置において、該ベクトル発生装置はさらに１ 前記クロック人力に接続され、それぞれ前記ＸおよびＹ
   アキュミエレータ手段における前記ＸおよびＹレート信
   号の累算を制御するクロックパルス源と、 ベクトル長信号に従って前記クロック人力に与えられた
   クロックパルスの数を制御する手段とを含み、 これＫよって発生したベクトルの長さを制御することを
   特徴とするベクトル発生装置。 Ｉｌｌ′・