JPS5815349A - パルスコ−ド変調装置 - Google Patents
パルスコ−ド変調装置Info
- Publication number
- JPS5815349A JPS5815349A JP11389981A JP11389981A JPS5815349A JP S5815349 A JPS5815349 A JP S5815349A JP 11389981 A JP11389981 A JP 11389981A JP 11389981 A JP11389981 A JP 11389981A JP S5815349 A JPS5815349 A JP S5815349A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- pcm
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はパルスコード変調(PCM)装置に於ける変調
並びに復調方式に係り、特に少いビット数で犬なるダイ
ナミックレンジを得るよう処したパルコード変調装置に
関する。
並びに復調方式に係り、特に少いビット数で犬なるダイ
ナミックレンジを得るよう処したパルコード変調装置に
関する。
近時、音声信号や、各種データ、更には映像信号までP
CMを採用した機器が用いられ、PCMは記録、再生等
にも広く利用され始めている。これら諸装置では、PC
Mを用いるためK、少いビット数で広いダイナきツクレ
ンジを取扱うことか要求される。この要求を達成するた
めの1つの方法と1して、差分パルスコード変調(DP
CM)を用いることが考えられる。該DPCMは、サン
プル信号の変化分をPCM伝送するため、低い周波数で
は大きなダイナミックレンジが得られるが、直流分を伝
送することか出来ないため、直流分を必要とする欠点が
あり、特に磁気記録再生装置や、映像信号を取扱う場合
には、問題があった。
CMを採用した機器が用いられ、PCMは記録、再生等
にも広く利用され始めている。これら諸装置では、PC
Mを用いるためK、少いビット数で広いダイナきツクレ
ンジを取扱うことか要求される。この要求を達成するた
めの1つの方法と1して、差分パルスコード変調(DP
CM)を用いることが考えられる。該DPCMは、サン
プル信号の変化分をPCM伝送するため、低い周波数で
は大きなダイナミックレンジが得られるが、直流分を伝
送することか出来ないため、直流分を必要とする欠点が
あり、特に磁気記録再生装置や、映像信号を取扱う場合
には、問題があった。
更に、直流成分を必要としない音声等のオーディオ信号
でも、再生時に最初の状態がずれたり、途中でドロップ
アウト等で誤り信号が挿入された時本来発生しなかった
直流成分が発生し、デジタル−アナログ変換系等でクリ
ップを起す欠点もあった。
でも、再生時に最初の状態がずれたり、途中でドロップ
アウト等で誤り信号が挿入された時本来発生しなかった
直流成分が発生し、デジタル−アナログ変換系等でクリ
ップを起す欠点もあった。
本発明は、叙上の如き欠点を除去したPCM装置を提供
するものであり、本発明の目的とするところは、ドロッ
プ・アウト等があっても、或は信号が変化しても、自動
的に正しい状態に戻り、広いダイナミックレンジの得ら
れるPCM@置を得んとするもので、そのため、本発明
では、入力信号の差分なPCM化するDPCMを基本と
し、人力信号の極性が反転した最初のデータのみ差分信
号をとらす、直接PCMデータとして伝送することを特
徴とするものである。
するものであり、本発明の目的とするところは、ドロッ
プ・アウト等があっても、或は信号が変化しても、自動
的に正しい状態に戻り、広いダイナミックレンジの得ら
れるPCM@置を得んとするもので、そのため、本発明
では、入力信号の差分なPCM化するDPCMを基本と
し、人力信号の極性が反転した最初のデータのみ差分信
号をとらす、直接PCMデータとして伝送することを特
徴とするものである。
以下、本発明の1実施例を第1図乃至第6図について詳
記する。
記する。
第1図は、本発明のPCM装置の系統図、第2図はその
説明用の波形図である。
説明用の波形図である。
第1図に示す本発明の例では、入力端子(Tt)にはア
ナログデータな入力し、これをサンプルホールド回路(
1)に加える。クロック入力端子(T2)に加えた第2
図Eに示すサンプリング周波数f、(以下クロック(e
)と記す)で、アナログデータをサンプリングホールド
して、第2図Aに示す波形(a)をサンプルホールド回
路(1)より得る。サンプルホールド回路(1)よりの
サンプルホールドされた波形(a)は、次段のアナログ
−デジタル変換回路(2)によって、サンプル電圧に対
応したデジタル符号(a′)となされる。
ナログデータな入力し、これをサンプルホールド回路(
1)に加える。クロック入力端子(T2)に加えた第2
図Eに示すサンプリング周波数f、(以下クロック(e
)と記す)で、アナログデータをサンプリングホールド
して、第2図Aに示す波形(a)をサンプルホールド回
路(1)より得る。サンプルホールド回路(1)よりの
サンプルホールドされた波形(a)は、次段のアナログ
−デジタル変換回路(2)によって、サンプル電圧に対
応したデジタル符号(a′)となされる。
本発明では、解り易くするため、第2図Aの(a′)で
示すように、デジタル信号をアナログ信号に対応させて
表示して示す。アナログ−デジタル変換回路(2)の出
力(a′)は、次段のサンプルメモリ回路(3)K供給
される。このサンプルメモリ回路(3)は、出力(a′
)の1サンプルづつのデータをメモリして、出力する。
示すように、デジタル信号をアナログ信号に対応させて
表示して示す。アナログ−デジタル変換回路(2)の出
力(a′)は、次段のサンプルメモリ回路(3)K供給
される。このサンプルメモリ回路(3)は、出力(a′
)の1サンプルづつのデータをメモリして、出力する。
該サンプルメモリ回路(3)よりの出力は、アナログ−
デジタル変換回路(2)よりの出力データ(a′)より
1データ遅れて出力され、次段の減算回路+51 K与
えられる。該減算回路+51には、アナログ−デジタル
変換回路(2)よりの出力データ(a′)も与えられて
いるために、減算回路(5)は、サンプルメモリ回路(
3)の出力をアナログ−デジタル変換回路(2)よりの
出力データ(a′)より減算することで、サンプル毎の
変化分、即ち差分Δに対応したデータ(b)を出力する
。これをアナ日グ値に対応して示すと、第2図Bに示す
如くなる。
デジタル変換回路(2)よりの出力データ(a′)より
1データ遅れて出力され、次段の減算回路+51 K与
えられる。該減算回路+51には、アナログ−デジタル
変換回路(2)よりの出力データ(a′)も与えられて
いるために、減算回路(5)は、サンプルメモリ回路(
3)の出力をアナログ−デジタル変換回路(2)よりの
出力データ(a′)より減算することで、サンプル毎の
変化分、即ち差分Δに対応したデータ(b)を出力する
。これをアナ日グ値に対応して示すと、第2図Bに示す
如くなる。
上述は、一般的なりPCMであり、第2図Aの(1)と
第2図Bの(b)との波形を比べれは明らかな如く、低
い周波数レベルではレベルが下り、高い周波数ではレベ
ルが上昇している。即ち、ダイナミックレンジは、低い
周波数根太きく、高い周波数では通常のPCM波形(a
)より小さくなっている。
第2図Bの(b)との波形を比べれは明らかな如く、低
い周波数レベルではレベルが下り、高い周波数ではレベ
ルが上昇している。即ち、ダイナミックレンジは、低い
周波数根太きく、高い周波数では通常のPCM波形(a
)より小さくなっている。
これは、サンプル周波数f、のhの周波数(最大周波数
)で通常のPCMに対し%となる。
)で通常のPCMに対し%となる。
本発明では、アナログ−デジタル変換回路(2)の最大
ピッ)(M2R)、即ち第2図Cの(C)に示す最大ビ
ットを取り出す。第2図Aの(a′)で斜線で示すサン
プルデータ(g)の如く、極性ビットが反転した最初の
サンプルデータな取り出すために、デジタル−アナログ
変換回路(2)の最大ピッ) (c)を、データ反転検
出回路(4)に供給して、反転を検出する。該データ反
転検出回路(4)より、第2図りの(d)に示すパルス
を得る。該データ反転検出回路(4)は1例えば微分回
路等で容易に構成出来る。
ピッ)(M2R)、即ち第2図Cの(C)に示す最大ビ
ットを取り出す。第2図Aの(a′)で斜線で示すサン
プルデータ(g)の如く、極性ビットが反転した最初の
サンプルデータな取り出すために、デジタル−アナログ
変換回路(2)の最大ピッ) (c)を、データ反転検
出回路(4)に供給して、反転を検出する。該データ反
転検出回路(4)より、第2図りの(d)に示すパルス
を得る。該データ反転検出回路(4)は1例えば微分回
路等で容易に構成出来る。
lp、2図りの(d) K示すパルスで、次段のフリッ
プフロップ回路(6)をセットし、クロック入力端子(
T2)に入力されたクロック(e)でフリップフロップ
回路(6)をリセットすることで、第2図11+′の(
f)に示す波形かフリップフロック回路(6)より得ら
れる。
プフロップ回路(6)をセットし、クロック入力端子(
T2)に入力されたクロック(e)でフリップフロップ
回路(6)をリセットすることで、第2図11+′の(
f)に示す波形かフリップフロック回路(6)より得ら
れる。
この波形(f)は出力端子(T4)に出力される。
尚、上記したアナログ−デジタル変換回路(2)。
サンプルメモリ回路(3)、減算回路(51には、クロ
ック(e)が与えられることは勿論である。更に、フリ
ップフロップ回路(6)より得られた波形(f)が、セ
レクタ回路(7)に与えられる。該セレクタ回路(7)
の人力に与えられたDPCMデータ(b)と通常のMM
デデー(a′)とを、上記フリップフロック回路(6)
の出力波形(f)で切り換えれば、該セレクタ回路(7
)の出力には、第2図Bの(b′)で示すデータが得ら
れる。これは、出力端子(T3)に送出される。
ック(e)が与えられることは勿論である。更に、フリ
ップフロップ回路(6)より得られた波形(f)が、セ
レクタ回路(7)に与えられる。該セレクタ回路(7)
の人力に与えられたDPCMデータ(b)と通常のMM
デデー(a′)とを、上記フリップフロック回路(6)
の出力波形(f)で切り換えれば、該セレクタ回路(7
)の出力には、第2図Bの(b′)で示すデータが得ら
れる。これは、出力端子(T3)に送出される。
即ち、第2図Bの(b′)に示す如く、第21WPの波
形Cf’)に対応したサンプルデータのみ、第2図Aの
(a′)のデータ(g)で切換えられる。
形Cf’)に対応したサンプルデータのみ、第2図Aの
(a′)のデータ(g)で切換えられる。
上述から解る様に、高い周波数では、レベルか減少し、
通常のPCM信号と同等以下と成っている。
通常のPCM信号と同等以下と成っている。
然し、ここでは、このデータの区別のために。
出力端子(T4)よりピッ) (S)を伝送するために
、1ビツトを追加する必要がある。
、1ビツトを追加する必要がある。
第3図は再生又は受信時の復調系を示す系統図であり、
84図は第3図の説明用の波形図である。
84図は第3図の説明用の波形図である。
入力端子T5には、上述した出力端子(T3)よりの出
力データが入力され、同じくピッ) (s)を入力する
ための入力端子(T6)には、上記出力端子(T4)よ
りの出力が入力される。これら入力データ及びビット(
S)を、第4図8及びHの(S)及び(h)で示す。
力データが入力され、同じくピッ) (s)を入力する
ための入力端子(T6)には、上記出力端子(T4)よ
りの出力が入力される。これら入力データ及びビット(
S)を、第4図8及びHの(S)及び(h)で示す。
入力端子(T5)より人力されたデータ(h)は、加算
回路(8)に与えられ、そこで、記憶回路OIのデータ
と加算される。加算回路(8)の出力は、セレクタ回路
(91を通じて記憶回路a(#に栴び入力される。この
糸路で、通常のDPCMがPCMデータに変換される。
回路(8)に与えられ、そこで、記憶回路OIのデータ
と加算される。加算回路(8)の出力は、セレクタ回路
(91を通じて記憶回路a(#に栴び入力される。この
糸路で、通常のDPCMがPCMデータに変換される。
ここで、セレクタ回路(91には、データ(S)と入力
データ(h)とが与えられているため、データ(8)が
作動すると、加算回路(81の出力に代えて、入力デー
タ(h)を入れるため、記憶回路aOの出力は、変調信
号に従って、#I4図1の(i)に示す如く正しいデー
タ信号となる。
データ(h)とが与えられているため、データ(8)が
作動すると、加算回路(81の出力に代えて、入力デー
タ(h)を入れるため、記憶回路aOの出力は、変調信
号に従って、#I4図1の(i)に示す如く正しいデー
タ信号となる。
今、伝送系でドロップ−アウトが生じて、第4図Hの(
h)のX印で示す如く、データが誤ったものとすると、
記憶回路Q(Iの出力は、第4図工の(i)の破線で示
すように再生され、誤りデータX以降、通常のPCMで
は、直流変動を惹き起こす。
h)のX印で示す如く、データが誤ったものとすると、
記憶回路Q(Iの出力は、第4図工の(i)の破線で示
すように再生され、誤りデータX以降、通常のPCMで
は、直流変動を惹き起こす。
然し1本発明によれば、第4図工の(i)のYで示す点
で、直流を含んだPCMデータが選択されるために、こ
こで完全に修正が行なわれる。そのため、Yの切換デー
タ以後は、正しいデータと成ることが解る。即ち、本発
明によれは、通常のPCMとほとんど変らず、更に直流
成分も伝送することが可能となる。
で、直流を含んだPCMデータが選択されるために、こ
こで完全に修正が行なわれる。そのため、Yの切換デー
タ以後は、正しいデータと成ることが解る。即ち、本発
明によれは、通常のPCMとほとんど変らず、更に直流
成分も伝送することが可能となる。
本発明のダイナミックレンジ改善の特性図を、第5図に
詳記する。
詳記する。
今、同一ビット数のPCM信号(イ)を基準とし、クリ
ップレベルと周波数との関係を示すと、L)PCMでは
、特性(ロ)の如く表され、低域のダイナミックレンジ
は大きく成るが、直流分は含まず、これ7ら直流分を伝
送し得す、記憶回路01の出力か供給されるデジタル−
アナログ変換回路aυ(第3図参照)のビット数を大き
くしなければ、信号かクリップする。
ップレベルと周波数との関係を示すと、L)PCMでは
、特性(ロ)の如く表され、低域のダイナミックレンジ
は大きく成るが、直流分は含まず、これ7ら直流分を伝
送し得す、記憶回路01の出力か供給されるデジタル−
アナログ変換回路aυ(第3図参照)のビット数を大き
くしなければ、信号かクリップする。
これに対1%本発明のダイナ2ツクレンジ特性は、DP
CMの特性(ロ)とPCMの特性(イ)との合成である
特性(ハ)の如く表すことか1来る。本発明では、反転
制御用のビット(3)を追加しているために、通常のP
CMの特性(イ)に1ビツトを追加した場合の特性(イ
)と比較すると、特性(ハ)と(イ′)の交点P以下の
低い周波数では、加速度的にダイナきツクレンジが増加
し、P点以上の高い周波数では、1ビツト分の減少たけ
である。
CMの特性(ロ)とPCMの特性(イ)との合成である
特性(ハ)の如く表すことか1来る。本発明では、反転
制御用のビット(3)を追加しているために、通常のP
CMの特性(イ)に1ビツトを追加した場合の特性(イ
)と比較すると、特性(ハ)と(イ′)の交点P以下の
低い周波数では、加速度的にダイナきツクレンジが増加
し、P点以上の高い周波数では、1ビツト分の減少たけ
である。
上記実施例では、M2Rの反転時のデータだけを通常の
PCMデータとし、他のデータはDPCMと同じく、サ
ンプルデータの差分Δを伝送したが、MOB反転時のサ
ンプリング前のサンプリングデータを5通常のPCMデ
ータとしても、同様の結果を得る。この場合は、通常の
PCMデータが増加するため、ドロップアウト郷による
誤差が1サンプル早く復帰する。この場合には、第1図
示の系統図で、フリップフロップ回路(6)に代えて、
2進計数回路を設ければ、該2進計数回路(囚示せス)
ヨりの出力パルス(f)は、必ず2サンプルずつ発生す
る。更に、アナログ−デジタル変換回路(2)の1出力
(a′)に、1サンプルメモリ回路(図示せず)を追加
すればよい。
PCMデータとし、他のデータはDPCMと同じく、サ
ンプルデータの差分Δを伝送したが、MOB反転時のサ
ンプリング前のサンプリングデータを5通常のPCMデ
ータとしても、同様の結果を得る。この場合は、通常の
PCMデータが増加するため、ドロップアウト郷による
誤差が1サンプル早く復帰する。この場合には、第1図
示の系統図で、フリップフロップ回路(6)に代えて、
2進計数回路を設ければ、該2進計数回路(囚示せス)
ヨりの出力パルス(f)は、必ず2サンプルずつ発生す
る。更に、アナログ−デジタル変換回路(2)の1出力
(a′)に、1サンプルメモリ回路(図示せず)を追加
すればよい。
この場合の波形を、第2図(b)(b′)及び(f)に
破線で示す。
破線で示す。
更に、本発明では2回差分、即ち差分データの更に差分
なとることで、2回差分データj(第2図Hの(b)(
b′)#照)を用いてもよい。この場合のダイナミック
レンジは、第5fjAの特性(ホ)忙示す様に、−12
dBで減少する。然し、上記した様に。
なとることで、2回差分データj(第2図Hの(b)(
b′)#照)を用いてもよい。この場合のダイナミック
レンジは、第5fjAの特性(ホ)忙示す様に、−12
dBで減少する。然し、上記した様に。
M8B反転時は、通常のl’cMKすれば、特性(ホ)
は特性(ニ)に示す様に改善出来る。この場合は、M2
Rの起るサンプルと、その前のサンプルデータとを通常
のPCMとする必要がある。
は特性(ニ)に示す様に改善出来る。この場合は、M2
Rの起るサンプルと、その前のサンプルデータとを通常
のPCMとする必要がある。
この様な2回差分のPCM系統図としては、第1図に示
す減算回路(57とセレクタ回路(7)との間に、サン
プルメモリ回路と減算回路を挿入した構成とすれはよい
。かくすれは、低域は更に改善される。
す減算回路(57とセレクタ回路(7)との間に、サン
プルメモリ回路と減算回路を挿入した構成とすれはよい
。かくすれは、低域は更に改善される。
以上の実施例では、アナログ入力をアナログ−デジタル
変換回路(2)で、デジタル変換した後で。
変換回路(2)で、デジタル変換した後で。
差分を取り出したが、サンプルホールド段で差分な取る
ことも可能である。この場合の変調系の系統図を、第6
図に示す。入力端子(T1)に入力データを加えて、こ
れを第1のサンプルホールド回路(8H1)でホールド
し、1サンプル遅れて再びそのデータを第2のサンプル
ホールド回路(SH2)でサンフルホールドする。上記
、第1及び第2のサンプルホールド回路(8H1)、(
81−12) Kよって、1サンプルづつずれたデータ
が出力される。この差を減算回路(5)に加え、その出
力をセレクタ回路(7)に入れ、アナログ−デジタル変
換回路(2)を通じてPCM化して、出力端子(T3)
に、出力データとして取り出す。ここで、第1のサンプ
ルホールド回路(SHI )の出力を比較回路(COM
)の一方の人力に入れると共に、極性を判別するための
基準電圧V(極性判別では通常0■)を入力端子(T2
)を介して比較回路(COM)の他方の入力に入れるこ
とで、MOBの反転信号を、第1図と同様に取り出して
、セレクタ回路(7)をコントロールして、第1のサン
プルホールド回路(8H1)よりのデータを、直接アナ
ロン−デジタル変換回路(2)に加える様にする。
ことも可能である。この場合の変調系の系統図を、第6
図に示す。入力端子(T1)に入力データを加えて、こ
れを第1のサンプルホールド回路(8H1)でホールド
し、1サンプル遅れて再びそのデータを第2のサンプル
ホールド回路(SH2)でサンフルホールドする。上記
、第1及び第2のサンプルホールド回路(8H1)、(
81−12) Kよって、1サンプルづつずれたデータ
が出力される。この差を減算回路(5)に加え、その出
力をセレクタ回路(7)に入れ、アナログ−デジタル変
換回路(2)を通じてPCM化して、出力端子(T3)
に、出力データとして取り出す。ここで、第1のサンプ
ルホールド回路(SHI )の出力を比較回路(COM
)の一方の人力に入れると共に、極性を判別するための
基準電圧V(極性判別では通常0■)を入力端子(T2
)を介して比較回路(COM)の他方の入力に入れるこ
とで、MOBの反転信号を、第1図と同様に取り出して
、セレクタ回路(7)をコントロールして、第1のサン
プルホールド回路(8H1)よりのデータを、直接アナ
ロン−デジタル変換回路(2)に加える様にする。
この場合、アナログ−デジタル変換回路(2)K加えら
れるデータは、差分の入力と成っているため、第1図に
示すアナログ−デジタル変換回路(2)に比べて、ビッ
ト数を少くすることかでき、且つ最終出力のビット数で
よく、復調側も予めデジタル−アナログ変換を行った後
に、サンプルホールド回路で加算すれはよい。
れるデータは、差分の入力と成っているため、第1図に
示すアナログ−デジタル変換回路(2)に比べて、ビッ
ト数を少くすることかでき、且つ最終出力のビット数で
よく、復調側も予めデジタル−アナログ変換を行った後
に、サンプルホールド回路で加算すれはよい。
本発明は叙上の如く構成し、動作させたので、゛低域の
ダイナミックレンジをDPCMの如く大巾に増大でき、
直流分を含んだ信号も伝送することができる。
ダイナミックレンジをDPCMの如く大巾に増大でき、
直流分を含んだ信号も伝送することができる。
更に、ドロップアウト等のデータ誤りも適宜、原位置に
反転させることが出来るので、音声訣儂勢の外、一般デ
ータの伝送、記鋒、再生等に用いて特徴あるPCM装置
を提供し得るものである。
反転させることが出来るので、音声訣儂勢の外、一般デ
ータの伝送、記鋒、再生等に用いて特徴あるPCM装置
を提供し得るものである。
第1図は本発明のPCM装置の変調系の系統図、第2図
は第1図の例の説明に供する波形図、第3図は本発明の
PCM装置の復調系の系統図、第4図は第3図の例のI
IIIK供する波形図、第5図はダイナンツク特性(ク
リップ特性)の比較特性図、第6図は本発明の他の実施
例を示す変調系の系統図である。 図に於て、+x)、 (8H1)、(8H2)はサンプ
ルホールド回路、(2ンはアナログ−デジタル変換回路
、(3)はサンプルメモリ回路、(4)はデータ反転検
出回路、(5)は減算回路、(6)はフリップフロップ
回路、+7) 、 +91はセレクタ回路、(8)は加
算回路、(IIは記憶回路である。 第1図
は第1図の例の説明に供する波形図、第3図は本発明の
PCM装置の復調系の系統図、第4図は第3図の例のI
IIIK供する波形図、第5図はダイナンツク特性(ク
リップ特性)の比較特性図、第6図は本発明の他の実施
例を示す変調系の系統図である。 図に於て、+x)、 (8H1)、(8H2)はサンプ
ルホールド回路、(2ンはアナログ−デジタル変換回路
、(3)はサンプルメモリ回路、(4)はデータ反転検
出回路、(5)は減算回路、(6)はフリップフロップ
回路、+7) 、 +91はセレクタ回路、(8)は加
算回路、(IIは記憶回路である。 第1図
Claims (1)
- 入力信号の差分をパルスコード変調(PCM)する差分
パルスコード変調(DPCM)に於て、サンプル周期に
対応したデータ列の最大ビット(M8B)か反転した時
又は/及び前のサンプルデータな出力し、他のサンプル
は上記D)’CMに対応したデータを出力するようにし
たパルスコード変調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11389981A JPS5815349A (ja) | 1981-07-21 | 1981-07-21 | パルスコ−ド変調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11389981A JPS5815349A (ja) | 1981-07-21 | 1981-07-21 | パルスコ−ド変調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5815349A true JPS5815349A (ja) | 1983-01-28 |
Family
ID=14623937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11389981A Pending JPS5815349A (ja) | 1981-07-21 | 1981-07-21 | パルスコ−ド変調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5815349A (ja) |
-
1981
- 1981-07-21 JP JP11389981A patent/JPS5815349A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0063443A2 (en) | A digital waveform conditioning circuit | |
JPH0420523B2 (ja) | ||
JPS6346622B2 (ja) | ||
US4949168A (en) | Decoding equalizer | |
JPS5815349A (ja) | パルスコ−ド変調装置 | |
EP0266159A2 (en) | Digital muting circuit | |
US4858007A (en) | Digital data slicer circuit for digital teletext signals | |
JPS5918774Y2 (ja) | 信号受信装置 | |
JPH0480576B2 (ja) | ||
US3932864A (en) | Circuit for converting a companded digital time-amplitude pulse code into a linear digital amplitude pulse code | |
JPS6322501B2 (ja) | ||
JPS6016147B2 (ja) | パルス伝送方式 | |
JP2506862B2 (ja) | 適応形デルタ変調復号化装置 | |
JPS6126274B2 (ja) | ||
JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
JPH0326676Y2 (ja) | ||
JPH024535Y2 (ja) | ||
JPH07123214B2 (ja) | D/a変換装置 | |
JPS60105324A (ja) | 音響信号デイジタル符号化方式 | |
JPS613551A (ja) | 誤り可能性デ−タ生成回路 | |
JPS6367825A (ja) | デイジタル−アナログ変換装置 | |
JPS6245622B2 (ja) | ||
Buchanan et al. | Digital Information | |
JPH05252046A (ja) | 8−14変調符号復調器 | |
JPH0730426A (ja) | D/a変換装置 |