JPS5815203A - 薄膜抵抗体素子 - Google Patents
薄膜抵抗体素子Info
- Publication number
- JPS5815203A JPS5815203A JP56113934A JP11393481A JPS5815203A JP S5815203 A JPS5815203 A JP S5815203A JP 56113934 A JP56113934 A JP 56113934A JP 11393481 A JP11393481 A JP 11393481A JP S5815203 A JPS5815203 A JP S5815203A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film resistor
- resistor element
- trimming
- passivation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、レーザー光線等のトリミングによって抵抗値
の調整を行うように構成された薄膜抵抗体素子に関する
ものである。
の調整を行うように構成された薄膜抵抗体素子に関する
ものである。
一般に薄膜抵抗体素子においては、薄膜抵抗体を湿気、
塵埃、不純物イオンなどの外部汚゛染から保護するため
に、薄膜抵抗体上部をパッシベーション膜によって覆う
必要がある。
塵埃、不純物イオンなどの外部汚゛染から保護するため
に、薄膜抵抗体上部をパッシベーション膜によって覆う
必要がある。
第１図（＾、（Ｂ）〜第６図（Ａ） 、 （Ｂ）は、こ
のような従来の薄膜抵抗体素子の各製造工程を示すもの
であり、各図の（へは薄膜抵抗体素子の断面図、各図の
（Ｂ）は薄膜抵抗体素子の上面図である。以下、各工程
を抵抗体材料としてＮｉ−Ｃｒ系合金を使用した例を基
に説明するが、他の材料、例えばＣｒ −８ｔ系合金、
サーミット系合金、もしくはＴａ系合金でもほぼ同様で
ある。
のような従来の薄膜抵抗体素子の各製造工程を示すもの
であり、各図の（へは薄膜抵抗体素子の断面図、各図の
（Ｂ）は薄膜抵抗体素子の上面図である。以下、各工程
を抵抗体材料としてＮｉ−Ｃｒ系合金を使用した例を基
に説明するが、他の材料、例えばＣｒ −８ｔ系合金、
サーミット系合金、もしくはＴａ系合金でもほぼ同様で
ある。
まず、絶縁基体１上に薄膜抵抗体２のパターンを形成し
く第１図）、この上に電極３を形成する（第２図）。つ
いで、薄膜抵抗体２と電極３とを外部汚染から保護する
ためＪｐＣ，８１０２膜もしくは窒化シリコン膜から成
るパッシベーション膜４を形成する（第３図）。
く第１図）、この上に電極３を形成する（第２図）。つ
いで、薄膜抵抗体２と電極３とを外部汚染から保護する
ためＪｐＣ，８１０２膜もしくは窒化シリコン膜から成
るパッシベーション膜４を形成する（第３図）。
次に、このパッシベーション膜４の電極３に相対する部
分に窓６を設け（第４図）、プローバー等によって薄膜
抵抗体２の抵抗値を測定し、なから、レーザー光線等で
トリミング−ランド部Ｔの一部をトリミングして所望の
抵抗値となるように機能修正しく第６図）、この後パッ
ケージに組込んでいる。
分に窓６を設け（第４図）、プローバー等によって薄膜
抵抗体２の抵抗値を測定し、なから、レーザー光線等で
トリミング−ランド部Ｔの一部をトリミングして所望の
抵抗値となるように機能修正しく第６図）、この後パッ
ケージに組込んでいる。
しかしながら、このような従来の薄膜抵抗体素子は、上
述した製造工程からも明らかなように、レーザー光線等
を用いてトリミングを行なった部分は薄膜抵抗体２と共
に保護膜であるパッシベーション膜４をも除去するため
、外部からの汚染物質によって薄膜抵抗体２が劣化させ
られるという問題がある０ ゛ 例えば、上述のようにして機能修正された薄膜抵抗体素
子を樹脂封止型パッケージに組込み、温度８０’Ｃ、相
対湿度８６％の高温・高湿試験を行なうと、その抵抗値
は第６図に示されるごとく時間と共に大きく変化し、な
かには薄膜抵抗体が断線してしまうものさえある。そし
て、この断線した薄膜抵抗体素子を調べた結果、レーザ
ー光線でトリミングが行なわれた部分の抵抗材料が消失
していた。
述した製造工程からも明らかなように、レーザー光線等
を用いてトリミングを行なった部分は薄膜抵抗体２と共
に保護膜であるパッシベーション膜４をも除去するため
、外部からの汚染物質によって薄膜抵抗体２が劣化させ
られるという問題がある０ ゛ 例えば、上述のようにして機能修正された薄膜抵抗体素
子を樹脂封止型パッケージに組込み、温度８０’Ｃ、相
対湿度８６％の高温・高湿試験を行なうと、その抵抗値
は第６図に示されるごとく時間と共に大きく変化し、な
かには薄膜抵抗体が断線してしまうものさえある。そし
て、この断線した薄膜抵抗体素子を調べた結果、レーザ
ー光線でトリミングが行なわれた部分の抵抗材料が消失
していた。
このような問題を解消するだめの方法としてはトリミン
グされた薄膜抵抗体素子を気密性の高いハーメチックシ
ールに封入するか、もしくはトリミングを中止するかで
あるが、前者の方法は、ハーメチックシールが高価なた
めにコストが上昇すると旨う問題があり、また後者の方
法では素子の精度が低く、非現実的であるという問題が
ある。
グされた薄膜抵抗体素子を気密性の高いハーメチックシ
ールに封入するか、もしくはトリミングを中止するかで
あるが、前者の方法は、ハーメチックシールが高価なた
めにコストが上昇すると旨う問題があり、また後者の方
法では素子の精度が低く、非現実的であるという問題が
ある。
本発明は、このような点に鑑みて成されたものであり、
レーザー光線等でのトリミングによって所定の精度を確
保すると共に、このトリミング時にレーザー光線等で除
去されたトリミングランド部を再度窒化シリコン膜で被
覆することにより、外部汚染による劣化が完全に防止さ
れた精度の高い薄膜抵抗体素子を提供するものである。
レーザー光線等でのトリミングによって所定の精度を確
保すると共に、このトリミング時にレーザー光線等で除
去されたトリミングランド部を再度窒化シリコン膜で被
覆することにより、外部汚染による劣化が完全に防止さ
れた精度の高い薄膜抵抗体素子を提供するものである。
なお・本発明においては、パッシベーション膜としてＳ
ｉｏ２膜を用いている。
ｉｏ２膜を用いている。
以下、本発明に係る薄膜抵抗体素子の一実施例を、その
製造工程と共に説明する。この実施例において、基体に
形成された薄膜抵抗体をトリミングするまでの工程は第
１１図〜第５図に示された工程とほとんど同じである。
製造工程と共に説明する。この実施例において、基体に
形成された薄膜抵抗体をトリミングするまでの工程は第
１１図〜第５図に示された工程とほとんど同じである。
すなわち、Ｓｉ基板ＬＫ ５１０２膜を８０００人形成
した基体１に、Ｈｉ −Ｃｒ（８０：２０）合金を抵抗
体材料とする薄膜抵抗体２を真空蒸着法で基体全面に形
成し、ついで電極材料であるＡｌを用いてＨｉ−Ｃｒ合
金膜２上に電極３を形成する。次にフォトリングラフィ
を用いて、電極３と抵抗体２の所望のパターンる得る。
した基体１に、Ｈｉ −Ｃｒ（８０：２０）合金を抵抗
体材料とする薄膜抵抗体２を真空蒸着法で基体全面に形
成し、ついで電極材料であるＡｌを用いてＨｉ−Ｃｒ合
金膜２上に電極３を形成する。次にフォトリングラフィ
を用いて、電極３と抵抗体２の所望のパターンる得る。
そして外部汚染から保護するためのＳｉＯ２パッシベー
ション膜４をスパッタ法、ＣＶＤ法、真空蒸着法等で形
成した後、再びフォトリングラフィによってＳ ｉ０２
パッシベーション膜４に窓６を形成し、外部接続に必要
な電極取出し部分を形成する。
ション膜４をスパッタ法、ＣＶＤ法、真空蒸着法等で形
成した後、再びフォトリングラフィによってＳ ｉ０２
パッシベーション膜４に窓６を形成し、外部接続に必要
な電極取出し部分を形成する。
そして、薄膜抵抗体２の抵抗特性および温度特性の安定
化のだめの熱処理を行なった後、電極取出し部分にプロ
ーパの探針を当てて薄膜抵抗体２の抵抗値を測定しなが
ら、レーザー光線等でトリミング・ランドＴの一部をト
リミングして所望の抵抗値となるように修正する。
化のだめの熱処理を行なった後、電極取出し部分にプロ
ーパの探針を当てて薄膜抵抗体２の抵抗値を測定しなが
ら、レーザー光線等でトリミング・ランドＴの一部をト
リミングして所望の抵抗値となるように修正する。
以上の工程は、従来の薄膜抵抗体素子を製造する工程と
同一であるが、本発明においては前述の工程までで製作
された抵抗値修正法の薄膜抵抗体素子に対して、さらに
第７図（Ａ） 、 （Ｂ）に示したような処理を行なう
。すなわち、抵抗値が修正さ第１た薄膜抵抗体素子に、
低温プラズマＣＶＤ法によって窒化シリコン膜を５ｏｏ
ｏ人形成した後、フォトリングラフィによりリドリミン
グ・ランドＴの部分を中心に窒化シリコン膜６が残るよ
うに整形し、トリミングされた部分およびその近傍の損
傷を受けた部分の８１０２パツシベーシヨン膜を窒化シ
リコン膜で完全に覆うことに１より、外部からの汚染物
質が薄膜抵抗体に接触しないよう構成している。
同一であるが、本発明においては前述の工程までで製作
された抵抗値修正法の薄膜抵抗体素子に対して、さらに
第７図（Ａ） 、 （Ｂ）に示したような処理を行なう
。すなわち、抵抗値が修正さ第１た薄膜抵抗体素子に、
低温プラズマＣＶＤ法によって窒化シリコン膜を５ｏｏ
ｏ人形成した後、フォトリングラフィによりリドリミン
グ・ランドＴの部分を中心に窒化シリコン膜６が残るよ
うに整形し、トリミングされた部分およびその近傍の損
傷を受けた部分の８１０２パツシベーシヨン膜を窒化シ
リコン膜で完全に覆うことに１より、外部からの汚染物
質が薄膜抵抗体に接触しないよう構成している。
なお、本発明において基体全面のパッシベーションを８
１０２膜にし、トリミング・ランド部に窒化シリコン膜
を用いた理由は、窒化シリコン膜はＳ １０２膜と同一
エツカ／ダ液でエツチングさｆするが、窒化シリコン膜
の方がエツチングレートが速いために、窒化シＩＪ’Ｊ
ン膜の下地の８１０２膜にはほとんど影響を与えずに整
形することができるためである。例えば、上記実施例に
おいて、スパッタ法で形成したＳ １０２膜をＨＦ ：
４ｏ％ＮＨＪ” ＝に〇の混合液でエツチングした場
合のエッチングレートは約２０１ｙ’１１ ｔａ Ｃで
あるのに対し、低温プラズマＣＶＤ法で形成した窒化シ
リコン膜を同一混合液でエツチングした場合には１００
０人／ｓｅａ以上と非常に速く、またＨＦ ： ４０％
ＮＨ４Ｆ ＝ １：３０の混合液でも窒化シリコン膜は
約２９．Ｏへ／ｓｅａと速い。このためＳ ｉ０２パッ
シベーション膜をほとんどおかすことなくトリミング・
ランド部に窒化シリコン膜を整形することができる。
１０２膜にし、トリミング・ランド部に窒化シリコン膜
を用いた理由は、窒化シリコン膜はＳ １０２膜と同一
エツカ／ダ液でエツチングさｆするが、窒化シリコン膜
の方がエツチングレートが速いために、窒化シＩＪ’Ｊ
ン膜の下地の８１０２膜にはほとんど影響を与えずに整
形することができるためである。例えば、上記実施例に
おいて、スパッタ法で形成したＳ １０２膜をＨＦ ：
４ｏ％ＮＨＪ” ＝に〇の混合液でエツチングした場
合のエッチングレートは約２０１ｙ’１１ ｔａ Ｃで
あるのに対し、低温プラズマＣＶＤ法で形成した窒化シ
リコン膜を同一混合液でエツチングした場合には１００
０人／ｓｅａ以上と非常に速く、またＨＦ ： ４０％
ＮＨ４Ｆ ＝ １：３０の混合液でも窒化シリコン膜は
約２９．Ｏへ／ｓｅａと速い。このためＳ ｉ０２パッ
シベーション膜をほとんどおかすことなくトリミング・
ランド部に窒化シリコン膜を整形することができる。
このようにして構成された薄膜抵抗体素子を従来例と同
様に樹脂封止型パッケージに封入して、温度８０°Ｃ２
相対湿度８６％の高温、高湿放置試験を行なった結果を
第８図に示す。
様に樹脂封止型パッケージに封入して、温度８０°Ｃ２
相対湿度８６％の高温、高湿放置試験を行なった結果を
第８図に示す。
この図からも明らかなように、本発明に係る薄膜抵抗体
素子は従来の薄膜抵抗体素子に比較して、素子間におけ
るバρキも小さく、さらに抵抗変化率も非常に小さいこ
とも明らかである。
素子は従来の薄膜抵抗体素子に比較して、素子間におけ
るバρキも小さく、さらに抵抗変化率も非常に小さいこ
とも明らかである。
以上、説明したように、本発明の薄膜抵抗体素子は、パ
ッシベーション材料としてＳ ｈ ０２を用い、レーザ
ー光線等で抵抗値修正のためにトリミングされた部分を
中心に窒化シリコン膜が形成されているので、素子を構
成している薄膜抵抗体が外部汚染されることがなく、信
頼性および精度の高い薄膜抵抗体素子を実現することが
可能となり、Ｌ集的に非常に有用な発明である。
ッシベーション材料としてＳ ｈ ０２を用い、レーザ
ー光線等で抵抗値修正のためにトリミングされた部分を
中心に窒化シリコン膜が形成されているので、素子を構
成している薄膜抵抗体が外部汚染されることがなく、信
頼性および精度の高い薄膜抵抗体素子を実現することが
可能となり、Ｌ集的に非常に有用な発明である。
第１図（八、（均、第２図四、（同、第３図（八、（Ｂ
ｌ。 第４図（Ａ）、（Ｂ）および第６図（８）、（Ｂ）は従
来の薄膜抵抗体素子の製造工程を示す断面図および上面
図、第６図は従来の薄膜抵抗体素子を樹脂封止型・くソ
ケージに封入し、高温・高湿放置試験にかけた場合の抵
抗変化率を示す特性図、第７図１Ａ）、ｔＢ）は本発明
に係る薄膜抵抗体素子の製造工程の一例を説明するため
の断面図および上面図、第８図は本発明の薄膜抵抗素子
を樹脂封止型ノ（ツケージに封入し、高温・高湿放置試
験にかけた場合の抵抗変化率を示す特性図である。 １・・・・・絶縁基体、２・・・・・薄膜抵抗体、３・
・・・・電極、４・・・・・・５ｉ０２）（ツシベーシ
ョン膜、６・・・・・窓、６・・・・・・窒化シリコン
膜、Ｔ・・・・・・トリミング・ランド。 ＠１ｒ１４ 第４ｒ４ ゜ハ、（８） 第６図 第８図 （％〕
ｌ。 第４図（Ａ）、（Ｂ）および第６図（８）、（Ｂ）は従
来の薄膜抵抗体素子の製造工程を示す断面図および上面
図、第６図は従来の薄膜抵抗体素子を樹脂封止型・くソ
ケージに封入し、高温・高湿放置試験にかけた場合の抵
抗変化率を示す特性図、第７図１Ａ）、ｔＢ）は本発明
に係る薄膜抵抗体素子の製造工程の一例を説明するため
の断面図および上面図、第８図は本発明の薄膜抵抗素子
を樹脂封止型ノ（ツケージに封入し、高温・高湿放置試
験にかけた場合の抵抗変化率を示す特性図である。 １・・・・・絶縁基体、２・・・・・薄膜抵抗体、３・
・・・・電極、４・・・・・・５ｉ０２）（ツシベーシ
ョン膜、６・・・・・窓、６・・・・・・窒化シリコン
膜、Ｔ・・・・・・トリミング・ランド。 ＠１ｒ１４ 第４ｒ４ ゜ハ、（８） 第６図 第８図 （％〕
Claims (1)
- 絶縁基体上に形成された薄膜抵抗体および電極部の表面
にＳ ｘ ０２パツシベーシヨン膜を形成し、このパッ
シベーション膜に電極取出し用の窓を設け、前記薄膜抵
抗体が所望の抵抗値になるように前記薄膜抵抗体にトリ
ミングを施してなる薄膜抵抗素子において、前記薄膜抵
抗体のうち、トリミングによってパッシベーション膜が
除去された部分およびこの近傍のトリミングにより損傷
を受けた前記パッシベーション膜を窒化シリコン膜で被
覆してなることを特徴とする薄膜抵抗体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113934A JPS5815203A (ja) | 1981-07-20 | 1981-07-20 | 薄膜抵抗体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113934A JPS5815203A (ja) | 1981-07-20 | 1981-07-20 | 薄膜抵抗体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815203A true JPS5815203A (ja) | 1983-01-28 |
| JPS6310881B2 JPS6310881B2 (ja) | 1988-03-10 |
Family
ID=14624852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113934A Granted JPS5815203A (ja) | 1981-07-20 | 1981-07-20 | 薄膜抵抗体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815203A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176220A (ja) * | 1982-04-09 | 1983-10-15 | Fukuda Kinzoku Hakufun Kogyo Kk | 導電性プラスチツクの製造方法 |
| JPS61195458A (ja) * | 1985-02-25 | 1986-08-29 | Fujitsu Ltd | 電文送受信制御装置 |
-
1981
- 1981-07-20 JP JP56113934A patent/JPS5815203A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58176220A (ja) * | 1982-04-09 | 1983-10-15 | Fukuda Kinzoku Hakufun Kogyo Kk | 導電性プラスチツクの製造方法 |
| JPS6054967B2 (ja) * | 1982-04-09 | 1985-12-03 | 福田金属箔粉工業株式会社 | 導電性プラスチツクの製造方法 |
| JPS61195458A (ja) * | 1985-02-25 | 1986-08-29 | Fujitsu Ltd | 電文送受信制御装置 |
| JPH0452997B2 (ja) * | 1985-02-25 | 1992-08-25 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6310881B2 (ja) | 1988-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729005B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| EP1696229B1 (en) | Oxidizing gas sensor and production method thereof | |
| US3994009A (en) | Stress sensor diaphragms over recessed substrates | |
| JPH01500629A (ja) | 高温拡散隔壁を有する薄いフィルム状の白金抵抗温度計 | |
| JP3551527B2 (ja) | 半導体感歪センサの製造方法 | |
| US20030153196A1 (en) | Method for reducing fluorine induced defects on a bonding pad surface | |
| JP3144314B2 (ja) | 半導体圧力センサとその製造方法 | |
| JPS5815203A (ja) | 薄膜抵抗体素子 | |
| US4649365A (en) | Platinum resistor for the measurement of temperatures | |
| JPS61100956A (ja) | モノブリツド集積回路 | |
| JPS5870588A (ja) | 温度センサとその製造方法 | |
| JPH0685287A (ja) | 半導体圧力センサ及びその製造方法 | |
| KR930005499B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3278926B2 (ja) | 半導体圧力センサ | |
| JPH0720536U (ja) | 温湿度センサ | |
| JPH0322062B2 (ja) | ||
| JP3512179B2 (ja) | 温度測定方法及びそれに用いる温度測定用基板 | |
| JPS6359083B2 (ja) | ||
| JPH0234971A (ja) | 半導体圧力センサ | |
| JPH0650919A (ja) | ガスセンサ | |
| JPH0342683B2 (ja) | ||
| JPS63263702A (ja) | 白金薄膜温度センサの製造方法 | |
| EP0596592A2 (en) | Method for the elimination of metal voids in metal lines of a semiconductor device | |
| JPS6196755A (ja) | 半導体装置及びその製造方法 | |
| JPH05206051A (ja) | イオン注入モニター方法 |