JPS58151641A - 映像信号のインタフエ−ス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は情報処理装置のＣＲＴ画面上に表示される図形
情報を紙面にハードコピーとして得るだめのインタフェ
ース装置に関する。特に、パーソナルコンピュータに適
する装置であって、シリアルプリンタを用いて画像情報
のハードコピーを作る装置に関するものである。

〔従来技術の説明〕

従来装置では、ＣＲ７画面に表示される図形情報を紙面
にハードコピーとして得るには、ＣＲ７画面の１フレ一
ム分の画像情報をマドＩＪクスメモリに記憶し、これを
ゆっくり読み出しながら静電ファクス等の装置に記録す
るものが広く知られている。しかし、パーソナルコンピ
ュータでハ、静電ファクスは高価であり、この装置は普
及しない。

パーソナルコンピュータに通常備えられているシリアル
プリンタを使って、ＣＲ７画面の図形情報をハードコピ
ーにとるものも開発された。これは例えばセントロニク
ス社のビットパラレル、あるいはバイトシリアルのイン
タフェース装置であるが、この装置も原則的にＣＲＴ画
面１フレーム分のマトリクスメモリを必要とするととも
に、シリアルプリンタに適する信号を得るために、複雑
々ソフトウェアを必要とする。したがって、標準的なテ
レビジョン信号をノ・−トコビーにとる装置は、どうし
ても高価になりパーソナルコンピュータに適合しないこ
とになる。

〔発明の目的〕

本発明はこれを改良するもので、標準的なテレビジョン
信号から、シリアルプリンタが記録することのできる情
報を作り出すことができる、メモリ容量の小さい安価な
装置を提供することを目的とする。

〔本発明の要点〕

マ）　ＩＪクスメモリが、ＣＲ７画面の水平走査線の数
７１１−ｍとし、プリンタのプリンタヘッドのドツト素
子数をＫとするとき、ｍｘＫビットを記憶することがで
きるＲＡＭにより構成され、制御手段が、画面の垂直直
線上に現われるｍビットの２値化された信号を入力映像
信号の１フレーム毎にメモリのｍビットに書き込む動作
をその画面の水平方向について順次に回繰り返してから
メモリの内容を読み出す動作を実行するように構成され
たことを特徴とする。

〔原理の説明〕

第１図はＣＲ７画面を表わす図であって、これからハー
ドコピーにとろうとする静止画像がラスク走査により表
示されている。このＣＲＴには、例えば日本標準方式で
は１／６ｏ秒毎に１枚の画面が表示される。第１図に示
すように、１本の水平走査線をｎ分割し、水平走査線が
ｍ本あるとして、この画面には ｍＸｎ個 の画素があると考える。

一方シリアルプリンタのプリンタヘッドのドツト数をＫ
とする。Ｋは例えば８である。

本発明装置では、メモリとして ｍＸＫ　　ビット の容量を記憶できるものを用意しておき、例えばけじめ
に、第１図の左端から各走査線についてに個の画素の情
報を記憶する。この記憶が終ったら、プリンタヘッドを
一直線に走行させ、このメモリの読出し情報に従ってに
個のドツトを繰り返しｍ回紙面に記録する。

次に、例えば第１図の左端から各走査線についてに＋１
個目の画素から２に個目寸での画素の情報をメモリに記
憶する。この記憶が終ったら、プリンタヘッドをそれに
対応する直線上に走行させ、Ｋ個のドツトを繰り返しｍ
回紙面に記録する。

このような動作をｎ／に回繰り返すと第１図に示す画面
について、全部の画像情報を紙面にノ・−トコピーとし
て記録できる。この記録の間、すなわちプリンタヘッド
が紙面をｎ／に回にわたり直線状に走行する間は、ＣＲ
Ｔ画面上の画像は静止していなければならない。

この構成によれば、上述のようにメモリの容量は、わず
かに ｍＸＫ　　ビット で十分であるので、装置をきわめて安価に製作すること
ができる。

〔実施例による説明〕

次に本発明実施例装Ｒを説明する。

第２図は本発明実施例装置のブロック構成図である。

同図において、静止画像映像信号は、同期信号分離回路
１に入力する。この同期信号分離回路１は入力する映像
信号の中から水平同期信号および垂直同期信号を分離す
る回路である。

水平および垂直同期信号を分離した映像信号（ｒｌ。

次に白黒判別回路２に入力し、ここでＣＲＴ画面上の画
像が白か黒かに対応して「０」か「１」かの２値付号に
変換される。この２値付号はさらにラッチ回路３に入力
する。このラッチ回路３は８ビツトのラッチ回路である
。

ラッチ回路３には、サンプル・タイミング回路４と、８
個のＲＡ　Ｍ　５１〜５８で構成されるＲＡＭ回路５と
が接続しである。この回路３Ｃｊ゛、サンプル・タイミ
ング回路４からタイミング信号を受けると、白黒判別回
路２から入力する２値付号を順に８ビツト分ラッチし、
これをＲＡＭ回路５のＲＡＭ５１〜５８にそれぞれ送る
。

サンプル・タイミング回路４は、第３図に示すブロック
構成からなる。同図において、プログラマブル・カウン
タ４１ハ、そのクロック久方端子にパルス発生器４２か
らのクロックパルスが、そのクリア入力端子に同期信号
分離回路１からの水平同期信号がそれぞれ入力し、パル
ス発生器４２からのクロックパルスを設定値制御回路４
３で設定される設定数だけカウントすると、出方信号を
ラッチ回路３に出力する。この設定数は、画像信号の水
平走査信号をｎ分割したときに、どの分割部分からデー
タを読み込んでいくかを指定するものであって、画像信
号１フレーム毎にその値が増加するように所定のシーケ
ンスに従って制御される。

クリア入力端子に入力する水平同期信号は、水平走査の
始まりを検出するためと、カウンタのカウント数をクリ
アするためとに使われる。

ＲＡＭ回路５は、ｍビット容量のＲＡＭ５１〜５８を８
個並設したものであり、ＲＡＭ５１〜５８には、ＲＡＭ
アドレスカウンタ６と書込み信号制御回路７とチップ選
択制御回路８とがそれぞれ接続しである。ＲＡＭ回路５
に書き込んだデータは、８ビツトパラレルデータの形で
プリンタのヘッド駆動回路に送出される。なお、プリン
タは、プリンタヘッドのドツト素子数が８個で構成され
て因るものであり、ＲＡＭ５１〜５８はこの８個のドツ
ト素子とそれぞれ対応するようにしてデータを送出する
ように構成しである。

ＲＡＭアドレスカウンタ６は、ＲＡＭ５１〜５８のｍビ
ットのアドレスを順番に指定するカウンタである。この
カウンタ６には、読出しクロックと、同期信号分離回路
１からの水平同期信号および垂直同期信号とがそれぞれ
入力するように構成されていて、水平同期信号あるいは
読出しクロックが入力すると、その度毎にＲＡ　Ｍ　５
１〜５８のアドレスをインクリメントあるいはデクリメ
ントするカウントを行い、垂直同期信号が入力すること
によってそのアドレスをクリアする。

書込み制御回路７は、ＲＡＭ５１〜５８へのデータの書
込みを制御する回路であり、チップ選択制御回路８け、
ラッチ回路３から出力される２値付号を書き込むＲＡＭ
を選択する回路である。

１だ、サンプル・タイミング回路４、アドレスカウンタ
６、書込み信号制御回路７、チップ選択制御回路８％の
全体的な制御はマイクロプロセッサによシ行う。

次に、上述のようにして構成した装置の動作を説明する
。説明を理解しやすくするため、はじめに映像信号の前
処理動作と、サンプル・タイミング回路４の動作と、Ｒ
ＡＭ回路５の１−込み・読出し動作とに分けて説明し、
その後で装置全体の動作説明を行う。

まず、映像信号の前処理について説明する。

白黒の静止画像映像信号が同期信号分離回路１に連続的
に入力すると、この回路は、その映像信号から水平およ
び垂直の同期信号を分離し、その同期信号をサンプル・
タイミング回路４とＲＡＭアドレスカウンタ６とに送る
。同期信号が分離された映像信号は、次に白黒判別回路
２に送られ、ここでその映像信号が白信号か黒信号かを
判別して、その白黒に対応する「０」、「１」の２植付
号に変換する。この２値付号は、さらにラッチ回路３に
送られる。

ラッチ回路３は、サンプル・タイミング回路４で決めら
れるタイミングで、白黒判別回路２から入力する２値付
号を一時ラッチし、これＱＲＡＭ回路５に送出する。

次にサンプル・タイミング回路４の動作を説明する。

第４図はサンプル・タイミング回路４におけるデータザ
ンプルのタイミングを説明する図である。

同図（ａ）は、白黒判別回路２を通ってきた映像信号の
１フレームを示したものであり、多数の水平走査信号ａ
１、ａ２、・・・・・、ａＩｎにより、１フレームが構
成されている。

第４図（ｂ）は、上述の水平走査線信号を拡大表示する
図である。サンプル・タイミング回路４は、第４図（Ｃ
）に示すように、そのパルス発生器４２から出力される
クロックパルスにより、上述の水平走査線信号の１周期
を１１分割する。プログラマブル・カウンタ４１は、設
定値制御回路４３で設定される設定値ｇだけ、入力する
クロックパルスの数をカウントすると、ラッチ回路３に
出力信号を送出し、このラッチ回路３を作動させる。

設定値制御回路４３による設定値は、第４図（ｄ）に示
すように、ＣＲ７画面を縦にｎ分割したときの画面左端
からｇ番目の縦軸に対応するものであり、映像信号１フ
レーム毎にその設定値が１からｎｌで順次に増加するよ
うにマイ、クロプロセッサにより制御される。

サンプル・タイミング回路４ば、この縦軸に沿った画素
データを縦軸方向にｍ個、順次にサンプリングするよう
にタイミングを決めている。

次に、ＲＡＭ回路５の書込み・読出し動作について説明
する。

１ず、チップ選択制御回路８け、ラッチ回路３から送出
される２値付号のデータが記憶されるべきＲＡＭをＲＡ
Ｍ回路５の中から１つ選択する。

この選択は、映像信号１フレーム毎にＲＡ　Ｍ　５１か
らＲＡ　Ｍ　５８　’ｊで順番に行われる。

ＲＡＭアドレスカウンタ６は、映像信号１フレームのう
ちから、最初の水平同期信号をクロック入力端子に受け
ると、ラッチ回路３からのデータが書き込まれるべき場
所である１番地のアドレス信号をＲＡＭ回路５に送出し
、前述のようにして選択したＲＡＭにそのデータを書き
込む。同様にして、水平同期信号を受けるたびごとに番
地数を増加させていき、これをｍ番地まで行う。そして
、映像信号の１フレームが終了したことを示す垂直同期
信号をクリア入力端子に受けると、カウントした番地数
をクリアして、次の７１／−ムのアドレスカウントに備
える。

ＲＡＭ回路５からデータを読み出すときは、８ツトパラ
レルデータのプリント信号の形で、ＲＡＭ　５１〜５８
のそれぞれの出力端子からヘッド駆動回路に読み出す。

このとき、ＲＡＭアドレスカウンタ６は、プリンタのキ
ャリッジが左から右まで片道を走る間に、ヘッドの駆動
速度に応じた読出しクロックをその読出しクロック端子
に連続的に受信し、これによりＲＡＭ回路５の読出し番
地をｍ番地から０番地まで順次に減少させる。

次に、装置全体としての動作を説明する。

壕ず、映像信号が装置に入力すると、同期信号分離回路
１、白黒判別回路２で前処理されて「０」か「１」かの
２値付号に変換され、ラッチ回路３に入力する。

サンプル・タイミング回路４は、第１フレーム目の映像
信号の中から、ＣＲ７画面を縦にｎ分割したときの左端
第１列目のｍ個の画素データを順次にサンプリングし、
これをＲＡＭ回路５に送る。

ＲＡＭ回路５では、テップ選択制御回路８でＲＡＭ　５
１を選択し、順次に送られてくる画素データをＲＡＭア
ドレスカウンタ６で指定される順序でＲＡ　Ｍ　５１の
中に書き込む。

同様にして、第２フレーム目の映像信号からは画面左端
から第２列目の画素データをサンプリングして、これを
ＲＡ　Ｍ　５２の中に書き込み、第８列目の画素データ
をＲＡ　Ｍ　５８の中に書き込む１でこの動作を行う。

ＲＡ　Ｍ　５８への書込みが終了したらデータのサンプ
リングを一時中止し、出力モードに移り、ＲＡＭ回路５
に書き込んだデータをヘッド駆動回路に８ピツトパラレ
ルデータの形で順次送出し、プリンタのキャリッジが左
から右に片道を走ることによってそのデータをプリント
・アウトする。このプリント・アウトされた画は、ＣＲ
７画面の左端から縦８列分の画像に相当することとなる
。

プリンタのプリント・アウトが終了すると、装置は再び
入力モードに移り、前述と同様にして、画面左端から第
９列目から第１６列目１での画素データをＲＡ　Ｍ　５
１〜５８に書き込み、これを再びプリント・アウトする
。

このようにＣＲ１画面上から縦８列分の画素データを取
り出すごとにプリンタのキャリッジが走査してプリント
・アウトし、結局ｎ７８回のキャリッジ走査でＣＲＴ　
１画面の画像をハードコピーにとることができる。

第５図は、ＣＲ１画面上の画像を示す。第６図はプリン
タでハードコピーにとっているところを示す図である。

なお、プリンタのキャリッジの走査方法としては、ＲＡ
Ｍアドレスカウンタ６によるＲＡＭ回路５の読出しを、
番地をインクリメントさせて読み出すかデクリメントさ
せて読み出すかに使い分けることにより往復印写も可能
である。

壕だ、ＲＡＭアドレスカウンタ６へのクロック入力を水
平同期信号によらず、周波数可変のパルス発生器による
クロックパルスとすれば、ＣＲＴ画面垂直方向のハルト
コピードツト密度を可変とすることができる。同様に、
水平方向についてもサンプル・タイミング回路４のパル
ス発生器４２によるクロック周波数をかえることにより
、そのドツト密度を変えることができる。

〔効果の説明〕

以上説明したように、本発明装置によれば、画像情報を
一時記憶しておくメモリは、ワスかにＸＫ ビットで十分である。標準的にｍを約５００、Ｋを８と
すると、５１２ビツトのＲＡＭを８個使用することによ
り、標準的なテレビジョン信号からシリアルプリンタが
記録情報を作り出すことができる。

本発明の装置は標準的なテレビジョン信号を入力とする
ので、汎用性がある。

パーソナルコンピュータには、ＣＲＴ装置とシリアルプ
リンタを備えたものが広く普及しているので、本発明の
装置を付加することにより、ＣＲ１画面の画像情報を紙
面上に容易にハードコピーとして取り出すことができる
ことになり、きわめてその商品価値が高い。

【図面の簡単な説明】

第１図は本発明の詳細な説明するだめのＣＲ１画面のラ
スク図。 第２図は本発明実施例装置のブロック構成図。 第３図はサンプル・タイミング回路のブロック構成図。 第４図はサンプル・タイミングを説明するための波形図
。 第５図はＣＲ１画面上の画像の一例を示す図。 第６図はハードコピーがプリンタから取り出されるとこ
ろを示す図。 １・・・同期信号分離回路、２・・・白黒判別回路、４
・・・サンプル・タイミング回路、５・・・ＲＡＭ回路
、６・・・ＲＡＭアドレスカウンタ。 特許出願人　株式会社　横河電機製作所代理人　弁理士
　井　出　直　孝 亮　１　図 吠イ凌信芳　　　　　へ、庄駆ｖ１回路九　３　図 Ｐ３２図 （１＋　Ｑ２−−−−　　　　　　　　　　　　　　　
　　　　　　　　　　−−−−　Ｑｍ今 ９舎目 兜４　図 ２６４− 第　６　図

Claims (1)

【特許請求の範囲】
1. （１）入力映像信号から水平同期信号および垂直同期信
   号を分離する同期分離回路と、上記入力映像信号の白黒
   レベルを２値化する白黒判別回路と、上記入力映像信号
   の画面に対応し上記白黒判別回路の出力に得られる２値
   化された信号を記憶するマトリクスメモリと、上記同期
   分離回路から得られる水平同期信号および垂直同期信号
   に従って上記２値化された信号を上記メモリに書き込み
   、プリンタの動作に従ってこのメモリの内容を読み出す
   ように制御する制御手段とを備えた映像信号のインタフ
   ェース装置において、 上記マトリクスメモリが、上記画面の水平走査線の数を
   ｍとし、上記プリンタのプリンタヘッドのドツト素子数
   をＫとするとき、ｍＸＫピットを記憶することができる
   ＲＡＭにより構成され、上記制御手段が、上記画面の垂
   直直線上に現われるｍビットの上記２値化された信号を
   上記入力映像信号の１フレーム毎に上記メモリのｍビッ
   トに書き込む動作をその画面の水平方向について順次に
   回繰り返してから上記メモリの内容を読み出す動作を実
   行するように構成されたことを特徴とする映像信号のイ
   ンタフェース装置。