JPS58148517A - Encoder - Google Patents

Encoder

Info

Publication number
JPS58148517A
JPS58148517A JP3055282A JP3055282A JPS58148517A JP S58148517 A JPS58148517 A JP S58148517A JP 3055282 A JP3055282 A JP 3055282A JP 3055282 A JP3055282 A JP 3055282A JP S58148517 A JPS58148517 A JP S58148517A
Authority
JP
Japan
Prior art keywords
ladder
switch
sub
main
reference power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3055282A
Other languages
Japanese (ja)
Inventor
Shigekazu Mori
守 重和
Seiji Okamoto
岡本 清治
Shosaku Tsukagoshi
塚越 昌作
Atsushi Iwata
穆 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd filed Critical Nippon Telegraph and Telephone Corp
Priority to JP3055282A priority Critical patent/JPS58148517A/en
Publication of JPS58148517A publication Critical patent/JPS58148517A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Abstract

PURPOSE:To attain ease of circuit integration with one reference power supply, by determining the state of lower electrodes of main and sub-ladders through switching and sampling input signals again. CONSTITUTION:The main C ladders 1CA-128CA, sub-C ladders 1CB-16CB, main ladder switches SA1-SA8, and sub-ladder switches SB1-SB5 connecting one end in common respectively are provided for an encoder, and a sampling switch 103 is provided between a common connecting point of the ladders 1CA-128CA and inputs. Reset switches 201, 202 are provided between the common connecting point of the ladders 1CA-128CA and 1CB-16CB and ground, and the SA1-SA8 and SB1-SB5 are controlled with a code convesion circuit 105 with SAR. A changeover switch 200 is provided between two potential points a, b of the circuit 105, ground and a reference power supply +Vref. After the state of the lower electrodes is determined, the input signal is sampled again, allowing to simplify the constitution of the encoder.

Description

【発明の詳細な説明】 本゛発明は、コンデンサラダーを使用する符号化器に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an encoder using a capacitor ladder.

従来のコンデンサラダー(以下Cラダーと略す)を使用
した圧伸型符号化器の部分構成図を第1図に示す。第1
図では、現在一般的に使われるμ−1aw 15折線近
似逐次比較帰還形符号化器の制御系を除いた部分を示し
ている。
FIG. 1 shows a partial configuration diagram of a companding encoder using a conventional capacitor ladder (hereinafter abbreviated as C ladder). 1st
The figure shows the parts of a currently commonly used μ-1aw 15-line approximation successive approximation feedback encoder, excluding the control system.

101.102はラダーリセットスイッチ、103はサ
ンプリングスイッチ、104はコン/4’レータ、10
5はSAR付符号変換回路、106は基準電源切換えス
イッチである。2進荷重のメインCラダーICA、2c
A、・・川、128cAは一端を共通に接続され、コン
パレータ104のプラス側入力端子及びサンプリングス
イッチ1θ3を介して入力に接続されている。また、上
記メインCラダーの他の一端はそれぞれ対応するメイン
ラダースイッチSAt、・・・・・・t SA8の一端
に接続されている。
101.102 is a ladder reset switch, 103 is a sampling switch, 104 is a converter/4' regulator, 10
5 is a code conversion circuit with SAR, and 106 is a reference power source changeover switch. Main C ladder ICA with binary load, 2c
A, . . . , 128cA have one end connected in common, and are connected to the input via the positive input terminal of the comparator 104 and the sampling switch 1θ3. Further, the other ends of the main C ladders are connected to one ends of the corresponding main ladder switches SAt, . . . t SA8, respectively.

メインラダースイッチSA、〜”A8は3つ接点を切シ
換えられるようになっておシ、各々の対応する接点はそ
れぞれ共通接続されて、一つは基準電源切換スイッチ1
06を介して基準電源(+vref *−vref )
に接続され、他の一つは接地され、残りの一つは、コン
ノ臂レータ107のマイナス側入力端子に接続されてい
る。同様に2進荷重のサブCラダーICB、2CB・・
・・・・、16CBも一端を共通に接続され/?ツファ
ーアンプ107のプラス側入力端子と、ラダーリセット
スイッチ102を介して接地されている。またサシCラ
ダーの共通接続端子と接地間には基本コンデンサセルC
Bの2倍の大きさの容量をもつコンデンサ2CBが接続
されている。
The main ladder switch SA~A8 has three contacts that can be switched.The corresponding contacts are commonly connected, and one is the reference power selector switch 1.
Reference power supply (+vref *-vref) through 06
The other one is grounded, and the remaining one is connected to the negative input terminal of the controller 107. Similarly, binary load sub-C ladders ICB, 2CB...
..., 16CB is also connected at one end in common/? It is grounded via the positive input terminal of the Zuffer amplifier 107 and the ladder reset switch 102. In addition, the basic capacitor cell C is connected between the common connection terminal of the sashi C ladder and the ground.
A capacitor 2CB having a capacitance twice that of B is connected.

サブCラダーの他の一端はそれぞれ対応するサブラダー
スイッチSB1.・・・・・・、S、5の一端に接続さ
れている。
The other end of the sub-C ladder is connected to the corresponding sub-ladder switch SB1. . . . is connected to one end of S, 5.

サブラダースイッチSB1〜SB5は2つの接点を切シ
換えられるようになっておシ、各々の対応する接点はそ
れぞれ共通接続されて一つは基準電源切換えスイッチ1
06を介して基準電源へ、他の一つは接地されている。
The sub-ladder switches SB1 to SB5 are capable of switching two contacts, and each corresponding contact is commonly connected, and one is the reference power selector switch 1.
06 to the reference power supply, the other one is grounded.

メインCラダー及びサブCラダーの共通電極と接地間に
は各Cラダーの電荷を放電するために用いるラダーリセ
ットスイッチ101,102が接続されている。
Ladder reset switches 101 and 102 used for discharging the charge of each C ladder are connected between the common electrode of the main C ladder and the sub C ladder and the ground.

バッファーアンプ107は電圧フォロアーになるように
マイナス側入力端子が出力端子に接続されている。コン
パレータ104の出力信号によってSAR付符号変換回
路105が駆動され、この出力によって前記のメインラ
ダースイッチSA1〜SA8.サブラダースイッチSB
1〜SB5及び、基準電源切換スイッチ106が制御さ
れるようになっている。
The negative input terminal of the buffer amplifier 107 is connected to the output terminal so that it becomes a voltage follower. The output signal of the comparator 104 drives the sign conversion circuit 105 with SAR, and this output drives the main ladder switches SA1 to SA8. Subladder switch SB
1 to SB5 and the reference power source changeover switch 106 are controlled.

次に回路動作を説明する。まず最初に、コンデンサlC
A〜128CAで構成されるメインCラダーのリセット
スイッチ101′と、2CBとICB〜16CBで構成
されるサブCラダーのリセットスイッチ102が接地さ
れる。この時メインラダースイッチSA1〜SA8およ
びサブラダースイッチSB1〜SB5は接地側に接続さ
れている。この状態で各ラダーのコンデンサの電荷は放
電され′O”になる。次にリセットスイッチ101,1
02を開いてサンプリングスイッチ103を閉じて入力
信号をサンプリングし、メインCラダーICA〜128
CAに入力信号に応じた電荷を貯える。次にサンプリン
クスイツf103を開いてコンノ臂レータ104で入力
信号の極性を判定し、その結果をSAR付符号変換回路
105に入力し、その出力であるsp倍信号、基準電源
切換えスイッチ106を制御する。入力信号が(→であ
るとすれば切換えスイッチ106は−vref側に接続
され、入力信号が(→であれば切換えスイッチ106は
+Vref側に接続される。′vrefの極性を決定し
た後に、メインラダースイッチSA、〜SA8と、サブ
ラダースイッチSB1〜S、5の動作によシ順次符号化
を行う。
Next, the circuit operation will be explained. First of all, capacitor lC
The reset switch 101' of the main C ladder made up of A to 128CA and the reset switch 102 of the sub C ladder made up of 2CB and ICB to 16CB are grounded. At this time, the main ladder switches SA1 to SA8 and the sub ladder switches SB1 to SB5 are connected to the ground side. In this state, the charges in the capacitors of each ladder are discharged and become 'O'.Next, the reset switches 101 and 1
02 is opened and the sampling switch 103 is closed to sample the input signal, and the main C ladder ICA~128
Stores charge in CA according to the input signal. Next, the sampling switch F103 is opened, the polarity of the input signal is determined by the controller 104, and the result is input to the sign conversion circuit with SAR 105, which controls the output SP multiplied signal and the reference power switch 106. do. If the input signal is (→, the changeover switch 106 is connected to the -vref side, and if the input signal is (→, the changeover switch 106 is connected to the +Vref side.'After determining the polarity of vref, the changeover switch 106 is connected to the -vref side. Sequential encoding is performed by the operations of ladder switches SA, -SA8 and sub-ladder switches SB1 -S, 5.

符号化されたPCM信号出力と各ラダーのスイッチの状
態は表1に示す関係をもつ。表1において符号変換出力
欄のSA、〜SA89SB1〜SB5 は図1における
同一記号のスイッチの状態を表わしており0は接地、1
はVref、Sはサブラダー出力(v8B)にそれぞれ
接続されることを現わしている。
The encoded PCM signal output and the switch status of each ladder have the relationship shown in Table 1. In Table 1, SA, ~SA89SB1 to SB5 in the code conversion output column represent the states of switches with the same symbols in Figure 1, where 0 is ground and 1
indicates that it is connected to Vref, and S indicates that it is connected to the sub-ladder output (v8B).

(b) PCM出力はBl、B2.B3.B4.B5.B6.B
7.B8の8ピツで構成され、B1が極性ビット、B8
がLSBである。
(b) PCM outputs are Bl, B2. B3. B4. B5. B6. B
7. Consists of 8 bits of B8, B1 is the polarity bit, B8
is the LSB.

表  1 このような従来回路においては入力信号として正負の信
号を符号化するために、基準電源として正、負二種類を
必要とする欠点があった。このことは従来の符号化器を
IC化する場合には端子数の増加にもつながシ好ましく
ない。
Table 1 This type of conventional circuit has the drawback of requiring two types of reference power supplies, positive and negative, in order to encode positive and negative signals as input signals. This is undesirable when converting a conventional encoder into an IC because it leads to an increase in the number of terminals.

本発明は、1つの基準電源で符号化器を構成することを
特徴とし、その目的は基準電源の数を減らすことと、r
c化における端子数を減らすことであシ以下詳細に説明
する。
The present invention is characterized in that an encoder is configured with one reference power source, and its purpose is to reduce the number of reference power sources and r
This will be explained in detail below by reducing the number of terminals in the C conversion.

第2図は、本発明の第1の実施例を示す圧伸型符号化器
の部分構成図で第1図に示した構成部品と同一のものは
同一符号を附して示した。200は切換えスイッチ、2
01,202はラダーリセットスイッチである。簡単の
ために、第1図と同一の接続関係にある部分については
説明を省略する。
FIG. 2 is a partial block diagram of a companding encoder showing a first embodiment of the present invention, and the same components as those shown in FIG. 1 are designated by the same reference numerals. 200 is a changeover switch, 2
01 and 202 are ladder reset switches. For the sake of simplicity, explanations of parts having the same connection relationship as in FIG. 1 will be omitted.

切換えスイッチ200は2回路2接点で構成されておシ
、一方の回路はメインCラダー及びサブCラダーの一つ
の共通接点(図中aで示す)を基準電源(+vref 
)と接地とに切換え、他方の回路は、メインCラダー及
びサブCラダーの他の共通接点(図中すで示す)を接地
と基準電源とに切換える。
The changeover switch 200 is composed of two circuits and two contacts, and one circuit connects one common contact (indicated by a in the figure) of the main C ladder and sub C ladder to the reference power supply (+vref).
) and ground, and the other circuit switches the other common contacts of the main C ladder and sub C ladder (already shown in the figure) between ground and the reference power source.

ラダーリセットスイッチ201はメインCラダーの共通
電極と接地間に挿入され、ラダーリセットスイッチ20
2はサブCラダーの共通電極とメインCラダー及びサブ
Cラダーの1つの共通接点(図中のb点)間に挿入され
ている。
The ladder reset switch 201 is inserted between the common electrode of the main C ladder and the ground.
2 is inserted between the common electrode of the sub C ladder and one common contact point (point b in the figure) of the main C ladder and the sub C ladder.

次にこの回路の動作を説明する。初期状態として、第2
図のa点及びb点の状態を決める切換えスイッチ200
は図示の実線で示すように、a点が+vrofに、b点
が接地に接続されているとする。
Next, the operation of this circuit will be explained. As an initial state, the second
A changeover switch 200 that determines the state of points a and b in the figure.
Assume that point a is connected to +vrof and point b is connected to ground, as shown by the solid line in the figure.

まず最初に、従来回路で説明したように、コアfンサI
CA〜128CAからなるメインCラダーのリセットス
イッチ201と、2cB、1cB〜16cBで構成され
るサブCラダーのリセットスイッチ202が接地に接続
される。この時メインラダースイッチS□〜SA8およ
びサブラダースイッチSB1〜SB5は接地側(第2図
す点)に接続されている。この状態で゛各うダーのコン
デンサの電荷は放電され′−0”になる。次にラダーリ
セットスイッチ201を開いてサンプリングスイッチ1
03を閉じて入力信号をサンプリングし、メインCラダ
ーICA〜128 CAに入力信号に応じた電荷を貯え
る。次にサンプリングスイッチ103を開いてコンツク
レータlθ4で入力信号の極性を判定しその結果をSA
R付符号変換回路105に入力し、その出力であるsp
倍信号、a点およびb点の状態を決める切換えスイッチ
200を制御する。入力信号が負であるとすれば切換え
スイッチ200の状態は初期状態と変らず、入力信号が
正のときは、a点を接地にb点を+vrefにするよう
に接続する。
First of all, as explained in the conventional circuit, the core f sensor I
A reset switch 201 of the main C ladder consisting of CA to 128CA and a reset switch 202 of the sub C ladder consisting of 2cB and 1cB to 16cB are connected to ground. At this time, the main ladder switches S□-SA8 and the sub-ladder switches SB1-SB5 are connected to the ground side (points shown in Figure 2). In this state, the charge in each capacitor is discharged and becomes '-0'.Next, open the ladder reset switch 201 and open the sampling switch 1.
03 is closed, the input signal is sampled, and charges corresponding to the input signal are stored in the main C ladder ICA to 128 CA. Next, open the sampling switch 103, determine the polarity of the input signal with the converter lθ4, and send the result to SA.
input to the sign conversion circuit 105 with R, and its output sp
A changeover switch 200 that determines the states of the double signal, point a, and point b is controlled. If the input signal is negative, the state of the changeover switch 200 remains unchanged from the initial state, and if the input signal is positive, the connection is made so that point a is grounded and point b is connected to +vref.

切換えスイッチ200の状態を決めた後に、再びサンプ
リングスイッチ103を閉じて入力信号をサンプリング
し、その後、サンプリングスイッチ103を開き、ラダ
ーリセットスイッチ202を開いて符号化動作に入る。
After determining the state of the changeover switch 200, the sampling switch 103 is closed again to sample the input signal, and then the sampling switch 103 is opened and the ladder reset switch 202 is opened to start the encoding operation.

このときのコンパレータIθ4の出力であるPCM出力
と、メインラダースイッチS −8サブラダースイッチ
sB、〜ム1     ム8 ) SIs5の状態の関係は前述した表1で表わされる。
The relationship between the PCM output, which is the output of the comparator Iθ4, and the states of the main ladder switch S-8 and the sub-ladder switches sB, SIs5 at this time is shown in Table 1 described above.

入力信号の極性が負の時のサブラダーバッファアンfr
ovの出力電圧vsBは次のように表わされる。
Sub-ladder buffer amplifier fr when the polarity of the input signal is negative
The output voltage vsB of ov is expressed as follows.

ここでSBiは表1 (b)に従って1又は0の値をと
る。
Here, SBi takes a value of 1 or 0 according to Table 1 (b).

又メインCラダーIC〜128c のコン7やしA  
            A −タ104人力点における電圧Vxは、久方電圧を−V
iとすれば ここでSAkは表1(a)に従って′1”又は0の値を
とる。ただしSは′0”の値をとる。
Also main C ladder IC ~ 128c con 7 palm A
The voltage Vx at the A-ta 104 human power point is -V
If i, then SAk takes a value of '1' or 0 according to Table 1(a). However, S takes a value of '0'.

SAk′は表1(a)に従ってSのところのみ1”の値
をとシ他は全て0”の値をとる。
According to Table 1(a), SAk' takes a value of 1'' only for S and a value of 0'' for all others.

次に入力信号の極性が正のときは、先に説明したように
、第2図においてa点は、接地にb点は+ vrefに
接続された状態で再びサンデーリングスイッチ103に
ょシ入カ信号をサンプリングする。
Next, when the polarity of the input signal is positive, as explained earlier, in FIG. to sample.

この時メインCラダー1cA〜128cA及びサゾCラ
ダーICB〜16C6のスイッチSA、〜SA8 #S
B、〜SB5はb点に接続されたままであるから、メイ
ン及びサブラダーの各コンデンサの、スイッチに接続さ
れている側の電極(以下、下部電極と呼ぶ。)は+Vr
6fに接がれていることになる。この時、ラダーリセッ
トスイッチ202はb点に接続されているのでラダーバ
ッファアンプ107の出力電圧vs!lは+vrofK
なりている。次にラダーリセットスイッチ202を開い
て符号化動作に入り、表1に従ってPCM出力符号と各
ラダーのスイッチの状態が決まるが、先に述べたように
、入力信号が正の場合、第2図のa点は接地、b点は−
l−Vr、(に接続されるので、表1の1,0.Sはそ
れぞれ接地、+Vref # v8Bに接続されること
を意味する。入力信号が正のときのサブCラダー出力電
圧vlIB′は次のように表わされる。
At this time, switch SA of main C ladder 1cA to 128cA and Sazo C ladder ICB to 16C6, ~SA8 #S
Since B and ~SB5 remain connected to point b, the electrodes of the main and sub-ladder capacitors on the side connected to the switch (hereinafter referred to as the lower electrode) are at +Vr.
It is connected to 6f. At this time, since the ladder reset switch 202 is connected to point b, the output voltage of the ladder buffer amplifier 107 vs! l is +vrofK
It has become. Next, the ladder reset switch 202 is opened to enter the encoding operation, and the PCM output code and the switch status of each ladder are determined according to Table 1. As mentioned earlier, if the input signal is positive, the Point a is grounded, point b is -
Since it is connected to l-Vr, (, 1 and 0.S in Table 1 means that it is connected to ground and +Vref # v8B, respectively. When the input signal is positive, the sub-C ladder output voltage vlIB' is It is expressed as follows.

ここでSi+iは表1(b)に従って1又は0の値をと
る。
Here, Si+i takes a value of 1 or 0 according to Table 1(b).

又メインCう/−ICA〜128CAのコン7やし一夕
1θ4の入力点における電圧Vx′は入力電圧をy、/
とすれば ・・・・・・・ (4) ここでSAkは表1(a)に従って1”又は0”の値を
とる。ただしSは“0”の値をとる。
Also, the voltage Vx' at the input point of the main C U/-ICA to 128CA connector 7 1θ4 is the input voltage y, /
Then... (4) Here, SAk takes a value of 1'' or 0'' according to Table 1(a). However, S takes a value of "0".

SAスは表1 (a)に従ってSのところのみ”l”の
値をとり他は全て0”の値をとる。
According to Table 1 (a), SA has a value of "l" only at S, and all others have a value of 0.

(4)式の()中の第2項目に(3)式を入れると、結
局、(2)成上(4)式は符号を変えただけであること
がわかる。
When formula (3) is inserted into the second item in parentheses of formula (4), it can be seen that formula (2) and formula (4) are simply changed in sign.

以上説明したように第1の実施例では、メイン及びサブ
Cラダーの下部電極の状態を切り換えるスイッチを設け
、入力信号をサンプリングしその極性によ・シ、前記ス
イッチを切り換え、メイン及びサブCラダーの下部電極
の状態を決定した後に、再び入力信号をサンプリングし
、符号化する方式を採用したことによシ、一つの基準電
源で符号器を構成でき、又、そのための制御系の変更も
ほとんどないという利点がある。また、従来の構成に比
較して、端子数をへらすことが出来るという利点もある
。さらに、従来正負の電源を切換えるにあたっては双極
性のスイッチを必要とし、特にIC化する場合には、そ
の実現が困難であるという欠点があったが、本実施例に
よれば、切換スイッチには単極性で十分となるため、I
C化にあたってその実現が容易であるという利点もある
As explained above, in the first embodiment, a switch is provided to change the state of the lower electrode of the main and sub C ladders, and the input signal is sampled and the switch is switched depending on the polarity of the input signal. By adopting a method in which the input signal is sampled again and encoded after determining the state of the lower electrode, the encoder can be configured with a single reference power source, and there is little need to change the control system for this purpose. There is an advantage that there is no Additionally, there is an advantage that the number of terminals can be reduced compared to the conventional configuration. Furthermore, conventionally, switching between positive and negative power supplies required a bipolar switch, which was difficult to implement, especially when integrated into an IC.However, according to this embodiment, the changeover switch Since unipolarity is sufficient, I
Another advantage is that it is easy to implement when converting to C.

第1の実施例は、サブラダー回路としてCラダーを使っ
た場合について説明したが、サブラダー回路として抵抗
ラダー(以下Rラダーと称する)を使った場合でも、第
3図に示す如く、Rラダー両端の状態を入力信号の極性
に応じて切換えることにより二符号化器の基準電源を単
一にする効果が生じる。第3図において、サブラダース
イッチSB、〜5B16は表2に従って開閉される。表
2で′1”はスイッチが閉じ′−0”は開くことを意味
する。
The first embodiment describes the case where a C ladder is used as the sub-ladder circuit, but even when a resistance ladder (hereinafter referred to as R ladder) is used as the sub-ladder circuit, as shown in FIG. Switching the state according to the polarity of the input signal has the effect of making the reference power source of the two encoders single. In FIG. 3, sub-ladder switches SB, ~5B16 are opened and closed according to Table 2. In Table 2, '1' means the switch is closed and '-0' is open.

又、第4図に示す如き構成において、入力信号の極性に
応じて負入力時にはスイッチSP′をa′側に、正入力
時にはb′側に切換えることによっても同様の効果があ
る。
Further, in the configuration shown in FIG. 4, the same effect can be obtained by switching the switch SP' to the a' side when the input signal is negative and to the b' side when the input signal is positive, depending on the polarity of the input signal.

なお本実施例においては基準電源が+Vrefの場合に
ついて説明したが本発明は−vrefであっても、同じ
考え方で実現できることはいうまでもない。
In this embodiment, the case where the reference power source is +Vref has been described, but it goes without saying that the present invention can be realized using the same concept even when the reference power source is -vref.

また、本発明は、圧伸型符号化器に限定されることなく
、例えば直線型符号化器にも同様に適用出来る。
Further, the present invention is not limited to companding type encoders, but can be similarly applied to, for example, linear type encoders.

本発明によれば、従来2つの基準電源を必要としていた
符号化器を1つの基準電源で実現出来るというすぐれた
効果がある。
According to the present invention, there is an excellent effect that an encoder that conventionally required two reference power supplies can be realized with one reference power supply.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のCラダー圧伸型符号化器の一部構成図、
第2図、第3図、第4図は本発明の一実施例の符号化器
の一部構成図をそれぞれ示したものである。 103・・サンプリングスイッチ、104・・コンi<
’レータ、105・・・SAR付符号変換回路、200
・・・切換えスイッチ、+ vr’e f・・・基準電
源、ICA〜128C・・・メインCラダー、lCB〜
16CB・・す^ ブCラダー、SA1〜SA8・・・メ、インラダースイ
ッチ、SR1〜SB5・・・サブラダースイッチ。
FIG. 1 is a partial configuration diagram of a conventional C ladder companding encoder.
FIG. 2, FIG. 3, and FIG. 4 each show a partial configuration diagram of an encoder according to an embodiment of the present invention. 103...Sampling switch, 104...Conn i<
'rater, 105... sign conversion circuit with SAR, 200
...Selector switch, +vr'e f...Reference power supply, ICA~128C...Main C ladder, lCB~
16CB...SU^ C ladder, SA1-SA8...Me, in-ladder switch, SR1-SB5...Sub-rudder switch.

Claims (1)

【特許請求の範囲】[Claims] 一端を共通接続された複数のコンデンサと、この共通接
続点に入力アナログ信号をサンプリングして印加するサ
ンプリングスイッチと、前記複数のコンデンサの他端を
第1の接続線と第2の接続線とに切換えて接続する複数
のコンデンサ切換えスイッチと、このコンデンサ切換ス
イッチの動作を制御する制御回路とを有し、前記制御回
路から′の制御信号に応答して、前記コンデンサ切換え
スイッチを各々切換えることにより、前記共通接続点の
電位を変化せしめ、この電位の変化をコンパレータを介
して接地電位と比較しつつ顆次取り出し、前記入力アナ
ログ信号からディジタル信号を得る符号化器において、
前記第1、第2の接続線の電位をそれぞれ基準電位と接
地電位とに切換える基準電源切換えスイッチを設け1、
この基準電源切換えスイッチを前記入力信号の極性によ
シ前記制御回路を介して切換えた後に、アナログ・ディ
ジタル変換動作を行なわせしめるようにした事を特徴と
する符号化器。
A plurality of capacitors having one end connected in common, a sampling switch that samples and applies an input analog signal to the common connection point, and the other ends of the plurality of capacitors connected to a first connection line and a second connection line. It has a plurality of capacitor changeover switches that are switched and connected, and a control circuit that controls the operation of the capacitor changeover switches, and each of the capacitor changeover switches is switched in response to a control signal '' from the control circuit. In an encoder that changes the potential of the common connection point, and extracts the potential while comparing the change in potential with a ground potential via a comparator to obtain a digital signal from the input analog signal,
A reference power supply changeover switch is provided for switching the potentials of the first and second connection lines to a reference potential and a ground potential, respectively; 1;
An encoder characterized in that an analog-to-digital conversion operation is performed after the reference power supply selector switch is switched according to the polarity of the input signal via the control circuit.
JP3055282A 1982-03-01 1982-03-01 Encoder Pending JPS58148517A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3055282A JPS58148517A (en) 1982-03-01 1982-03-01 Encoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3055282A JPS58148517A (en) 1982-03-01 1982-03-01 Encoder

Publications (1)

Publication Number Publication Date
JPS58148517A true JPS58148517A (en) 1983-09-03

Family

ID=12306953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3055282A Pending JPS58148517A (en) 1982-03-01 1982-03-01 Encoder

Country Status (1)

Country Link
JP (1) JPS58148517A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165027A (en) * 1979-06-11 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> A/d converter circuit
JPS55165026A (en) * 1979-06-12 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> Digital-analog converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55165027A (en) * 1979-06-11 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> A/d converter circuit
JPS55165026A (en) * 1979-06-12 1980-12-23 Nippon Telegr & Teleph Corp <Ntt> Digital-analog converter

Similar Documents

Publication Publication Date Title
US4195282A (en) Charge redistribution circuits
JP2804269B2 (en) Redistribution A / D converter and method for converting analog signal to digital signal
US4385286A (en) Use of single reference voltage for analog to digital or digital to analog conversion of bipolar signals
JPH06152420A (en) A/d converter
US4517549A (en) Weighted capacitor analogue-digital converters
US4404544A (en) μ-Law/A-law PCM CODEC
JPH0779243B2 (en) Oversample type A / D converter
JP3657218B2 (en) Differential input A / D converter
US20060055575A1 (en) Analog-to-digital conversion arrangement, a method for analog-to-digital conversion and a signal processing system, in which the conversion arrangement is applied
US5621407A (en) Digital/analog converter
JPS58148517A (en) Encoder
JPS6177430A (en) Analog-digital converter
JP2002314419A (en) Analog/digital conversion circuit
JPS628051B2 (en)
JPS63284927A (en) Digital-analog converter
JP3059263B2 (en) Analog-to-digital converter
JPH04113722A (en) Analog/digital conversion circuit
JP2832947B2 (en) Series-parallel A / D converter
SU970679A1 (en) Analogue-digital converter
CA1096501A (en) Weighted capacitor analog/digital converting apparatus and method
KR19990038892A (en) Analog digital converter
JPS60242728A (en) Sequential comparison type ad converter
JP2904239B2 (en) A / D conversion circuit
JPH065820B2 (en) Analog / digital converter
JPH05152959A (en) A/d conversion circuit