JPS58147163A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS58147163A JPS58147163A JP2889982A JP2889982A JPS58147163A JP S58147163 A JPS58147163 A JP S58147163A JP 2889982 A JP2889982 A JP 2889982A JP 2889982 A JP2889982 A JP 2889982A JP S58147163 A JPS58147163 A JP S58147163A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- current
- output
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 2
- -1 oxygen ion Chemical class 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 238000009738 saturating Methods 0.000 abstract 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 201000001880 Sexual dysfunction Diseases 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000007142 ring opening reaction Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、 −
一高周波増幅器用の電界効果トランジスタに関する。
高周波用のトランジスタとして例えばガリウム砒素ショ
ットキ型電界効果トランジスｆｉ ＧａＡｓＭＢ８ＦＩ
ＣＴは、広く知られているものである。第１図に従来の
高周波用（１ａＡｓＭＥ８ＦＢＴの素子断面図例を示す
。この図例のＭＥ８ＦＥＴは、半絶縁性高比抵抗基板上
０９に例えば気相成長によりＮ型動作層領域Ｉを設け、
この表面にオーム性電極Ｑｌｌ、（ｉｎを形成してソー
ス領域及びドレイン領域とし、ソーース領域及びドレイ
ン領域に挾まれたチャネル領域にショットキ型ゲート電
極ａつを形成したものである。
ットキ型電界効果トランジスｆｉ ＧａＡｓＭＢ８ＦＩ
ＣＴは、広く知られているものである。第１図に従来の
高周波用（１ａＡｓＭＥ８ＦＢＴの素子断面図例を示す
。この図例のＭＥ８ＦＥＴは、半絶縁性高比抵抗基板上
０９に例えば気相成長によりＮ型動作層領域Ｉを設け、
この表面にオーム性電極Ｑｌｌ、（ｉｎを形成してソー
ス領域及びドレイン領域とし、ソーース領域及びドレイ
ン領域に挾まれたチャネル領域にショットキ型ゲート電
極ａつを形成したものである。
第２図に第１図の様な構造を持つゲート幅６００μ罵の
ＭＢ８ＦＥＴの高周波入出力特性例Ｑｌ）を示す。
ＭＢ８ＦＥＴの高周波入出力特性例Ｑｌ）を示す。
入力電力レベルが低い領域では入出力特性は直線性を示
し、入力電力が５ｄＢｍ程度からは直線からはずれ始め
、入力電力を更に増加すると直線性からの逸脱が激しく
なり、ついには出力が飽和して、入力電力が１６ ｄＢ
ｍの時に電力利得がＯｄＢとなってしまう。図で点ＭＣ
ＡはＯｄＢラインである。同図に併示したゲート整流電
流（２）は入力電力が１０ｄＢｍ程度から流れ始め、入
力電力が１６ ｄＢｍの時には２００１１人にも達する
。第２図の出力飽和が起こる原因をＭｇ８ＦＥＴの電流
電圧特性を用いて以下に説明する。いｉ第３図にこのＭ
ｇ８ＦＥＴの電流電圧特性、直流バイアス点及び負荷直
線を示す。第２図で昼周波入出力特・性が直線性を示し
ている領域は、第３図の直流バイアス点Ｃｌ１ｌからＷ
流電圧振幅が９荷直線に沿って小さな動きをしている場
合に対応する。電流電圧振幅が負荷直線上の点Ａ１Ｂを
越えるあたりから非線型性が現われ始め、ＣｌＤ点に達
するとゲートに順方向の整流電流が流れ始める。この段
階中出力はかなり飽和した状態となる。入力レベルが更
に大きくなると、この順方向の整流電流は指数関数的に
増加することになり、ついには出力が飽和し電力利得が
ＯｄＢとなる。
し、入力電力が５ｄＢｍ程度からは直線からはずれ始め
、入力電力を更に増加すると直線性からの逸脱が激しく
なり、ついには出力が飽和して、入力電力が１６ ｄＢ
ｍの時に電力利得がＯｄＢとなってしまう。図で点ＭＣ
ＡはＯｄＢラインである。同図に併示したゲート整流電
流（２）は入力電力が１０ｄＢｍ程度から流れ始め、入
力電力が１６ ｄＢｍの時には２００１１人にも達する
。第２図の出力飽和が起こる原因をＭｇ８ＦＥＴの電流
電圧特性を用いて以下に説明する。いｉ第３図にこのＭ
ｇ８ＦＥＴの電流電圧特性、直流バイアス点及び負荷直
線を示す。第２図で昼周波入出力特・性が直線性を示し
ている領域は、第３図の直流バイアス点Ｃｌ１ｌからＷ
流電圧振幅が９荷直線に沿って小さな動きをしている場
合に対応する。電流電圧振幅が負荷直線上の点Ａ１Ｂを
越えるあたりから非線型性が現われ始め、ＣｌＤ点に達
するとゲートに順方向の整流電流が流れ始める。この段
階中出力はかなり飽和した状態となる。入力レベルが更
に大きくなると、この順方向の整流電流は指数関数的に
増加することになり、ついには出力が飽和し電力利得が
ＯｄＢとなる。
第２図に示したＭｇ８ＦＥＴの出力飽和の現象を利用し
たものの一つＫ ’） ｉティング増幅器がある。
たものの一つＫ ’） ｉティング増幅器がある。
通常リミテイング増幅器は広いダイナミックレンジが要
求される為、Ｍｇ８ＦＥＴを多段縦続接続して使うこと
がしばしば行なわれる。第４図は六段構成のりミテイン
グ増幅器の高周波入出力特性例である。入力電力が−３
０ｄＢｍ程度から出力が飽和し始め、ダイナミックレン
ジは約４０ｄＢであり、広い入力レベルにわたって出力
がきれいに飽和している。
求される為、Ｍｇ８ＦＥＴを多段縦続接続して使うこと
がしばしば行なわれる。第４図は六段構成のりミテイン
グ増幅器の高周波入出力特性例である。入力電力が−３
０ｄＢｍ程度から出力が飽和し始め、ダイナミックレン
ジは約４０ｄＢであり、広い入力レベルにわたって出力
がきれいに飽和している。
しかし従来のＧａＡｓＭｇ８ＰＥＴでは第２図に示した
様に出力が飽和し始めると同時にゲートに順方向整流電
流が流れ始めるため、ゲート電極金属がエレクトロ・マ
イグレーションを起こし易くなり、長時間使用する場合
、信頼性上問題を生じる。第５図に高周波入力を１６
ｄＢｍ （利得がほぼ０ｄＢ）とじ九場合及び高周波入
力なしの場合について高温通電加速劣化試験を行った結
果を縦軸に平均故障時間ＭＴＴＦを、横軸に温度の逆数
をとって直繰６２及び６υに示す。高周波入力を加えた
場合寿命が約二桁短くなっていることがわかる。１００
℃に於ける推定寿命は、高周波人力を加えていない場合
約３４０万時間であるのに対し、高周波入力を加えた場
合約１７０００時間でしかない。
様に出力が飽和し始めると同時にゲートに順方向整流電
流が流れ始めるため、ゲート電極金属がエレクトロ・マ
イグレーションを起こし易くなり、長時間使用する場合
、信頼性上問題を生じる。第５図に高周波入力を１６
ｄＢｍ （利得がほぼ０ｄＢ）とじ九場合及び高周波入
力なしの場合について高温通電加速劣化試験を行った結
果を縦軸に平均故障時間ＭＴＴＦを、横軸に温度の逆数
をとって直繰６２及び６υに示す。高周波入力を加えた
場合寿命が約二桁短くなっていることがわかる。１００
℃に於ける推定寿命は、高周波人力を加えていない場合
約３４０万時間であるのに対し、高周波入力を加えた場
合約１７０００時間でしかない。
つま妙出力飽和状態での寿命は約２年ということになる
。出力飽和とゲートの順方向整流電流は本質的に同根の
問題であり、このよう々従来のＭｇ５ＦＥＴ素子構造で
は、出力飽和時のゲートの順方向整流電流を防ぐことは
できない。
。出力飽和とゲートの順方向整流電流は本質的に同根の
問題であり、このよう々従来のＭｇ５ＦＥＴ素子構造で
は、出力飽和時のゲートの順方向整流電流を防ぐことは
できない。
この発明は上記の欠点を除去するもので、出力飽和を起
こして本ゲートに順方向整流電流が流れることを防止し
、高信頼性を有する電界効果トランジスタを提供するに
ある。
こして本ゲートに順方向整流電流が流れることを防止し
、高信頼性を有する電界効果トランジスタを提供するに
ある。
即ちこの発明は、高比抵抗半導体基板上に低比抵抗の動
作層とこの動作層上に設けられたソース、ゲート及びド
レイン領域を備え、ソース領域とゲート領域に挾まれた
チャネル領域及びゲート領域とドレイン領域に挾まれた
チャネル領域の少くとも一方の領域に、表面側から動作
層深さの中程まで高比抵抗領域が設けられである電界効
果トランジスタにある。
作層とこの動作層上に設けられたソース、ゲート及びド
レイン領域を備え、ソース領域とゲート領域に挾まれた
チャネル領域及びゲート領域とドレイン領域に挾まれた
チャネル領域の少くとも一方の領域に、表面側から動作
層深さの中程まで高比抵抗領域が設けられである電界効
果トランジスタにある。
以下にこの発明の実施例について図面を参照して説明す
る。
る。
第６図はこの発明を適用したＧａＡｓ ＭＢ ８ Ｆ
ｇＴの断面図である。第６図が第１図と相異している点
は、ソース領域とゲート領域に挾まれたチャネル領域、
及びゲート領域とドレイン領域とに挾まれたチャネル領
域に表面側から動作層の中程号で高比抵抗領域（１ｅを
備えている点である。高比抵抗領域αｅけ例えばフォト
レジストをｉスフとして例えば酸素を選択的にイオン注
入して形成してよい。酸素をイオン注入すると動作層ａ
４Ｊ中のキャリアが消え、見かけ上高比抵抗領域が形成
できるのである。
ｇＴの断面図である。第６図が第１図と相異している点
は、ソース領域とゲート領域に挾まれたチャネル領域、
及びゲート領域とドレイン領域とに挾まれたチャネル領
域に表面側から動作層の中程号で高比抵抗領域（１ｅを
備えている点である。高比抵抗領域αｅけ例えばフォト
レジストをｉスフとして例えば酸素を選択的にイオン注
入して形成してよい。酸素をイオン注入すると動作層ａ
４Ｊ中のキャリアが消え、見かけ上高比抵抗領域が形成
できるのである。
酸素をイオン注入する場合、プロセス−Ｆどの段階でも
よいが、例えば陽子（プロトン）を注入してキャリアを
消す場合には、一旦高比抵抗層となっても熱処理により
元に戻ってしまうという特徴がおるので、高温処理を終
えた後に行わねばならない。
よいが、例えば陽子（プロトン）を注入してキャリアを
消す場合には、一旦高比抵抗層となっても熱処理により
元に戻ってしまうという特徴がおるので、高温処理を終
えた後に行わねばならない。
深さに到達しない様なゲートバイアスの洩い領域では、
ドレイン電流の制御が国難であり、空乏層が、高比抵抗
部の深さより更に拡がって伸びてい〈様なゲートバイア
スの深い領域では、通常のＭ Ｂ ８ ）’ Ｅ Ｔと
同様にドレイン電流の制御を行う。
ドレイン電流の制御が国難であり、空乏層が、高比抵抗
部の深さより更に拡がって伸びてい〈様なゲートバイア
スの深い領域では、通常のＭ Ｂ ８ ）’ Ｅ Ｔと
同様にドレイン電流の制御を行う。
第７図に上記ＭＢ８ＦＥＴの電流電圧特性を示す。
第３図例と比較すると、ゲートバイアスの浅い動作範囲
でＦ′ｉｙｍ＝ｏ、ゲートバイアスの深い動作範囲では
第３図例と同等の特性を示している。第３図例と同様に
第７図例にも直流バイアス点συ及び負荷直線６′ＩＪ
を示しである。第３図例を用いて説明したのと同様に、
入力電力レベルを低いところから除々に上げていくと、
電流電圧振幅が負荷直線上ＯＡ、Ｂ点を越えるあたシか
ら非直線性が現われ始め％Ｃ％・Ｄ点に達すると出力は
ほぼ飽和する。
でＦ′ｉｙｍ＝ｏ、ゲートバイアスの深い動作範囲では
第３図例と同等の特性を示している。第３図例と同様に
第７図例にも直流バイアス点συ及び負荷直線６′ＩＪ
を示しである。第３図例を用いて説明したのと同様に、
入力電力レベルを低いところから除々に上げていくと、
電流電圧振幅が負荷直線上ＯＡ、Ｂ点を越えるあたシか
ら非直線性が現われ始め％Ｃ％・Ｄ点に達すると出力は
ほぼ飽和する。
更に人力レベルを上げても電流電圧振幅がＥ点に達する
までゲートの順方向整流電流が流れない。
までゲートの順方向整流電流が流れない。
第３図例と比較すると、０点からＥ、ａまでゲート電圧
振幅で考えて約２．５ｖ余裕がある。このことは出力飽
和が起こってもゲートの順方向整流電流が流れにくいこ
とを意味する。
振幅で考えて約２．５ｖ余裕がある。このことは出力飽
和が起こってもゲートの順方向整流電流が流れにくいこ
とを意味する。
第８図に上記ＧａＡｓ ＭＥＳＦＥＴの高周波入出力特
性を示す。第２図例と比較すると出力の飽和特性は同等
であるが、ゲートの順方向整流電流が流れ始める入力レ
ベルが高くなっており、実用範凹即ち直線領域から利得
がＯｄＢとなるまでの範囲ではゲート電流は全く流れな
いこ゛とがわかる。上記Ｇ１λｓＭｇ、８ＦＥＴを用い
て大股構成の’Ｊ ミテイング増幅器を試作したところ
、高周波入出力特性は第４図例とほぼ同様となる。ゲー
ト電流については各段とも出力飽和領域に於いても殆ん
ど流わず、昼周波入力によるゲート電極金属のマイグレ
ーションに対する心配は無用である。第５図で説明した
ものと同様の高温加速劣化試験を施したところ、制周波
入力１６ ｄＢｍを加えたことによる寿命の短縮は見ら
れず、第５図の高周波入力なしの場合の直線Ｅ１１＞と
ほぼ開環の結果を示す。
性を示す。第２図例と比較すると出力の飽和特性は同等
であるが、ゲートの順方向整流電流が流れ始める入力レ
ベルが高くなっており、実用範凹即ち直線領域から利得
がＯｄＢとなるまでの範囲ではゲート電流は全く流れな
いこ゛とがわかる。上記Ｇ１λｓＭｇ、８ＦＥＴを用い
て大股構成の’Ｊ ミテイング増幅器を試作したところ
、高周波入出力特性は第４図例とほぼ同様となる。ゲー
ト電流については各段とも出力飽和領域に於いても殆ん
ど流わず、昼周波入力によるゲート電極金属のマイグレ
ーションに対する心配は無用である。第５図で説明した
ものと同様の高温加速劣化試験を施したところ、制周波
入力１６ ｄＢｍを加えたことによる寿命の短縮は見ら
れず、第５図の高周波入力なしの場合の直線Ｅ１１＞と
ほぼ開環の結果を示す。
この例ではソース領域とゲート領域に挾まねたチャネル
領域、及びゲート頴域とドレイン領域に迭まれだチャネ
ル領域の両方に闘比抵抗領域を設けであるが、論比抵抗
領域は何れか一方を設けてあれば同様に効果を奏する。
領域、及びゲート頴域とドレイン領域に迭まれだチャネ
ル領域の両方に闘比抵抗領域を設けであるが、論比抵抗
領域は何れか一方を設けてあれば同様に効果を奏する。
尚この実施例はＧａＡｓＭＢＳＰＥＴについて述べであ
るが、ＧｓＡａ接合型電界効果トランジスタを対象とし
て適用してもよい。また半導体材料はＧａＡｓに限らず
他の材料、例えば８１． ＩｎＰ等で１あってもよい０ 〔発明の効果〕 以上述べたようＫこの発明によれば、 利得が０ｄＢＫなるまで高周波入力を加えて出力飽和を
起こしても、ゲートの順方向整流電流が流れず、従って
ゲート電極金属のエレクトロマイグレーショ／が防止で
き、高信頼性を有する電界効果Ｙランジスタを提供でき
る。
るが、ＧｓＡａ接合型電界効果トランジスタを対象とし
て適用してもよい。また半導体材料はＧａＡｓに限らず
他の材料、例えば８１． ＩｎＰ等で１あってもよい０ 〔発明の効果〕 以上述べたようＫこの発明によれば、 利得が０ｄＢＫなるまで高周波入力を加えて出力飽和を
起こしても、ゲートの順方向整流電流が流れず、従って
ゲート電極金属のエレクトロマイグレーショ／が防止で
き、高信頼性を有する電界効果Ｙランジスタを提供でき
る。
第１図は従来の電界効果トランジスタ断面図、第２図は
第１図電界効果トランジスタの高周波入出力特性図、第
３図は第１図電界効果トランジスタの電流電圧特性及び
負荷特性図、第４図は第１図電界効果トランジスタを用
いた大股構成すミテイング増幅器のりｚティング特性、
第５図は高周波入力を１６ ｄＢｔｏ加えた場合と加え
ない場合との高温通電加速劣化試験線図、第６図はこの
発明の実施例電界効果Ｉ・ランジスタ断面図、第７図は
第６図電界効果トランジスタの電流電圧特性及び負荷特
性図、第８図は第６図電界効果トランジスタの高周波入
出力特性図である。第１図及び第６図に於いて、 ｕＯ・・・ソース電極、 ０力・・・ゲート電極、０
３・・・ドレイン電極、Ｑ４）・・・チャネル領域、（
１つ・・・半絶縁性基板、０６）・・・高比抵抗領域第
２図で （２）・・・利得ＯｄＢの直線 第３図で ６１）・・・直流バイアス点、 ６ｚ・・・負荷直線、
ζ結・・・Ｖｇ＝＋０．５Ｖの時のドレイン電流（Ｉｄ
ｓ）、Ｈ・Ｖｇ＝Ｏｖの時ノＩｄｓ。 （ハ）・・−Ｖｇ ニー ０．５ Ｖの時のＩｄｓ。 （ト）・・・Ｖｇ ＝ −１，ＯＶの時のＩｄｓ。 ＣＩ７＋−・・Ｖｇ＝−１，５Ｖの時のＩｄｓ第５図で ５１）・・・高周波入力なしの直線、 ６３・・・高周波入力＝ １６ ｄＢｍの直線第７図で σト・・直流バイアス点、ｆｆ２・・・や荷置線、（１
３−−−Ｖｇ ＝ ＋ ０．５ Ｖ及びＯｖの時）Ｉｄ
ｓ（重ナッテイル６４−Ｖｇ ＝ −ｔ、ｏ ｖの時の
Ｉｄｓ。 σ９・・・Ｖｇ ＝ −２，ＯＶの時のＩｄｓ。 （ｍ−−・Ｖｇエニー、５ＶＯ時〕Ｉｄｓ、σ７１・Ｖ
ｇ＝−３，ＯＶの時のＩｄｓ。 ｍｌ−−−Ｖｇ＝−３，５Ｖ （Ｄ時）Ｉｄｓ、ｇｌ−
Ｖｇ ＝ −４，０Ｖの時のＩｄｓ第８図で 却・−・利得ＯｄＢの直線 代理人 弁理士 井 上 −男 第 １ 因 第 ４ 図Ｆ゛レ
イン１得ソ（ｖ） 第 ６ｒ′？ｌ 第 ７ 図 ドしイン電圧（Ｖ） 第 ８ 閾 入力電力（ｄＢｒｆＬ）
第１図電界効果トランジスタの高周波入出力特性図、第
３図は第１図電界効果トランジスタの電流電圧特性及び
負荷特性図、第４図は第１図電界効果トランジスタを用
いた大股構成すミテイング増幅器のりｚティング特性、
第５図は高周波入力を１６ ｄＢｔｏ加えた場合と加え
ない場合との高温通電加速劣化試験線図、第６図はこの
発明の実施例電界効果Ｉ・ランジスタ断面図、第７図は
第６図電界効果トランジスタの電流電圧特性及び負荷特
性図、第８図は第６図電界効果トランジスタの高周波入
出力特性図である。第１図及び第６図に於いて、 ｕＯ・・・ソース電極、 ０力・・・ゲート電極、０
３・・・ドレイン電極、Ｑ４）・・・チャネル領域、（
１つ・・・半絶縁性基板、０６）・・・高比抵抗領域第
２図で （２）・・・利得ＯｄＢの直線 第３図で ６１）・・・直流バイアス点、 ６ｚ・・・負荷直線、
ζ結・・・Ｖｇ＝＋０．５Ｖの時のドレイン電流（Ｉｄ
ｓ）、Ｈ・Ｖｇ＝Ｏｖの時ノＩｄｓ。 （ハ）・・−Ｖｇ ニー ０．５ Ｖの時のＩｄｓ。 （ト）・・・Ｖｇ ＝ −１，ＯＶの時のＩｄｓ。 ＣＩ７＋−・・Ｖｇ＝−１，５Ｖの時のＩｄｓ第５図で ５１）・・・高周波入力なしの直線、 ６３・・・高周波入力＝ １６ ｄＢｍの直線第７図で σト・・直流バイアス点、ｆｆ２・・・や荷置線、（１
３−−−Ｖｇ ＝ ＋ ０．５ Ｖ及びＯｖの時）Ｉｄ
ｓ（重ナッテイル６４−Ｖｇ ＝ −ｔ、ｏ ｖの時の
Ｉｄｓ。 σ９・・・Ｖｇ ＝ −２，ＯＶの時のＩｄｓ。 （ｍ−−・Ｖｇエニー、５ＶＯ時〕Ｉｄｓ、σ７１・Ｖ
ｇ＝−３，ＯＶの時のＩｄｓ。 ｍｌ−−−Ｖｇ＝−３，５Ｖ （Ｄ時）Ｉｄｓ、ｇｌ−
Ｖｇ ＝ −４，０Ｖの時のＩｄｓ第８図で 却・−・利得ＯｄＢの直線 代理人 弁理士 井 上 −男 第 １ 因 第 ４ 図Ｆ゛レ
イン１得ソ（ｖ） 第 ６ｒ′？ｌ 第 ７ 図 ドしイン電圧（Ｖ） 第 ８ 閾 入力電力（ｄＢｒｆＬ）
Claims (1)
- 高比抵抗半導体基板上に低比抵抗の動作層とこの動作層
上に設けられたソース、ゲート及びドレイン領域を備え
、ソース領域とゲート領域に挾まれたチャネル領域及び
、ゲート領域とドレイン領域に挾まれたチャネル領域の
少くとも一方の領域に１表面側から動作層深さの中程ま
で高比抵抗領域が設けられであることを特徴とする電界
効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2889982A JPS58147163A (ja) | 1982-02-26 | 1982-02-26 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2889982A JPS58147163A (ja) | 1982-02-26 | 1982-02-26 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58147163A true JPS58147163A (ja) | 1983-09-01 |
Family
ID=12261248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2889982A Pending JPS58147163A (ja) | 1982-02-26 | 1982-02-26 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157182B2 (en) | 2001-06-13 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Battery |
-
1982
- 1982-02-26 JP JP2889982A patent/JPS58147163A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7157182B2 (en) | 2001-06-13 | 2007-01-02 | Matsushita Electric Industrial Co., Ltd. | Battery |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916498A (en) | High electron mobility power transistor | |
| US4694313A (en) | Conductivity modulated semiconductor structure | |
| KR100557360B1 (ko) | 전계 효과 트랜지스터를 갖는 반도체 장치 | |
| JPS63204650A (ja) | 電界効果トランジスタ | |
| JPS58147163A (ja) | 電界効果トランジスタ | |
| JPS595675A (ja) | 半導体装置 | |
| JPS5963767A (ja) | 半導体装置 | |
| US4868920A (en) | MESFET device formed on a semi-insulative substrate | |
| JPS58128773A (ja) | 電界効果トランジスタ | |
| JPS61202470A (ja) | 半導体装置 | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JPH03192732A (ja) | ３―ｖ族半導体電界効果トランジスタ | |
| KR100525756B1 (ko) | 강유전 반도체를 기반으로 한 금속-반도체 전계효과트랜지스터 | |
| Vodicka et al. | Ion implanted GaAs enhancement mode JFET's | |
| JPS61189670A (ja) | 半導体装置 | |
| JPH06291337A (ja) | 定電圧ダイオード | |
| USH411H (en) | Quasi-accumulation mode FET | |
| Hsin et al. | GaAs Metal-Semiconductor Field-Effect Transistor with Surface Oxygen Implantation | |
| JPS61154176A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS61237474A (ja) | 電界効果トランジスタ | |
| JPS63308389A (ja) | 半導体装置 | |
| JPH03263376A (ja) | 電界効果型半導体装置 | |
| JPH0763094B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04155840A (ja) | 半導体装置 | |
| JPS6190469A (ja) | 電界効果トランジスタ |