JPS581437B2

JPS581437B2 - 陰極線管カラ−デイスプレイ装置

Info

Publication number: JPS581437B2
Application number: JP13393078A
Authority: JP
Inventors: 山崎隆宏
Original assignee: New Nippon Electric Co Ltd
Current assignee: New Nippon Electric Co Ltd
Priority date: 1978-10-31
Filing date: 1978-10-31
Publication date: 1983-01-11
Also published as: JPS5560992A

Description

【発明の詳細な説明】本発明は、陰極線管ディスプレイ装置にかかり、特に画
面上の輝点が適宜指定されたカラーで表示されてなる陰
極線管カラーディスプレイ装置に関する。

周知のように陰極線管ディスプレイ装置には走査方式に
よって、例えばテレビジョン放送の受像機のようなラス
クスキャン方式のものと、オシロスコープのようなラン
ダムスキャン方式のものとがある。

このラスクスキャン方式は、決められた規則的な位置変
化と輝度制御によって像を作るものであり、またランダ
ムスキャン方式は一定の輝度で位置変化によって像を作
る（鉛筆で描くのと同じ）ものとして大別される。

本発明はこのようなラスクスキャン方式を用いるもので
、特にこの中でも各ラスクを多数の画素に分解し、輝度
を１画素ずつ制御する通称ドット方式と呼ばれる陰極線
管ディスプレイ装置に関するものである。

したがって本発明の適応されるドット方式は陰極線管の
画面上で点（画素）の集合として線と面を表示するもの
である。

またこれらの線と面で形成される像は、例えば電子計算
機あるいはテレビジョン放送電波などによって適宜方法
で送られてきた像情報を輝度制御用メモリに書き込み、
この輝度制御用メモリとラスク上の画素を完全に１対１
に対応させて、ラスクスキャンと同期したメモリ読み出
しを行なうことによって、書き込まれた像情報が画面上
に表示されるものである。

その結果、このようなラスクスキャン・ドット方式にお
ける陰極線管カラーディスプレイ装置の場合には、赤・
緑・青（以下この各々を単にＲ，Ｇ，Ｂと称す）の３原
色の輝度を１画素ずつ制御することとなる。

例えば、上述の輝度制御メモリに書き込まれる像情報の
１画素に対応する情報そのものがあらかじめＲ，Ｇ，Ｈ
の適宜組み合わせにより得られる７色のうちのひとつを
指定するカラー情報で構成されているような場合には、
ラスク上の１画素と対応して上述の像情報が読み出され
るとき、Ｒ，Ｇ，Ｂの各陰極線管ドライブ回路の輝度入
力をこのカラー情報に基づいてＲ，Ｇ，Ｂ各々の輝度レ
ベルを制御させれば、書き込まれた像情報が各画素単位
でカラー表示されることとなる。

この場合、画面上に表示される像情報のカラー表示は、
画素の集合によって形成される文字・図形等の１像ずつ
同一色で表示されることが多いことから、このような像
情報をカラー表示するような用途では、上述のカラー情
報は画面に表示される像を適宜幾つかのドット構成の単
位に分解し、この構成単位で適宜表示色を指定するよう
構成され、輝度制御用メモリと読み出しタイミングを一
致させたカラーメモリを持つ装置がある。

このとき、画面上のカラー表示は表示される像情報に適
宜指定した色で着色表示し、それ以外の残余の部分いわ
ゆる背景は白または黒のいずれかの表示となるように一
定の輝度レベルに制御されるのが一般的である。

このように従来のこの種の陰極線管カラーディスプレイ
装置は、文字・図形等の像情報をカラー表示し、その背
景については黒または白であっていうなれば何らカラー
表示は行なわれていないものが多い。

したがって、表示される文字・図形等の像情報がその内
容に応じて異なるカラーあるいは特定のカラーで表示さ
れることによって、使用者の情報の判続をより一層容易
にさせることができる。

例えば、特定のタイトルは赤と決めておく場合や、表示
文章中に特定文字は黄のように色分けすると使用者から
みればより読みやすいものとなる。

このため通常は、すでに述べたように文字図形等の像情
報を何色に表示させるかを指定している。

しかしながらこのとき、背景色がさらに特定の色（例え
ば経験的には青・空色）で表示されると、このような像
情報の内容の読みとりはさらに一層容易となり、かつま
た画面の色彩効果も向上する。

したがって、このような目的から画面上に表示される像
情報および背景に各々適宜任意の色で着色表示する装置
が提案されている。

ところで、このような像情報並びに背景の双方に着色表
示するような装置では、一般に像情報の表示色が上述の
ように情報内容によって変化するため、時には背景の色
と同色となる場合が生じる。

このとき画面上の像情報を形成する画素は背景の色が保
護色となり、像情報の画素は全く判読し難いものとなる
。

このことは背景色が不動の１色で表示されている場合は
まだその同色吉なる機会が少ないが、この種の装置では
背景色についても像情報とともに表示色を指定する第２
のカラー情報が送られてくる装置もあり、このような場
合には表示された像情報の判読は一層困難なものとなっ
た。

また、表示される文字・記号・図形の１文字・１記号・
１図形分すなわち１像分の背景についても表示色を個々
に指定する第３のカラー情報が送られてくる装置もあり
、この場合には全表示の背景と１像分の背景と各像との
各々のカラー表示が変化するため、さらにこれらが同色
となる機会が増して像情報の判読の困難さはさらに著し
いものとなった。

本発明はかかる点に鑑みてなされたもので、陰極線管ド
ライブ回路の人力に与えられるＲ，Ｇ，Ｂの各輝度を決
定する輝度パルス信号の直流レベルが所定の黒レベルの
基準電位に対して、画面に表示される像情報とその背景
とにより異ならしめることによって、画面上の像情報の
判読を容易にしようとするものである。

したがって本発明の目的は、この判読を容易にするため
に画面上の像情報の輝度をその背景の輝度と異なる大き
さにする点にある。

また、本発明のもう一方の目的は、画面上の像情報の判
読を容易にするために、像情報の輝度並びに、この像情
報の１像の背景単位の輝度および、表示される全像情報
の背景の輝度の３系統の輝度を個々に独立して調整可能
としかつそれぞれ異なる大きさにする点にある。

本発明の特徴は、この像情報の輝度レベルを大に、■像
の背景単位の輝度レベルを中に、表示される全像情報の
背景の輝度レベルを小に設定した輝度調整回路を備える
点にある。

また、本発明のもう一方の特徴は、像の表示色と、１像
の背景色と、全表示像の背景色との３種類の色表示領域
に応じた各々任意の色表示を行なう装置であって、特に
１像の背景色が特別の指定がない限り、全表示像の背景
色と自動的に同色とするような制御回路が備えられてい
る点にある。

加えて本発明の特徴は、陰極線管に示される各ラスクを
多数の画集に分解し、この画素と対応させたカラーの輝
点を制御することによって画面上に像情報のカラー表示
を行なう陰極線管カラーディスプレイ装置において、像
を形成する画素と対応したカラーの輝点制御を行なう第
１組の回路と、この像の背景を形成する画素と対応した
カラーの輝点制御を行なう第２組の回路と、全表示像の
背景を形成する画素と対応したカラーの輝点制御を行な
う第３組の回路とを各々独立して設け、この各々独立し
た輝点制御のうちいずれかひとつを必ず行なわせかつ並
列に各組の回路の出力を取出して、上記ラスク上の画素
と対応させたカラーの輝点として陰極線管をドライブす
る信号を形成させる制御回路を提供する点にある。

以下本発明を実施例装置に添って説明するが、ここでは
像情報の表示色を指定する第１のカラー情報と、その各
１像ごとの背景の表示色を指定する第２のカラー情報と
が適宜手段で送出されてくる装置であって、この像情報
の全表示の背景を特定の１色すなわち、経験的には最も
見やすくかつ鮮かな青色を固定色として表示する例を挙
げる。

第１図はこのような本発明実施例装置を示す結線図で、
第２図は陰極線管８の表示画面の１例を示すものである
。

第１図において、１はすでに述べたような輝度制御用メ
モリで、２は像情報の表示色を指定する第１のカラー情
報が蓄積されるパターンカラー制御用メモリ、３は各像
ごとの背景の表示色を指定する第２のカラー情報が蓄積
されるバックカラー制御用メモリである。

また４は表示ゲート回路で、第２図に示すように画面上
で像情報の表示されるパターン表示領域９と、この画面
上で像情報の表示可能な全表示領域１０とを各々区分す
るための２種の表示ゲート信号を出力する。

この２種の表示ゲート信号は、前者が第４図幀こ示すよ
うなＴ１のパターン表示期間に高レベル（以下単に“１
”と称す）となりその他の期間には低レベル（以下単に
“０”と称す）となるような正のパターンゲート信号で
あって、後者が第４図イに示すようなＴ２の画面全表示
期間に“１”となり水平の帰線期間に“０”となるよう
な正のディスプレイゲート信号である。

したがって、表示ゲート回路４は適宜集積回路化された
周知のカウンタ等で構成され、これらの信号を出力する
ものである。

輝度制御用メモリ１、パターンカラー制御用メモリ２、
バックカラー制御用メモリ３、表示ゲート回路４は、す
べて基準となるクロックパルスによって同期がとられて
動作する。

また像情報および第１、第２のカラー情報は、すでに述
べたように電子計算機あるいはテレビジョン放送機等の
手段で送出されてきたものを適宜デコーダ等により分岐
して３個の各々のメモリ１，２，３に書き込み著積され
る。

輝度制御用メモリ１に著積される像情報は、例えば画面
上での１像を１単位としてこれを２進符号化して送る場
合や、画面水平ライン上の画素をシリーズのパルス列と
してラスクスキャンニングの順で送る場合など種々適宜
方法による。

ここではどの方法にせよ本発明の趣旨を左右するもので
はないので詳細は省略する。

したがって、輝度制御用メモリ１はここでは書き込まれ
た像情報を第２図に示す陰極線管８の画面ラスク上の画
素と完全に１対１に対応させてラスクスキャンニングと
同期したメモリ続み出しが行なわれるものであって、こ
のような画面上の面素と対応しかつ、像を形成する輝点
と対応するパルスを“１”とした正の輝度パルス信号を
端子１０より出力する。

また第１のカラー情報は、このような装置では１像分の
画素が少なくとも同色で表示されることから、ここでは
１像分の画素を何色で表示するかを指定するもので構成
された場合を挙げる。

例えば、Ｒ，Ｇ，Ｂの組み合わせによって得られる７色
すなわち、白、黄、マゼンダ、シアン（以下これを単に
Ｗ，Ｙ，Ｍ，Ｃと称す）を第３図に負の論理記号で示す
ような３ビットのカラーコードで定めておき、これを像
情報の１像分と対応した単位で送られてくる。

したがって、パターンカラー制御用メモリ２はこのよう
な第１のカラー情報が書き込み著積され、輝度制御用メ
モリ１より出力された輝度パルス信号の１像分と対応し
たタイミングで読み出しが行なわれ、Ｒ，Ｇ，Ｂの各３
原色の輝度を個々に制御する３ビットの並列パルスでか
つ、第３図の論理記号を反転した正の論理で構成される
第１のカラー制御信号を端子２０，２１，２２より出力
する。

第４図ハにその並列パルスのひとつを示す。この第１の
カラー制御信号は、輝度制御用メモリ１より第１ＡＮＤ
ゲート回路４３を介して入力された正の輝度パルス信号
とともに、第１ＮＡＮＤゲート回路２１１〜２１３に入
力される。

一方、第２のカラー情報はすでに述べたようにここでは
１像の背景に相当する画素を何色に表示するかを指定す
るもので、上述の第１のカラー情報と全く同様に定めら
れ、これを１像分の背景と対応した単位で送られてくる
。

したがってバツクカラー制御用メモリ３もまた、ここで
は上述のパターンカラー制御用メモリ２と同様のタイミ
ングで書き込み、蓄積、読み出し動作が行なわれ、親Ｇ
，Ｂの各３原色の輝度を個々に制御する３ビットの並列
パルスでかつ、第３図の論理記号を反転した正の論理で
構成される第２のカラー制御信号を端子３０，３１，３
２より出力する。

第４図二にその並列パルスのひとつを示す。

この第２のカラー制御信号は第２のＮＡＮＤゲート回路
３１１〜３１３に入力される。

第２のＮＡＮＤゲート回路３１１〜３１３は輝度制御用
メモリ１より出力された正の輝度パルス信号をインバー
タ１１で反転して得た負の輝度パルス信号が第２ＡＮＤ
ゲート回路４４を介して入力される。

ここで、１像分の背景となる画素は画面上の輝点て形成
される像の画素と全く逆のパターンとなることから、像
の画素を輝点として制御する正の輝度パルス信号を反転
した負の輝度パルス信号で画素を輝点として制御すれば
背景の画素制御を行なうことになる。

このことから負の輝度パルス信号は第２のＮＡＮＤゲー
ト回路３１１〜３１３に入力される。

表示ゲート回路４はすでに述べたＴ１の期間“１”とな
る正のパターンゲート信号を端子４１より出力し、Ｔ２
の期間“１”となる正のディスプレイゲート信号を端子
４２より出力する。

この両ゲート信号はラスクスキャンニングと同期がとら
れて出力される。

また、この表示ゲート回路４はすでに述べたように周知
のカウンタ等で適宜構成することができるのでここでは
、その詳細は省略する。

端子４１より出力される正のパターンゲート信号はその
“１”となるＴ１の期間において第１、第２ＡＮＤゲー
ト回路４３．４４および後述する第３、第４ＡＮＤゲ
ート回路４５，４６の各ゲートを開とする。

したがって、上述の輝度制御用メモリ１より出力された
正の輝度パルス信号は、パターンケート信号のＴ１の期
間において、第１ＡＮＤゲート回路４３を経て第１のＮ
ＡＮＤゲート回路２１１〜２１３に入力される。

また同様に、上述の負の輝度パルス信号もパターンゲー
ト信号のＴ１の期間において、第２ＡＮＤゲート回路４
４を経て第２のＮＡＮＤゲート回路３１１〜３１３に
入力される。

その結果、第１のＮＡＮＤゲート回路２１１〜２１３か
らは正のパターンゲート信号のＴ１の期間において、第
１のカラー制御信号で画面上の輝点のカラーを制御しか
つ、画面上で像を形成するための画素を輝点として制御
する信号を“０”として出力される。

そして、この出力はインバータ２２１〜２２３、抵抗２
３１〜２３３によってその極性を反転し、第１のカラー
制御信号で輝点のカラーを制御する正の輝度パルス信号
として次段の輝度調整回路５に入力される。

このとき、この正の輝度パルス信号は次段に備えられた
後述の第１スイッチ回路５１の駆動直流レベルに抵抗２
３１〜２３３により合致させて入力される。

また、第２のＮＡＮＤゲート回路３１１〜３１３からは
正のパターンゲート信号のＴ１の期間において、第２の
カラー信号で画面上の輝点のカラーを制御しかつ、画面
上で１像の背景を形成するための画素を輝点として制御
する信号を“０”として出力される。

そして、この出力はインバータ３２Ｌ３２３、抵抗３３
１〜３３３によってその極性を反転し、第２のカラー信
号で輝点のカラーを制御する負の輝度パルス信号として
次段の輝度調整回路５に入力される。

このとき、この負の輝度パルス信号は次段に備えられた
後述の第２スイッチ回路５２の駆動直流レベルに抵抗３
３１〜３３３により合致させて入力される。

一方、上述の端子４１より出力された正のパターンゲー
ト信号はインバータ４７によりその極性を反転し、負の
パターンゲート信号となって第３（７）ＮＡＮＤゲート
回路４８に入力される。

この第３のＮＡＮＤゲート回路４８は、端子４２より出
力された正のディスプレイゲート信号が入力されている
。

その結果、この第３のＮＡＮＤゲート回路４８からはＴ
２の期間よりＴ１の期間を除く残余の期間いいかえれば
、画面上で像情報の全表示領域の背景となる部分に相当
する期間において、“０”となる第４図ヌに示すような
第３のカラー制御信号を出力する。

この第３のカラー制御信号の“０”の期間において、第
３、第４ＡＮＤゲート回路４５，４６は正のパターンゲ
ート信号によってこれらの各ゲートを閉じられ“０”を
出力している。

したがって、第３のカラー制御信号はその“０”の期間
において、第４、第５ＮＡＮＤゲート回路３４．３５
の各出力を“１”とし、第６ＮＡＮＤゲート回路３６の
出力を“０”とする。

その結果、次段の輝度調整回路５の後述の第３スイッチ
回路５３に入力される第３のカラー制御信号は、インバ
ータ３７、抵抗３８によってその極性が反転され、上述
の画面上で像情報の全表示領域の背景となる部分に相当
する“０”の期間、“１”となる信号として次段に入力
される。

このときこの信号は、上述の第１、第２スイッチ回路５
１，５２に入力された正と負の輝度パルス信号と同様に
、適宜第３スイッチ回路５３の駆動直流レベルに合致さ
せて入力される。

ところで、上述のバツクカラー制御用メモリ３の出力の
第２のカラー制御信号はＯＲゲート回路３３に入力され
、その出力は第３ＡＮＤゲ一ト回路４５に入力される。

このＯＲゲート回路３３は第２のカラー制御信号の有無
を判別するもので、その“有”のとき〒１”を出力し、
“無”のとき“Ｏ．”を出力する。

また第２のカラー制御信号はすでに述べたように１像単
位で送られてくることから、ＯＲゲート回路３３による
この信号の“有”、“無”の判別も１像単位で行なわれ
る。

このことはバックカラー制御用メモリ３の各端子３０，
３１，３２の出力がすべて“０”のとき、すなわち第２
のカラー制御信号が“無”のとき、ＯＲゲート回路３３
は“０”の出力を第３ＡＮＤゲート回路４５に入力する
ことを意味する。

ＯＲゲート回路３３のこのような出力は、第３ＡＮＤゲ
ート回路４５が正のパターンゲート信号によってそのゲ
ートを開とされているＴ１の期間において第４ＮＡＮＤ
ゲート回路３４に入力される。

したがってこのときの第３のＮＡＮＤゲート回路４８は
第３のカラー制御信号のＴ１の期間の“１”となってい
る出力であるから、第４ＮＡＮＤゲ一ト回路３４のゲー
トを開いている。

その結果、第４ＮＡＮＤゲート回路３４はＯＲゲ一ト回
路３３の“０”，“１”いずれかの出力に応じかつこれ
を反転してなる出力を第６ＮＡＮＤゲート回路３６に入
力する。

一方、輝度制御用メモリ１より出力された正の輝度パル
ス信号は第４ＡＮＤゲート回路４６にも入力され、この
第４ＡＮＤゲート回路４６の出力は第５ＮＡＮＤゲート
回路３５に入力される。

この第４ＡＮＤゲート回路４６は正のパターンゲート信
号もすでに述べたように入力され、この信号によってＴ
１の期間そのゲートを開とし、正の輝度パルス信号をこ
のＴ１の期間中第５ＮＡＮＤゲート回路３５に入力する
。

その結果、第３のＮＡＮＤケート回路４８が上述のよう
にこのＴ１の期間中“１”となっている出力であるから
、第５ＮＡＮＤゲート回路３５はこれによってそのゲー
トを開きかつ第４ＡＮＤゲート回路４６より入力された
正の輝度パルス信号を反転して負の輝度パルス信号とし
て第６ＮＡＮＤゲート回路３６に入力する。

０したがって、第６ＮＡＮＤゲート回路３６は正のパタ
ーンゲート信号のＴ１の期間中において、ＯＲゲート回
路３３の“０”，“１”いずれかの出力に応じかつこれ
を反転してなる出力と、負の輝度パルス信号とが入力さ
れる。

すなわち、第２のカラー制御信号が“無”であるとき、
いいかえればＯＲゲ一ト回路３３の出力が“０”のとき
、Ｔ１の期間中の第６ＮＡＮＤゲート回路３６はＯＲゲ
ート回路３３の出力を第４ＮＡＮＤゲート回路３４で反
転した“１”の出力が入力される。

そして、さらにこの第６ＮＡＮＤゲート回路３６は第５
ＮＡＮＤゲート回路３５より負の輝度パルス信号いいか
えれば、すでに述べたように１像の背景に対応する画素
を輝点として制御する信号を“１”とした出力も入力さ
れる。

その結果第６ＮＡＮＤゲート回路３６には、すでに述べ
た第２のＮＡＮＤゲート回路３１１〜３１３の出力と同
様な信号、すなわち上述の輝点を制御する信号を−“０
”として出力される。

そしてこの出力はインバータ３７によって反転し、輝点
を制御する信号を“１”とじたいわゆる負の輝度パルス
信号として次段に入力される。

このとき、第２のＮＡＮＤゲート回路３１１〜３１３と
インバータ３２１〜３２３を経て次段に入力されている
負の輝度パルス信号は第２のカラー制御信号が“無”で
あるからすべて゜“０”となっている。

その結果、インバータ３７の出力は第３のカラー制御信
号によって全表示領域の背景に相当する期間にもすでに
述べたように“１”となり、上述のように第２のカラー
制御信号が、“無”のときにも“１”となる。

このことは、第２のカラー制御信号が“無”であるとき
には第３のカラー制御信号によって全表示領域の背景の
カラーを制御したのと同じカラーを制御することを意味
する。

いいかえれば、第２のカラー制御信号が“無”のときに
は、１像の背景色と全表示領域の背景色とを同色の表示
とさせることを意味する。

また、第２のカラー制御信号が“有”のときには、第４
ＮＡＮＤゲート回路３４の出力が“０”となって第６Ｎ
ＡＮＤゲート回路３６に入力されるから、この第６ＮＡ
ＮＤゲート回路３６の出力には第５ＮＡＮＤゲート回路
３５より負の輝度パルス信号が入力されていても、常に
“１”を出力する。

その結果、次段の輝度調整回路５にはインバーク３７に
よって反応された“０”が常に入力される。

このことは、正のパターンゲート信号のＴ１の期間中に
おいて、輝度調整回路５の第３スイッチ回路５３には第
２のカラー制御信号が“無”とならない限り“１”の信
号は入力されないと云える。

以上のように正のパターンゲート信号のＴ１の期間中に
おいて、画素を輝点として制御しかつそのカラーを制御
する第１、第２、第３のカラー制御信号すなわち“１”
の信号の輝度調整回路５への入力は、正または負の輝度
パルス信号によって第１スイッチ回路５１かあるいは第
２スイッチ回路５２の必ずいずれか一方に限定される。

さらに、第２スイッチ回路５２に“１”の信号が入力さ
れている場合であって第２のカラー制御信号が“無”の
ときに、実質的に第１および第２スイッチ回路５１．５
２に“０”の信号が入力されているときにのみ、第３の
カラー制御信号すなわち“１”の信号を第３スイッチ回
路５３に入力する。

また、Ｔ２の期間よりＴ１の期間を除いた残余の期間中
では、この第３スイッチ回路５３には第３ＮＡＮＤゲ
ート回路４８より出力された第３のカラー制御信号によ
って常に“１を入力される。

このとき、このＴ２よりＴ１の期間を除いた残余の期間
中では、正のパターンゲート信号が“０”となっている
から、第１〜第４ＡＮＤゲート回路４３〜４６の各ゲー
トを閉じすべての出力を“０“とする。

その結果、第１、第２のＮＡＮＤゲート回路２１１〜２
１３，３１１〜３１３の各出力を“１”とし、第１、第
２スイッチ回路５１，５２には各インバータ２２１〜２
２３，３２１〜３２３によって反転した“０”が入力
されている。

以上の結果、輝度調整回路５に入力される“１”の信号
は必ずその第１、第２、第３スイッチ回路５１，５２，
５３のいずれかひとつに入力されるよう制御され、１水
平ライン上で重複することなく制御されるものである。

ここで、この正、負の輝度パルス信号並びに第１、第２
、第３のカラー制御信号は同ー直流レベルのデジタル信
号で輝度調整回路５に入力される。

この輝度調整回路５はそれぞれ入力された同ー直流レベ
ルの信号を適宜異なった直流レベルの信号に変換しかつ
、各信号を合致して１水平ライン分のＲ，Ｇ，Ｈの各輝
度を決定する原色励振信号として次段の陰極線管ドライ
ブ回路６に入力する。

陰極線管ドライブ回路６はこのような１水平ライン分の
原色励振信号を陰極線管８のＲ，Ｇ，Ｂの各カソードに
所定の電圧で供給して、これを励振するもので、周知の
回路で構成される。

またこの陰極線管ドライブ回路６のバイアスには、無信
号入力時においてＲ，Ｇ，Ｈの各輝度レベルが周知の黒
レベルの直流再生レベルすなわち、黒レベルのＤ．Ｃ基
準電位を保つようにあらかじめ所定のバイアス電圧が与
えられているものである。

したがって画面上の画素は、陰極線管８を励振する陰極
線管ドライブ回路において、Ｒ，Ｇ，Ｂの各輝度レベル
を黒レベルの所定の基準電圧をもつ信号（以下これを単
に“０”と称す）で入力するか、この基準電位に対して
適宜高い電位をもつ信号（以下これを単に“１”と称す
）で入力するかによって画面上に輝点を出現させる。

このときこの輝点は、周知のようにこのような３軸復調
励振方式の場合、Ｒ，Ｇ，Ｂの各３原色を“０”または
“１”で制御することにより、Ｒ，Ｇ，Ｂの他にこの組
み合わせによって得られるＷ，Ｙ，Ｍ，Ｃの各色で表示
される。

その結果、画素を黒色で表示する場合には、陰極線管ド
ライブ回路６にＲ，Ｇ，Ｂすべての輝度レベルを“０”
で入力する原色励振信号によってなされる。

すでに理解できるように本発明は、Ｒ，Ｇ，Ｂの組み合
わせを決定することすなわち、画面上の画素を何色に表
示するかを制御するのは第１および第２のカラー情報で
あり、各々パターンカラー制御用メモリ２、バツクカラ
ー制御用メモリ３の出力によってなされる。

したがって、両メモリ２，３より出力される第１、第２
のカラー制御信号は、最終的には陰極線管ドライブ回路
６に“０”または“１”で入力される原色励振信号と対
応する。

もちろん第３のカラー制御信号もまた同様に対応してい
る。

したがって、すでに述べた輝度調整回路５に入力される
“１”の信号は画面上の画素を輝点として表示させる“
１”の原色励振信号と対成するものである。

そして本発明は輝度調整回路５において、適宜異なる表
示領域に応じて異なる直流レベルをもつ原色励振信号と
して変換して陰極線管ドライブ回路６に入力するもので
ある。

この陰極線管ドライブ回路５は、新たな適宜直流レベル
をもつパルス性の原色励振信号を発生する手段として半
導体スイッチを用いた第１、第２、第３スイッチ回路５
１，５２，５３および直流電源５４，５５，５６が設け
られている。

この第１、第２、第３スイッチ回路５１，５２．５３は
ロジック入力信号でコントロール可能な集積回路化され
た半導体スイッチ、例えばμＰＤ４０６６等のＣ−ＭＯ
Ｓ集積回路で構成される。

この半導体スイッチは、“１”のロジック入力信号でス
イッチの開閉接点ループに相当する端子間を閉成する。

したがって、このようなロジック入力信号を各々の第１
、第２、第３スイッチ回路５１，５２．５３に加えるこ
とによって、半導体スイッチはその開閉接点ループに相
当する端子間を開閉制御されることとなる。

このような半導体スイッチのロジック入力信号として、
第１スイッチ回路５１ではすでに述べたように第１のカ
ラー制御信号で輝点のカラーを制御する正の輝度パルス
信号がインバータ２２１〜２２３を介して加えられ、第
２スイッチ回路５２では第２のカラー制御信号で輝点の
カラーを制御する負の輝度パルス信号がインバータ３２
１〜３２３を介して加えられている。

また、第３スイッチ回路５３では第３のカラー制御信号
で輝点のカラーを制御する“１”の信号がイ塔バータ３
７を介して加えられている。

また、直流電源５４，５５，５６は、それぞれ適宜異な
る所定の電圧レベルに調整され、上述の半導体スイッチ
の各々の開閉接点ループに相当する端子間の一方に接続
されている。

その結果、この開閉接点ループに相当する端子間の他方
には、第１、第２、第３スイッチ回路５１，５２．５３
のロジック入力信号として入力された正と負の輝度パル
ス信号およびインバータ３７より出力される“１”の信
号で、各直流電源５４，５５，５６より供給された直流
成分をそれぞれ断続させた新たな直流レベルをもつパル
ス性の原色励振信号が出力される。

したがって、この原色励振信号は新たな適宜直流レベル
をもつ実質的に正と負の輝度パルス信号およびインバー
タ３７より出力される“１”の信号と対応した信号とな
る。

その結果、輝度調整回路５の各スイッチ回路５１，５２
，５３より出力される原色励振信号は、すでに述べたよ
うに１水平ライン上で重複することなく単にＲ，Ｇ，Ｂ
の１組の出力線５７．５８．５９だけで、画面上の像の
画素とその背景の画素と全表示領域の背景の画素と対応
することとなる。

ここでツエナーダイオードＺ１，Ｚ２，Ｚ３は陰極線管
８の管内放電による第１、第２、第３スイッチ回路５１
，５２．５３の回路破壊防止用のダイオードで、抵抗Ｒ
１，Ｒ２，Ｒ３は第１、第２、第３スイッチ回路５１，
５２．５３の負荷抵抗である。

このように輝度調整回路５は、第１、第２、第３のカラ
ー制御信号出力と対応するインバータ２２１〜２２３，
３２１〜３２３．３７より入力された“１”の信号に対
応して、陰極線管８の輝度レベルを制御するために必要
な所定の直流再生レベルの原色励振信号を陰極線管ドラ
イブ回路６に与える。

直流電源５４，５５．５６で設定される直流電圧のレベ
ルは結果的に陰極線管８の画面に表示される画素の明る
さを決定している。

したがって、各直流電源５４，５５，５６の直流電圧レ
ベルの調整は画面上で表示される像の明るさをその像の
背景より大きくなるように、またこの像の背景の明るさ
を全表示領域の背景より大きくなるように、各々異なる
レベルで行なわれる。

すなわち、輝度調整回路５は像の輝度レベルを大に、こ
の１像の背景となる輝度レベルを中に、像の全表示の背
景の輝度レベルを小に、各々設定した原色励振信号を次
段の陰極線管ドライブ回路６に与えるものである。

その結果、画面上に表示された像情報の判読をより確実
なものとする。

以下本発明を第４図の各部の波形図に添って説明する。

この第４図では、各部の（イ）〜（リ）の波形を画面上
の各表示領域と対応させて示している。

すなわち、第４図ルは画面上の１ラインに表示される各
情報の各領域を示すもので、ここでは像の全表示領域の
背景に相当する部分を■、１像の表示される領域に相当
する部分であって、画面に表宗される最初の像を■、第
２番目の像を■、第３番目の像を■で示してあり、便宜
上全表示の１部分を代表して示してある。

また、最初の像■では、第１のカラー制御信号がすでに
述べたようにパターンカラー制御用メモリ２より出力さ
れかつ、第２のカラー制御信号がバックカラー制御用メ
モリ３より出力されていない場合を示している。

そして第２番目の像■は、第１のカラー制御信号が出力
されず、第２のカラー制御信号が出力されている場合を
示す。

さらに第３番目の像■は、第１、第２のカラー制御信号
がともに出力されている場合を示すものである。

したがって、第４図ではこのような場合の各像■〜■に
破線で対応させた各部の波形をイ〜リに示したものであ
る。

また、輝度制御用メモリ１より出力される輝度パルス信
号すなわち、画面上で像を形成する輝点を“１”で制御
する信号をここでは第４図ホのように１ラスク上での１
像の表示期間中に輝点が２個となるような信号例として
示している。

したがって、すでに述べた正の輝度パルス信号は第４図
ホに、負の輝度パルス信号は第４図へに示される。

第４図においてハと二に示す第１、第２のカラー制御信
号は、各々すでに述べたように各メモリ２，３より出力
されるＲ，Ｇ，Ｂに対応した３ビットの並列パルスで構
成されるうちのひとつを例として示したものである。

そして、第４図ト〜リは第１、第２のＮＡＮＤゲート回
路２２１〜２２３，３１１〜３１３並びに第６のＮＡＮ
Ｄゲート回路３７の各出力を示し、各図の太線で示した
部分は各々画面上の輝点と対応する。

上述のように全表示領域の背景となる期間■で，は、パ
ターンゲート信号が第４図ロに示すように“０”となり
、第１〜第４ＡＮＤゲート回路４３〜４６の各出力を“
０”とする。

したがって、この期間■では第１、第２のカラー制御信
号は“無”となり、第１、第２のＮＡＮＤゲート回路２
１１〜２１３の各出力は第４図ト、チのように“１”と
なる。

この出力は各々インバータ２１１〜２２３，３２１〜３
２３によって反転され、輝度調整回路５には“０”が入
力される。

その結果、輝度調整回路５の第１、第２スイッチ回路５
１，５２はすでに述べたようにその接点ループに相当す
る端子間は開成されたままとなる。

したがって、この第１、第２スイッチ回路５１．５２よ
り出力される原色励振信号は“０”となり、次段の陰極
線管ドライブ回路６は何らドライブされない。

一方、この期間■では、第４図イに示すディスプレイゲ
ート信号と、第４図口の反転した負のパターンケート信
号（図示せず）とによって第３のＮＡＮＤゲート回路４
８で第３のカラー制御信号が造り出される。

したがって、第６ＮＡＮＤゲート回路３６よりこの期間
第４図りに示すように“０”が出力される。

この出力はインバータ３７によって反転し、輝度調整回
路５の第３スイッチ回路５３に“１”を入力する。

その結果、第３スイッチ回路５３の接点ループに相当す
る端子間は閉成され、直流電源５６で適宜設定された直
流レベルをもつ“１”の原色励振信号が出力される。

このとき、この出力はＲ，Ｇ，Ｂの各出力線５７〜５９
のうちＢに相当する出力線５９にのみ加えられる。

その結果、第３のカラー制御信号による“１”の原色励
振信号は３原色のＢのみをドライブするように次段の陰
極線管ドライブ回路６に入力される。

したがって、この第３スイッチ回路５３より出力される
原色励振信号を適宜次段に加えるＲ，Ｇ，Ｂの出力線を
組み合わせることによって、全表示の背景色を変えるこ
とができる。

次に、第４図ロに示すように正のパターンゲート信号が
“１”となる像の表示される期間であって、例えば最初
に表示される■の期間の像が第４図ハのように第１のカ
ラー制御信号を“有”、第２のカラー制御信号を“無”
とするものであった場合について説明する。

すでに述べたようにこのような場合、第１、第２のＮＡ
ＮＤゲート回路２１１〜２１３，３１１〜３１３には正
と負の第４図ホとへに示すような輝度パルス信号が入力
され、また第６ＮＡＮＤゲート回路３６には負の輝度パ
ルス信号が入力される。

そして、第３のＮＡＮＤゲート回路４８の出力は“１”
となって第３のカラー制御信号は発生しない。

このときすでに述べたようにＯＲゲート回路３３の出力
は“０”となる。

したがって、第６ＮＡＮＤゲート回路３６の出力には第
４図りに示すような負の輝度パルス信号に対応する上述
の第３のカラ一制御信号の場合と同様な“０”を出力す
る。

一方、このとき第１のＮＡＮＤゲート回路２１１〜２１
３の出力は第４図トに示すような正の輝度パルス信号に
対応する第１のカラー制御信号が“０”で出力される。

また、第２のＮＡＮＤゲート回路３１１〜３１３には第
４図二のようにこの期間■では第２のカラー制御信号が
“無”であるから、第４図チに示すように“１”を出力
する。

したがって、この期間では第１のＮＡＮＤゲート回路２
１１〜２１３の“０”の出力と第６ＮＡＮＤゲート回路
３６の“０”の出力とが、各々正と負の輝度パルス信号
と対応しかつ各インバータ２２１〜２２３およぴ３７で
反転された“１”の出力となって輝度調整回路５に入力
される。

その結果、陰極線管ドライブ回路６はすでに述べたよう
な直流電源５６で適宜設定された直流レベルをもつＢの
みを“１”としかつ負の輝度パルス信号と対応する原色
励振信号と、直流電源５４で適宜設定されたこの直流電
源５６と異なる直流レベルをもち、正の輝度パルス信号
と対応しかつ第１のカラー制御信号で制御される“１”
の原色励振信号とでドライブされる。

また第２番目の像の例のように第４図ルに示すこの期間
■において、第１のカラー制御信号は“無”でパターン
制御用メモリ２の出力が第４図ハに示すように“０”と
なり、さらに第２のカラー制御信号は“有”でバックカ
ラー制御用メモリ３の出力が第４図二に示すように“１
”となっている場合について説明する。

この場合、上述の例と同様に正のパターンゲート信号が
“１”となる像の表示されるＴ１の期間であるから、正
と負の輝度パルス信号が各々第１、第２のＮＡＮＤゲー
ト回路２１１〜２１３，３１１〜３１３に入力される。

また、この場合第２のカラー制御信号は“有”であるか
らＯＲゲ一ト回路３３の出力は“１”となっている。

そして、第３ＮＡＮＤゲート回路４８の出力は“１”と
なって第３のカラー制御信号は発生しない。

したがって、第６ＮＡＮＤゲート回路３６には第４図り
に示すようにこの期間■では“１”を出力し、第１のＮ
ＡＮＤゲ一ト回路２１１〜２１３の出力を第４図トのよ
うに“１”を出力し、第２のＮＡＮＤゲート回路３１１
〜３１３の出力にのみ第４図チに示すような負の輝度パ
ルス信号と対応した第２のカラー制御信号で制御される
“０”が出力される。

その結果、輝度調整回路５には第２のＮＡＮＤゲート回
路３１１〜３１３の出力をインバータ３２１〜３２３で
反転した“１”の出力のみが入力される。

したがって陰極線管ドライブ回路６は、直流電源５５で
設定された直流レベルすなわち他の電源５４．５６
で設定した直流レベルとは異なるレベルの直流レベルを
もち、負の輝度パルス信号と対応し第２のカラー制御信
号で制御された“１”の原色励振信号によってドライブ
される。

このことはこの期間■では、正の輝度パルス信号と対応
する第４図ａとｂの部分では原色励振信号が“０”とな
ることを意味し、すでに述べたように陰極線管ドライブ
回路６のＲ，Ｇ，Ｂの各入力が“０”のときには画面上
で“黒”色に表示することとなる。

次に第４図ルの期間■に示す第３番目の像の例のような
場合について説明する。

この例では上述の例と同様に正のパターンゲート信号が
“１”となる像の表示されるＴ１の期間であって、第１
、第２のカラー制御信号がいずれも“有”で第４図ハと
二に示すようにこの期間■で“１”となる場合を例示し
ている。

したがって、第６ＮＡＮＤゲート回路３６の出力は第４
図りに示すように“１”で、第１、第２のＮＡＮＤゲー
ト回路２１１〜２１３，３１１〜３１３はすでに述べた
ように正と負のそれぞれ輝度パルス信号に対応しかつ各
々第１、第２のカラー制御信号で制御される第４図トと
チに示すような“０”を出力する。

その結果、すでに理解できるように陰極線管ドライブ回
路６は輝度調整回路５の第１、第２スイッチ５１，５２
より出力された各々正と負の輝度パルス信号と対応する
原色励振信号によってドライブされる。

以上のように本発明実施例装置では第１〜第３番目の像
の例として示した各像が適宜組み合わされて画面上に像
情報として表示されるものである。

またここで第１図に示す７は制御回路で、すでに理解で
きるように本発明では次のような動作を行なうものであ
る。

すなわち、制御回路７は像の表示色と、１像の背景色と
、全表示像の背景色との３種類の色表示領域に応じた各
々任意の色表示を行なう装置において、特に１像の背景
色が特別の指定がない限り、全表示像の背景色と自動的
に同色とするものである。

また同時にこの制御回路７は陰極線管に示される各ラス
クを多数の画素に分解し、この画素と対応させたカラー
の輝点を制御することによって画面上に像情報のカラー
表示を行なう陰極線管カラーディスプレイ装置において
、像を形成する画素と対応したカラーの輝点制御を行な
う第１組の回路すなわち第１のＮＡＮＤゲート回路２１
１〜２１３、インバーク２２１〜２２３等と、この像の
背景を形成する画素と対応したカラーの輝点制御を行な
う第２組の回路すなわち第２のＮＡＮＤゲート回路３１
１〜３１３、インバータ２２１〜２２３等と、全表示像
の背景を形成する画素と対応したカラーの輝点制御を行
なう第３組の回路すなわち第３のＮＡＮＤゲート回路４
８、インバータ４７等とを各々独立して設け、この各々
独立した輝点制御のうちいずれかひとつを必ず行なわせ
かつ並列に各組の輝度制御回路の出力を取出して、上記
ラスク上の画素と対応させたカラーの輝点として陰極線
管をドライブする信号すなわち原色励振信号を形成させ
るものであることも、すでに理解できるであろう。

以上のようにして本発明実施例装置は、あらかじめ指定
された色の第１のカラー情報で対応する像情報の色表示
をなし、残余の１像の背景となる部分をあらかじめ指定
された色の第２のカラー情報で色表示をなし、さらに像
情報の全表示の背景を適宜使用者が設定した色によって
表示をすることができ、表示される像情報とその背景と
全表示の背景との明るさを適宜調整することによって、
表示される情報の判読を容易にするとともに、色彩表示
効果も大なるものとなる。

以上、本発明を表示情報の色が指定され、かつその背景
色もまた指定されるものであって、全表示の背景のみが
使用者によって選択的にひとつの固定色とするものを例
示したが、使用者の選択的な着色をこれと全く逆にする
ことも可能であることは勿論である。

また、第１および第２のカラー情報は必ずしも１文字単
位の指定されるものとせず、適宜の画素数の単位であっ
ても同様に実現することができる。

加えて、本発明は陰極線管ディスプレイ装置の中でも、
近時盛んなテレビジョン放送に文字・図形等の情報を多
重化伝送してくるようないわゆる、テレビジョン文字多
重化放送の受信機に適用することも可である。

【図面の簡単な説明】

第１図は本発明の実施例装置の結線図、第２図は本発明
の実施例装置の陰極線管の表示画面を示す図、第３図は
カラー情報の１例を示す図、第４図は第１図実施例装置
の各部の波形図を示すものである。１……輝度制御用メモリ、２……パターンカラー制御用
メモリ、３……バツクカラー制御用メモリ、４……表示
ゲート回路、５……輝度調整回路、６……陰極線管ドラ
イブ回路、８……陰極線管、７……制御回路、２，２１
１〜２１３，２２１〜２２３，２３１〜２３３……第１
組の回路、３，３１１〜３１３，３２１〜３２３，３３
１〜３３３……第２組の回路、４７，４８，３６，３７
，３８……第３組の回路。

Claims

【特許請求の範囲】

１陰極線管に示される各ラスクを多数の画素に分解し
、この画素と対応させたカラーの輝点を制御することに
よって画面上に像情報のカラー表示を行なう陰極線管カ
ラーディスプレイ装置であって、像を形成する画素と対
応したカラーの輝点制御を行なう第１組の回路と、この
像の背景を形成する画素と対応したカラーの輝点制御を
行なう第２組の回路と、全表示像の背景を形成する画素
と対応したカラーの輝点制御を行なう第３組の回路とを
各々独立して設け、前記ラスク上の画素と対応させたカ
ラーの輝点を発光するために陰極線管をドライブする信
号として、前記各々独立した各組の回路の出力をそれぞ
れ異なる直流レベルで並列に出力する輝度調整回路と、
前記各々独立した各組の回路のうちいずれかひとつを動
作させる制御回路とを有してなることを特徴とした陰極
線管カラーディスプレイ装置。