JPS58143623A - Ｎ・パス・フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、スイッチト・キャノ（シタ−フィルタ＜７）
１ｍであるＮ−パス・フィルタに関する。

フィルタ回路網は、その回路定数素子として、誘導係数
（インダクタンス）素子、容量係数素子（キャパシタン
ス）素子、抵抗係ａ（レジスタンス）素子を、組み合わ
せることにより実現されるが、特に、喪好なフィルタ特
性を実現する場合、誘導係数（インダクタンス）素子が
必要不可欠である。一方、フィルタ回路網の実積回路網
化を行う場合に、誘導係数素子の集積化が大きな問題と
なる。そこで、！ｌ誘導係数素子使用せずに、容量係数
素子と抵抗係数素子と上記容量係数素子の切換え手段と
からなるスイッチト・キャパシタ・フィルタにより等測
的に良好なフィルタ特性を、実現する提案が為されてい
る。

Ｎ・パス・フィルタは上記スイッチト・キャパシタ・フ
ィルタの一種として位置付けられ第１図にその構成例を
示す。図はＩｇｌ路綱ａ８１−のＮ・パス・フィルタの
構成例であるが、特に、８１１である必要はない。この
Ｎ＠パス・フィルタは８　Ｉｌｌの回路網４１〜４８と
、この８個の回路網を時分割切替えする切替器５および
６と、この切替器の切替えを制御する切替制御器７とか
ら構成され、端子１から入力された信号の帯域−波を行
い、端子２より出力する。切替器５と６は、切替制御ａ
７によシ同期して回路網群４１〜４８の切替え操作を行
う。例えば、切替器５と６は同時に回路網４１を選択し
、次の時間で回路網４２ｔ−選択し、以後１回路網４３
，４４，４５，４６，４７．４８と順次選択する。回路
網４８の選択後、切替え制御器７は、再び回路網４１を
選択し、以後、上記切替え操作を操り返す。一方、回路
網４１〜４８は、各々、抵抗係数素子と、容量係数素子
とからなる低域−波％性を持つ。まだ切替制御ａ７を駆
動するための周波数８×ｆ０のクロック信号は、端子３
より入力される。

この、Ｎ・パス・フィルタの周波数特性は、第２図に示
す通りとなり、切替制御器のクロック周波数８×ｆ、の
１／８の中心周波数！、の奇数倍の周波数を中心周波数
に持つ斜線部分（１）　、　（２）　、　ｆ３）等が１
通過域となり、一般には、信号対雑音比の関係から、斜
線部２０周波数成分が、出力成分として、用いられる。

斜線部分２０周波成分分帯域幅は１回路網４１〜４Ｂの
低域通過帯域幅により決まり、これら低域通過帯域幅を
、各々Ｂｔ、とすると、Ｎ・パス・フィルタの斜線部分
の各帯域幅このＮ・パス・フィルタを、高い中心周波数
で用い為場合には切替制御用クロック周波数を高くしな
ければならず、切替側−一７及び切替器５゜６は１回路
網４１〜４８の切替え遷移時に、切替え速Ｒに応答出来
ずに、誤動作をする。そのため。

回路網４１と４２．４２と４３．４３と４４等の切替え
遷移時に、回路網４１と４２．４２と４３．４３と４４
等のエネルギー蓄積素子である容量係数素子間の相互干
渉が、生ずる。

本発明は、上記欠点を、除去するために、容量係数素子
（キャパシタンス）ｎと、抵抗係数素子（レジスタンス
）群と回路網切替回路とから構成されるスイッチド・キ
ャパシタ・フィルタのｌ橿（Ｎ・パス−フィルタ）にお
いて、゛回路網切替遷移時に一定時間のみ上記回路網を
すべて相互に切−す手段を有することを特徴とするＮ−
パス書フィルタを提供するものである。

次に本発明の具体的実施例について第３図と第４図を参
照して説明する。

端子ｌより入力された信号は、抵抗ａ９を介して端子２
より、出力される。プ／デ／す５１〜５８は各々トラン
ジスタ７１〜７８により％第４図のタイム拳チャートに
従い時分割に切替えられる。

切１Ｆ制御′ａ７は端子３よシ入力されるクロック信号
によりトランジスタ４１〜４８をオン、オフさせるよう
に動作するが、一方、切替遷移時の一定時間、トランジ
スタ７１〜７８をし中断するためのパルスが、切替禁止
パルス発生器８からアンド・ゲート６１〜６８に入力さ
れる。

第４図の波形＋１）〜（８）は各々切替制御器７から、
各アンド０ゲー）６１〜６８に入力される切替制御信号
を示し、波形が１１＠のとき、各トランジスタは導通し
、′Ｏ′のとき、し中断する。この時、各トランジスタ
の導通動作の遅れにより、次のタイミングのトランジス
タの導通動作と時間的に重なり合うことを除去するため
に、切替禁止パル１発生器８からは第４図波形９と２．
２と３．３と４等間の相互干渉を抑圧するため切替禁止
パルス（１０が発生される。この禁止パルスが１１１の
時、各トランジスタは、導通し、１０”の時、し中断す
る。したがって、アンド・ゲートを用いて、波形（１）
とパルスＱ・、波形（２）とパルスミ１１等を、各々、
かけ合わせることにより、切替え遷移時に切替禁止パル
スが１０１の持続時間のみ各トランジスタをし中断する
。

このトランジスタしゃ断操作により、回路網は、すべて
、相互に切離され、各回路網中の容量係数素子間の相互
干渉を除去できる。なお、第４図波形９は、切替器ｍ器
７、切替禁止パルス発生器８のクロック信号である。

以上の説明は便宜上、一実施例を引用したのものく過ぎ
ず、本発明の適用範囲をいささかも限定するものではな
い。例えば、第３図のトランジスタは、ｒｇ’ｒその他
、高速の電子スイッチに置きかえることができる。さら
に、１組のトランジスタとコンデンサとを、１つのパリ
！？ヤップ・ダイオードで、置き替えることも、可能で
ある。第３図の例は、第１図における切替器５と６を、
１つＫｔとめたもので、第１図の通りの構成でも良いこ
とはもちろんである。

【図面の簡単な説明】

第１図と第２図はＮ・バス・フィルタの一般的構成例と
その特性を示す図、第３図と第４図は本発明の一実施例
を示す構成図とそのタイムチャートである。 ｌ・・・・・・入力端子、２・・・・・・出力端子、３
・・・・・・切替制御クロック信号、４１〜４８・・・
・・・低域通過回路網、５・・・・・・切替器、５１〜
５８・・・・・・コンデンサ、６・・・・・・切替器、
６１〜６８・・・・・・アンドゲート、７・・・・・・
切替制御器、７１〜７８・・・・・・トランジスタ、８
・・・・・・切替秦止パルス、９・・・・・・抵抗。 １ １ １ Ｌ〜−Ｊ −オー カ　　１　図 ７ｆｌ　波数− η　２　図

Claims (1)

【特許請求の範囲】
1. 容量係数素子（争ヤパシタンス）と抵抗係数素子（レジ
   スタンス）から成る回路網を複数個有し、各回路網ｔ−
   順次切替動作させるＮ・ノ（ス・フィルタにおいて、前
   記回路網切替遷移時に一定時間前記回路網をすべて相互
   に切線す手段を設けたことｔｅａとするＮ・パス・フィ
   ルタ。