JPS58141570A

JPS58141570A - 半導体装置の製造方法

Info

Publication number: JPS58141570A
Application number: JP2412582A
Authority: JP
Inventors: Yoshitaka Sasaki; 芳高佐々木
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1982-02-17
Filing date: 1982-02-17
Publication date: 1983-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は素子の′ｓｔ却１化もしくけ、性能向上ケ達成
した半導体装置の製造方法に関する。

〔発明の技術的背景とその問題点〕

近年、半導体装置、特に半導体集積回路の進歩は著しく
、微細加工技術（フォトエツチング）、イオン注入技術
、エソナング技術等の技術向上が、これに大きく寄与し
ている。ここで、素子寸法を比例縮小したとしてもコン
タクトホールの開口技術、位置合せ余裕等により従来技
術の′１までは集積度全大巾に向上させることが不可能
である。そこで、このコンタクトホールに自己整合的に
形成、する方法（　Ｓ　−Ａ−Ｃ　Ｓｅｌｆ　Ａｌｉｇ
ｎｅｄＣｏｎｔａｃｔ　）として、既にＳＵＮＡＭＩら
がＳ）ＥＬＯＣＯＳ（　Ｊ．Ｊ．Ａ．Ｐ．１８１９７９
，ＰＰ．２５５〜２６０）という方法を発表している。

これは、高濃度層多結晶シリコンと基板（１０１５〜１
０１６ｒｒ’　）　ｋ低温酸化（７００℃）することで
、＾濃度ｎ＋多結晶シリコンには基板よりも数倍から数
十倍の酸化膜が成長される現象を利用する方法で、酸化
１］＃　Ｉｓの差を利用して、自己整合的に、基板上の
湖い酸化膜のみエツチングして、コンタクトホールを開
口する方法である。しかし、このｎ＋多結晶シリコン上
に成長した低温酸化膜の脱１に、通常の熱酸化膜（シリ
コン基板１　０”−１０１６ｃＩｒＬ−’上の１０００
℃で形成された酸化膜）と比較して極端に悪い。例えは
熱酸化膜の絶縁破壊強度は、８〜９　Ｍｖ／ｈＬ程度で
あるのに対して、ｎ膜条結晶シリコン膜上の低温酸化膜
（〜’７　０　０　℃）の絶縁性は１〜２　ＭＶ／ａｍ
程度である。さらに、弗酸（ＨＦ）等の耐エツチング性
も珍端に悪いため、電気的な絶縁性全保持できないこと
がしばしば生ずる。

＝５− そこで、これらの諸問題を克服する一手法として、ドラ
イエツチングプロセスがある。その中でも特にエツチン
グの際アンガーカットの起らないＲ．１．Ｅ．（　Ｒｅ
ａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｅｈｌｎｇ　）技術が最近
、用いられてきている。このＲ．１．Ｅ．技術を上記Ｓ
−Ａ−Ｃに応用する場合、まず、基板上にｎ＋多結晶シ
リコンとＣＶＤ酸化膜、窒化膜から成るノｆターンを形
成ｇ、ｓｏｏ℃のウェット酸化膜全行う。ｎ　多結晶シリコン・母ターン上の窒化膜はオ
ーバー・・ング構造になっており、さらにｎ＋多結晶シ
リコン・ｆターンの側面には、酸化膜３５００Ｘが形成
される。このとき基板には４００Ｘ程度の薄い酸化膜が
成長される。そこで、基板上の薄い酸化膜ｉ　Ｒ．１．
Ｅ．技術音便って除去するわけだが、通常酸化膜エツチ
ングの場合、フレオンがスの反応性イオン全加速させて
、エツチングを行うため、横方向のエツチングが極めて
小さい。つまり、オーバーハングの窒化膜全マスク材と
して使い、基板の酸化膜會エッナングするため、ｎ　多
結晶シリコンの側面に成〜６− 長した酸化膜けほとんどエツチングされ々い。

しかも、オーバーハング直下の１８：狗十に成降した酸
化膜は残り、こわが基板とｎ　多結晶シリコンとの絶縁
１勺二紮高める役割をはたしている。しかし、このよう
な利Ａ？ｌ−有する反曲、Ｒ，Ｔ。Ｅ、（（使用する場
合、半導体への開孔の際多くの夕゛メーヅが発生し、結
果として素子の電気１時性全劣化させる。このダメージ
には後工程の熱処理あるいはアルカリエッチ（ＫＯＨ）
　熔で除去されない場合が多い。このダメージ１し１シ
リコン基オル表向１００〜２００　Ｘ　ｖｃ多く所７牛
しており、従来アルカリエッチ等によってエツチング除
去していた。しかし絶縁膜縁膜會Ｒ，Ｉ。Ｅ、でエツチ
ングした佐・、装置の内壁や電極制料、或いは内壁の付
着物に由来する汚染（ル會に）あるいけ、ガスエッチャ
ントによる７１？リマ−（肩機物）が発生する。特に該
ポリマーがシリコン表面に伺着した場合、ダメージ層の
呈↓チングは全くなされず、ひいてはＯ，Ｓ、Ｆ、（Ｏ
ｘｉｄｉｔｉｏｎ−１ｎｄｕｃｅｄＳｔａｃｋｉｎｇ　
Ｆａｕｌｔｓ　）の発生、あるいは、コンタクト抵抗の
増大、各半導体飴城１間のり−クＳ：流の発生等の原因
になる。

このようなことから前記ポリマーおよび重金属汚染物を
取ね除く方法として次のような方法ケ用いている。捷ず
、絶！＃、膜ｉ　Ｒ，１，Ｅ、することによって露出し
たシリコン基板（コンタクトホール）全酸素プラズマ雰
囲気で処理することによって特に前群′、ポリマー？完
全に取り除く。続いて希弗酸にディｆ１〜だ後シリコン
光面の水キレを確認する。以十の工１ＮＴｈ２〜３回く
り返す。

その稜Ｍｌ　＋ｉｒ：ポリマーケ完全に除去した後シリ
コン基扱上１００〜２ｏｏ”ｊ、Ｖｒ発生しているダメ
ージ層ケアルカリエ、、すや、ドライエ１．テ等の等方
エツチングにて、賛、全に除去する。

以上がＲ，１，Ｆ、によるダメージ層？除去する方法で
ある。乙の方法によって、素子の特性は大巾に改良され
ている。しかＩｙ　、このように、ダメージ層除去のぺ
η、希弗酸プ゛イブを数回便用し、場合によってＵ′数
多く行うことｒ（よって、たとえば前ｆｆ１ｉ’：　ｎ
　　多結晶／リコンパターンのｇ４１１面に形成された
シリコン酸化膜が次第にエツチングされ、最終的に層多
結晶シリコンが表面に躇出してしまう。このことは、Ｍ
Ｏ８型トランソスタにおいてに、ソース・ｒ−）間、あ
るいｉｔり−ト・ドレイン間が電気的ショートになって
１、。

まり。そのため、従来においてけｎ　多結晶シリコンの
側面を熱酸化処理で、シリコン酸化１１１２　ｉ　、１
七較的厚く形成していた。したがって当然ｎ　多結晶シ
リコン・ぐターンが両側端から熱酸化処理されるため、
やせ細り、特に段差がある部分においては断線すること
がしばしはあった。又ＭＯ８型トランジスタにおいては
Ａ’ｌ　ｉｌ［Ｌ　ｎ　　多結晶シリコンパターンがダ
ート電極となるため、上Ｍ［ｊ熱酸化処理によってダー
ト幅が変化し、ひいてはＶｔｈの変動をきたす。

〔発明の目的〕

本発明は、かかる問題に鑑みてなされ／ヒもので、半素
子の微細化を可能とし、かつ素子％性を大巾に改良せし
めた半導体装置の製造方法ケ提供しようとするものであ
る。

９− 〔発明の概要〕本発明は、表向が絶、縁膜で檀復されている半導体・母
ターンあるいは導電体パターンの側端部に異方性エラリ
ングにより選択的に有機物残存・母ターン金形１１νす
る工程と、該有機物残存・母ターン舌・エツチングマス
クとして前記絶縁膜全選択的に、上ｈピ半導体・母ター
ンあるいは導電体パターン側端部に形成することによっ
て、十記半導杯・そ夕〜ンあるいは導電体・母ターンに
ｔ１シて自己整合的に開口がなされること全特命とする
半導体装置の製造方法。

〔発明の実施例〕

次に、本発明ｉ　ＭＯ８型半導体装置の製造に適用した
例について図面を参照して詣１明する。

実施例ＩＵ＋まず、ｐ型／リコン基板１内にチャンネルカット用
のｐ　型不純物ｔ＊ｚ＋形成し、この上にｐ型シリコン
基板１内に埋込まれるようにフィールド酸化膜３を形成
した。つついて、熱酸化処理してケ゛−ト飲化帥となる
例えは厚さが１０− ４００〜１００ＯＸのンリコン酸化膜４全成長させた後
、闘仙制御のためにｐ型不紳、物、例えばポロンを約５
　Ｘ　１０”　ｒｓ−２のドーズ復でイオン注入した（
第１図（、）図示）。

〔１１３次いで、全面に例えば厚さ３　（１（１０λの
砒素ドープしたｎ＋型多結晶シリコン層、例えＬ１′厚
す８０００　Ｘ　〕ＣＶＤ　−ＳｊＯ２Ｍｆｆｉｌｌｌ
ｒ１次＊、　ｔｙｒ　ｔ、　＃−懐、ＲＩＥ金用いたフ
ォトエツチング技術によりＣＶＤ　−ｓｈｏ２ｍ　＊ノ
＋ｐ−＝　ングし−ＣＣＶＤ　−５ｌｏ２１１ｊｌノリ
ーン（第１絶縁膜）５を形成し、史に該パターン５をマ
スクとしてＲＩＥによりｎ　型多結晶シリコン層？エツ
チングしてケ゛−）電極６に形成した。つづいて、ＣＶ
Ｄ　−５ＩＯ２膜パターン５及びフィールド酸化膜３全
マスクとして砒素？シリコン酸化膜４を通してｐ型シリ
コン基板１にイオン注入してＡｓイオン注入層７１　＋
’ｇｋ形成した（第１図（ｂ）図示）。なお、この砒素
イオン注入全行なう際、前記ケ゛−ト電極６論下以外の
シリコン酸化膜４をエツチング除去した休・、イオン注
入ｆｒ　１ｊｔｏしてもよい〇（ｉｉｉ）次いで、酸素雰囲気中で熱処理してＡｓイオ
ン注入層７Ｉ　ｒ７ｚｌｒ活性化、拡散してｉ型のソー
ス、ドレイン領域８．９を形成した。

つづいて、全面に例えば厚さ２０００ＸのＣＶＤ−５ｉ
ｏ２膜１０紫堆積したμ・、該ＣＶＤ　−５ｉｎ２膜１
０上に例えばＪすさ５０００Ｘの７オトレジスト膜１ノ
全塗布した（第１図（ｃ）図示）。なお、Ａ８イオンの
注入後Ｋ　ＣＶＤ　−５ＩＯ２膜？堆積した後、酸素雰
囲気中で熱処理會行ない、ｎ　型のソース。

ドレイン領域を形成してもよい。この場合、層型多結晶
シリコンからなるｒ−）電極６周曲にも袷めて薄いシリ
コン酸化膜が成長される。

〔１■〕次いで、フォトレノスト膜１１ｆ例えば酸素ガ
ス系のエッチャントによるＲＩＥ法で処理した。この時
、第１図（ｄ）にボす如くｒ−ト電極６及びＣＶＤ　−
５ｉｎ２膜ｉ＋ターン５の側端部に対応するＣＶＤ　−
８１０２ＰＩＡＪ　ｏ上に７オトレジスト（残存パター
ン）１１′が残存した。つづいて、残存フォトレノスト
ノ７／葡マスクとしてフレオン系のエッチャントによる
ＲＩＥ法で処理した。この時、ＣＶＤ　−５ｉ０２　Ｍ
ｍ’　Ｊ　ｏと／リコン酸化膜４とが選択的にエツチン
グ除去され、ソース、ドレインのコンタクトホール１２
，１２が開「】さＪ′するとともに、ケ゛−ト電惨６の
側端部にけＣＶＤ−８１０，。

１０′が残存した（第１図（ｅ）　■１示）。

〔ｖ〕次いで、残存フォトレジスト１１”ｆｚ除去し、
ＲＩＥによる半導体層のダメージ）−と汚染物全除去し
た後、全面に電極材１膜、例えばＡｌ験ケ真空蒸着し、
これ全・母ターニングＩ２てコンタクトホール１２，１
２１ｆ介してソース、ドレイン領域８，９と接続したソ
ース、ドレイン取出しＡｔ電極１．９．１４’Ｊｆ＜形
成してｎチャンネルＭＯ８型半導体装置ケ製造した（第
１図（ｆ１図／■；）。

しかして、本発明によればｎ　型多結晶ンリコンからな
るダート電極の側面にソース、ドレインの取出しＡｔＩ
Ｊｒ極１３，１４との絶縁ケ図るため熱酸化膜を形成す
る必要がないので、ゲート電１極６の幅の縮小化を解消
でき、所期目的の閾値＜　Ｖｔｈ　）’＋廟するＭＯ８
型半導体装置を得ることができる。しかも、ｎ　型多結
晶７リコン層の１３− ・平ターニングｔＣより形成されたケゝ−ト電極６の形
状全最終工程１で維持できるため、所期目的の１７１ｍ
幅のゲート電極形成が可能となり、ひいては素子の微細
化と共にＶｔｈの向上等の素子性能の向上？達成できる
。

また、ソース、ドレイン領域８，９の形成後の熱処理時
間全短縮できるため、それら領域８゜９會浅くできる。

その結果、チャンネルカット用の畝型不純物層２の内拡
散によるソース、ドレイン領域８，９との接触を防止で
きるため、容量増大金抑ｔｌｆｌｌできる利点を有する
。

史に、ｎ　型多結晶７１Ｊコンからなるダート電極６の
上面及び側端部全絶縁性の優れたＣＶＤ　−８Ｌ０２膜
パターン５及び残存ＣＶＤ　−Ｓｉｎ□Ｊ　ｏ’で覆う
ことができるため、光分なノやッ／べ−７，ン効果とダ
ート耐圧の向上全達成でき、かつプロセス上の再現性も
改善できる。しかも、ＲＩＥ法によりフォトレ・タスト
１１１ｉｉ！１１ケエツチングしてゲート電、極６及び
ＣＶＤ　−５ｉｎ２膜・母ターン５側端部に対応するＣ
ＶＤ　−５ｉｎ２験１０上に残存ｌスト、１−１４＝レジストＪ　ｌ’ｆ形成する際、フォトレジスト膜１１
の膜厚によって残存フォトレジスト１１′の形７１１コ
ントロールできる。その結呆、特にＲＩＥ法により残存
フォトレジスト１１′ケマスクとしてＣＶＤ　−ｓＩｏ
２Ｍをエツチングすれば、残存フォトレジスト１１′の
形状、つまり７７トルンλト＃１１の膜厚によってソー
ス、ドレインのコンタクトホール１２，１２の距離全決
定できる。したがって、ＲＩＥ法によるエツチング級に
おいてゲート亀、極６は露出しないため、ゲート。

ソース間或いはケ゛−ト・ドレイン間の電気的ショート
？確実に防止できる。′また、上記残存フォトレノスト
１１′は、酸素ガスによるドライエツチングや、硫酸等
によって簡単に除去できる。

実施例２（Ｉ）　　前記実施例１の〔ｌ〕〜〔Ｉｖ〕のＩ　ｔ＃
Ｉ／（従ッてダート電、極６及びＣＶＤ　−８１０２膜
）やターン５の側端部に対応するＣＶＤ　−５ｉｎ２膜
１０＋に残存ポリイミド系樹脂（残存パターン）　Ｊ　
ｚＩＩケ形ＩＪＭ　Ｌ、この残存ポリイミド系樹脂Ｊ　
ｉ／／ｆマスクとじてフレオン系のエッチャントによる
ＲＩＥ法で処理してソース、ドレインのコンタクトホー
ル１２゜１２を開口すると共に、ケ”−）＊極６の側端
部にＣＶＤ　−５ＩＯ２１ｏ’　ｆｚ残存させた（第２
図（ａ）図示）。なお、この工程ではｐ型シリコン基板
１に実施例１のソース、ドレイン領域より接合深さが浅
く、低濃度のｎ！ｖＪ不純物層１．５１．１５゜全形成
した。つづいて、残存ポリイミド系樹脂１１”　ｋｔｌ
ｌ素ガスエッチャントのドライエツチングで除去１〜だ
。次に、第２図（ｂ）に示す如く残存ポリイミド系樹脂
１１”　ｋ除去後、コンタクトホール１２，１’２から
露出したシリコン基板Ｊのｎ＋型不純物層１５１．１５
ｚｋ異方性エツチング除去し、溝部１６Ｉ　、１ｃｘｙ
ｆｒ形成する。

（Ｕ）　　次いで、全面にアンドープ多結晶シリコン層
を堆積したＶ１全而に砒素ケイオン注入した。コノ時、
ケ”−）市、Ｑ６ｉ−ヒのＣＶＤ　　Ｓ　ｉ　Ｏ２Ｉｌ
ｌ　５　、　り”　−）電極側端部の残７５．　ＣＶＤ
　−８１０２１０’及びフィールド酸化膜３がマスクと
して作用し、溝部”　Ｉｒ　１’６ｚ　」二のアンドー
プ多結晶シリコン層を通して同溝部１６１．１６ｇ下の
シリコン基板１に砒素がイオン注入された。つづいて、
熱処理音節してｎ型の不純物層１７１　。

１７２を形成した。ひきつづき、全面にＡｔ膜を真空蒸
着し、これ全・ぐターニングしてソース。

ドレインの取出しＡｔ電極Ｊ　３’、　１４”ｆ形成し
た債、これらＡｔ＠極Ｊ　Ｊ’、　Ｊ　４’をマスクと
して砒素ドープ多結晶シリコン層をパターニングして各
室＆　Ｊ　、９’、　Ｊ　４’下に砒素ドープ多結晶シ
リコンパターンＪ８１．Ｊ８．全形成し、ｎチャンネル
ＭＯ８型半導体装置を製造した（第２図（ｃ）図示）。

しかして、上記実施例２によればチャンネル付近に位置
する浅く低濃度のｎ型不純物層１５Ｉ。

１５３と、多結晶シリコンノやターン２０１　。

２０２を介してＡｔｔ極Ｊ　、９’、　１４’が接触す
る高濃度のｎ＋型不純物層Ｊ７１．Ｊ７．　とからなる
ソース、ドレイン領域を形成できるため、高速動作と良
好なオーミック接触を達成し得るｎチャンネルＭＯ８型
半導体装ｆｔを製造できる。

１７− なお、上記実施例１では残存フォトレノスト１１′ヲエ
ツチング除去する際、酸素ガスによるドライエツチング
により行なったが、熱濃硫酸等による化学薬品によって
除去しても良い。

上記実施例１，２ではダート電極となるｎ増多結晶シリ
コン層を堆積と同時に形成したが、これに限らずアンド
ープ多結晶シリコンを形成した後、Ａ８．Ｐイオンの注
入或いは拡ＩＮｋ行なってもよい。また、ｎ　型多結晶
シリコンの代りにＭｏ　、　Ｎｌ　、　Ｗなどの高融点
金属、或いはメタルシリサイド、ＡｔやＡｔ合金、もし
くは不純物ドープ非晶質シリコン等の他の導電体材料ケ
用いてもよい。

上記実施例１，２では第２絶ｌ＃、膜としてＣＶＤ−８
ＩＯ２膜全用いたが、これに限定されずリン添加ガラス
膜、ボロンリン添加ガラス膜、シリコン窒化膜等音用い
てもよい。

本発明方法はｎチャンネルＭＯ８型半導体の製造のみな
らず、ｐナヤンネルＭＯ８型半導体装置、ＭＮＯＳ　、
　ＭＡＯ８あるいはバイポーラ型半導体装置、１８− さらには素子分離層等の製造にも同様に適用できる。

〔発明の効果〕

以上詳述した如く、本発明によれば素子の微細化と、ｖ
ｔｈ等の変動やゲート酬Ｆトの向上全達成でき、ひいて
は高集積度で優れた素子特怜を有するＭＩＳ型半導体装
置等の半導体装置のｆＡ造方法ケ提供できるものである
。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の実施例１におけるｎチ
ャンネルＭＯ８型半導体装置の製１ｉＪｔ會４く丁１．
ｂ゛断面図、第２図（ａ）〜（ｃ）は本発明の実施例２
における同半導体装置の製造ケ示す工程断面図である。１・・・ｐ型シリコン基板、２・・・ｐ　型不純物層、
３・・・フィールド酸化膜、４・・・シリコン酸化屑県
、５　・ＣＶＤ−８１０２膜パｐ−ン（Ｍｔｉ絶縁膜）
、６・・・ダート電極、８・・・ｎ＋＋ノース領域、９
・・・ｎ＋型型トレイ領領域１０−・−ＣＶＤ−８ｉ０
２ルＪ（ｆＡ２絶縁１１ｖＬ　　１）・・・フォトレジ
スト脚、１１′・・・残存フォ１１．にレジスト（残存
・ぐターン）、１１″残存ポリイミド系樹脂（残存パタ
ーン）、１２・・・コンタクトホール、１．１，１４．
１３’、１４’・・・Ａｔ′電極、１５１　　、１５２
−ｎ型不純物層、１７Ｉ。１７２・・・ｎ　型不純物層。出願人代理人　　弁理士　鈴　江　武　彦１）　　　　
　　　　　　　　　　　　　　　　　　、０３０９−

Claims

【特許請求の範囲】

（１）半導体基板上に、上面が第１絶縁膜で被接された
半導体ｉ４ターンもしくは導電体ノリ−ン全形成する工
程と、前記ノやターンを含む全面に第２絶縁膜を形成す
る工程と、この上に有機物質材料層を被覆する工程と、
この材料層全異方性エツチングすることによって前記ハ
ターン側端部の第２槍、縁膜部分に有機物貴材料の夕（
・存・母ターンを形成する工程と、少なくとも残存パタ
ーン全マスクとして第２絶縁膜をエツチングして前記半
導体・そターンもしくは導電体パターンの側端部に第２
絶縁膜を選択的に形成すると共に該半導体・母ターンも
しくは導電体パターンが第１．第２の絶縁膜で被憶され
、少なくとも前記基板への開口全形成する工程と、前ｌ
１１２残合）４ターンを除去する工程と全具備したこと
を特徴とする半導体装置の製造方法。
（２）半導体・ゼターンもしくは導電体パターンが’ｉ
”　　）７ｉｉ：’Ｉｌｌで、この、ｆターンを上面に
第１絶縁膜會被祷した状態で半導体基板上に絶縁層ケ介
して形成する工程と、この全体上に第２絶縁膜を形成す
る工程と、この上に有機物質材料層全形成する工程と、
この桐料層を異方性エツチングすることにより、前記ダ
ート電極倶Ｉ端の第２絶縁模の周囲に残存パターンを形
成する工程と、少なくともこの残存・ゼターン？マスク
として前記半導体基板への開孔部を形成した接、前記残
存ノやターン全除去する工程とを具備したこと全特徴と
（７、＾１ｊ記第１項記載の半導体装置のうち特にＭＩ
Ｓ型半導体装置の製造方法。
（３）　　半導体基板上に、上面が第１部」、縁膜で被
覆されてなる半導体あるいは４＊体・母ターン全形成す
る二「稈と、この全体上に第２杷に膜紮形成する工程と
この上に壱機物礪拐料層全形成する工程と、この＋Ａ’
　Ｈ層を異方性エツチングすることにより、Ａｈ　ｔｔ
ｉｆ、半導体あるいは導電、体ノ＋ターンの側端■１に
２イ１゛栖物材別層の残存パターン全形成する工程と、
少なくともこの残存・？ターンケマスクとして前ＮＨ０
：　＋！′専体基体基板開孔部を形成した後、この残存
ノやターン全除去するＴ程？貝−備したこと全特徴とし
、前記第１項ｉ＋ｒ’、　１１９の半導体装置のうち特
にバイポーラ型の半導体装置の製造方法。
（４）第２絶縁膜が気相成長されたシリコン酸化膜もし
くはシリコン窒化膜からなること？特徴とする特許請求
の範囲第１項記載の半導体装置の製造方法。
（５）ダート宵１極が、不純物ドープ結晶シリコン、不
純物ドーグ非晶憫ンリコン、高融点金属。金輪シリサイド、或いはＡｔもしくけその合金から選択
された拐料より形成されてなることに％徴とする特許請
求の範囲第２項記載のＭＩＳＱ’！半導体装置の製造方
法。
（６）　　ダート電極が、アンドーグ多結晶／リコンも
しくは非晶′出シリコンを出発拐料と１７、その後の工
程ＶＣより不純物ドープもしくにｔ金槌ンリサイド化さ
れたものであること全特徴とする特Ｆ＋’ｌ稍求の範囲
第２項記載のＭＩＳ型半導体装置の製造方法。
（７）　　残存パターンがフォトレノストあるいはポリ
イミド系樹脂からなることを特徴とする特許請求の範囲
第１項乃至第３項いずれか記載の半導体装置の製造方法
。