JPS58139624A - 車両用負荷電流遮断回路 - Google Patents
車両用負荷電流遮断回路Info
- Publication number
- JPS58139624A JPS58139624A JP2130482A JP2130482A JPS58139624A JP S58139624 A JPS58139624 A JP S58139624A JP 2130482 A JP2130482 A JP 2130482A JP 2130482 A JP2130482 A JP 2130482A JP S58139624 A JPS58139624 A JP S58139624A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- drain
- current
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発wA#i、負輛駆動用のスイッチングトランジスタ
で負荷のシ曹−トによる印加電圧の上昇を検出してオフ
させるようにフィードバッタ制御することで電流検出抵
抗を無くして回路の小型化を図るようにした車両用負荷
電流速11rwi路E1mする。
で負荷のシ曹−トによる印加電圧の上昇を検出してオフ
させるようにフィードバッタ制御することで電流検出抵
抗を無くして回路の小型化を図るようにした車両用負荷
電流速11rwi路E1mする。
従来、1IIikシ曹−ト時−負荷に流れる電流を速動
するようにし大負荷電流遮断回路としては、例えは錆1
図に示すようなものがある。
するようにし大負荷電流遮断回路としては、例えは錆1
図に示すようなものがある。
第1図にお−て、11:iエアコン、 *−fi 、K
#用熱珈等のIII駿*Mであり、負荷1と歯列にM
O8ジ1罵テを用−たスイッチングトランジスタ2を怜
紗し、トチイブ回路3の出力4T11号によ抄スイッチ
ングトランジスタ2をオンして負荷を駆動してψる@ 筐た、スイッチングトランジスタ2と匣列に赦オーム糊
度の微少抵抗値をもつ1lIE捷1検出用抵扮4を接続
し、負lklのシ冒−トにより流れる過大な11渡を電
流検出抵抗4の′#端に生ずる電圧で検出し、この検出
電圧の上昇をコンパレータ5で検知してドライブ回路3
にリセット信号を出力し、9セット信号を受けたドライ
ブI!11wl3けスイッチングトランジスタ2への信
号出力tゼロボルトにホールドすることでスイッチング
トランジスタ2をオフし、負荷ショート時に負$r K
WれるWttを遮断するようにしている。尚、ドライ
ブ回路3のリセット解除は、回路電源を切ってP4α人
することで行なわれる。
#用熱珈等のIII駿*Mであり、負荷1と歯列にM
O8ジ1罵テを用−たスイッチングトランジスタ2を怜
紗し、トチイブ回路3の出力4T11号によ抄スイッチ
ングトランジスタ2をオンして負荷を駆動してψる@ 筐た、スイッチングトランジスタ2と匣列に赦オーム糊
度の微少抵抗値をもつ1lIE捷1検出用抵扮4を接続
し、負lklのシ冒−トにより流れる過大な11渡を電
流検出抵抗4の′#端に生ずる電圧で検出し、この検出
電圧の上昇をコンパレータ5で検知してドライブ回路3
にリセット信号を出力し、9セット信号を受けたドライ
ブI!11wl3けスイッチングトランジスタ2への信
号出力tゼロボルトにホールドすることでスイッチング
トランジスタ2をオフし、負荷ショート時に負$r K
WれるWttを遮断するようにしている。尚、ドライ
ブ回路3のリセット解除は、回路電源を切ってP4α人
することで行なわれる。
しかしながら、このような従来の負向域rJt、遮1回
路にあっては、゛電流検出用f#抗4の両端の電圧降下
で貴靭のシ冒−トを検出して負荷に流れる電源を4#1
する構成となっていたため、電流検出用&抗4には正常
時にお−てもアンペアオーダの負伽#釦・w流が流れ、
このため電流検出用抵抗4としてdワット数が大吉〈月
つ量イス的にも大自いものを会費とし、小勢化を図る良
めにスイッチングトランジスタ2.ドライブ油路3及び
コンパレータ5でなる回ド部を集柚化した場合にも、電
流検出用抵抗4Fi外付は抵抗としてIeMLなければ
ならず、回路の小型化を充分に−ることができないと−
う間一点があった・ 本lle明祉上記に−みてなされたもので、負荷ショー
ト時のm流変化を検出する電流検出用抵抗を無くして小
型化を図るため、負荷と、練負蓚を部製するスイッチン
グトランジスタと、負荷のシ冒−トによる上1スイッチ
ングトランジスタへの印加電圧の上昇を検出して該トラ
ンジスタをオフさせるようにフィードバック制御する制
御回路とで楕戚するようにしたもOである。
路にあっては、゛電流検出用f#抗4の両端の電圧降下
で貴靭のシ冒−トを検出して負荷に流れる電源を4#1
する構成となっていたため、電流検出用&抗4には正常
時にお−てもアンペアオーダの負伽#釦・w流が流れ、
このため電流検出用抵抗4としてdワット数が大吉〈月
つ量イス的にも大自いものを会費とし、小勢化を図る良
めにスイッチングトランジスタ2.ドライブ油路3及び
コンパレータ5でなる回ド部を集柚化した場合にも、電
流検出用抵抗4Fi外付は抵抗としてIeMLなければ
ならず、回路の小型化を充分に−ることができないと−
う間一点があった・ 本lle明祉上記に−みてなされたもので、負荷ショー
ト時のm流変化を検出する電流検出用抵抗を無くして小
型化を図るため、負荷と、練負蓚を部製するスイッチン
グトランジスタと、負荷のシ冒−トによる上1スイッチ
ングトランジスタへの印加電圧の上昇を検出して該トラ
ンジスタをオフさせるようにフィードバック制御する制
御回路とで楕戚するようにしたもOである。
以ド、本発明をm−に基づいて説明する。
嬉2図は本発明の一実給例を示した回路図である@
まず構成を説明すると、1OFi本発明のスイッチ回’
IPKより駆動される負荷であり、抵抗値Rを有する。
IPKより駆動される負荷であり、抵抗値Rを有する。
仁の負′Ik10に対してはスイッチング用MOBte
llt界効呆トランジスタ(以下「MOB形yz’h
」という) 12のドレイン端子りが接続され、スイッ
チング用MOa杉P I ’r 12のソース畑子sF
i接鯖従続されて≠る。スイッチング用Mo8杉7 X
T 12のゲート端子Gに対しては抵抗値l!を有す
る入力抵i 16を介してスイッチング信号Timが入
力されてお抄、この実施例では負荷10 K対する電源
電圧VDIを12V、又スイッチング信号Tinは非作
*、時にゼロボルト又、スイッチング時K 10 Vと
なるようにして−る・スイッチング用MO8%’1lN
712のゲート潮干GKは電流!19I用+iりM01
!Ii?]l1l14Oドレイン端子りが接続され、こ
のMOa形IF1eT12と同様にソース接地され、そ
のゲート端子G社スイッチング用−OS形ffl!?1
2のドレイン端子りを帰還抵抗18を介して帰−Wp続
している0又、MOB形アl!14のゲート嬉李6と接
地間にはツエtダイオード2Dか゛接続され、MORh
3ν罵〒14のゲートに加わるノイズ等による過大な入
力電圧を@収するようKしていム讃、ゲー)K対しノイ
ズ等による過大な電圧入力の蛤れがない参会に祉ツェナ
ダイオード2Dは設けなくともよ−。
llt界効呆トランジスタ(以下「MOB形yz’h
」という) 12のドレイン端子りが接続され、スイッ
チング用MOa杉P I ’r 12のソース畑子sF
i接鯖従続されて≠る。スイッチング用Mo8杉7 X
T 12のゲート端子Gに対しては抵抗値l!を有す
る入力抵i 16を介してスイッチング信号Timが入
力されてお抄、この実施例では負荷10 K対する電源
電圧VDIを12V、又スイッチング信号Tinは非作
*、時にゼロボルト又、スイッチング時K 10 Vと
なるようにして−る・スイッチング用MO8%’1lN
712のゲート潮干GKは電流!19I用+iりM01
!Ii?]l1l14Oドレイン端子りが接続され、こ
のMOa形IF1eT12と同様にソース接地され、そ
のゲート端子G社スイッチング用−OS形ffl!?1
2のドレイン端子りを帰還抵抗18を介して帰−Wp続
している0又、MOB形アl!14のゲート嬉李6と接
地間にはツエtダイオード2Dか゛接続され、MORh
3ν罵〒14のゲートに加わるノイズ等による過大な入
力電圧を@収するようKしていム讃、ゲー)K対しノイ
ズ等による過大な電圧入力の蛤れがない参会に祉ツェナ
ダイオード2Dは設けなくともよ−。
一方、スイッチング用MOEI形?l’l’12及び電
流制限用Mo8杉Fle’l’14のそれぞれは、ゲー
ト電圧がゼ費lルトの時に蝶ドレイン11titが流れ
ず、ゲート電圧が所定のスレツシロルド′w1庄vth
以上となった時にゲート電圧の増加に応じたドレイン電
流が流れるエン^ンスメント形の1’lTを使用して−
る。
流制限用Mo8杉Fle’l’14のそれぞれは、ゲー
ト電圧がゼ費lルトの時に蝶ドレイン11titが流れ
ず、ゲート電圧が所定のスレツシロルド′w1庄vth
以上となった時にゲート電圧の増加に応じたドレイン電
流が流れるエン^ンスメント形の1’lTを使用して−
る。
又Mo8杉?1?14のゲートに対する帰iIt接続路
に般社ている44抵抗18としては、負M 10の抵抗
値員が大吉い場合にけMo1t形1罵T14のゲー)忙
対する帰趨電流も小さいので帰還抵抗18を般妙る必要
はなく、一方負$10の抵抗値Rが小さい参会にt1M
OB形IN〒14のゲートに対する帰遷電流を所定餉以
下に#11えるような抵抗値を有する帰還抵抗18を設
ける。更に、入力抵抗16龜亀流PIAJ限用のMOg
形1厭14 K 1m列層紗されたドレイン負鉤として
数けられているものであり、入力抵抗16の抵抗値R1
としては、スイッチング111号としての入力vlF+
、v1鳳がゼロボルトから10 V K [化し走スイ
ッチオンの際に一皺電圧+VDDの印加によりオン’a
J卵状酢にあるMOB形ν11114のドレイン端子り
に入力電圧Tin= tOVが印加するオン側詐時に、
MOB形7KT12のゲート電圧Vglをスイッチング
用MO8i73!712のスレッシ曹ルド電圧Vthl
よりやや高めとするような抵抗値に設定される0更に又
、電流1bII限用のMOa形11〒14のスレッシ目
ルド電圧7th2は、負@lOが正常であるときにオン
して−るスイッチング用MOB形νm?12のドレイン
・ソース陶電圧Vd薯1より大きくなるように設定され
てφる0次に第21JglIC示した本発明の作用を拒
3−のイぎち波形図を参照して説明する・尚、以下の説
明にお−て電源電圧十VDD=12マ、スレッショルド
電圧VthleVth2=2V、負@10の抵抗@R=
2.4M。
に般社ている44抵抗18としては、負M 10の抵抗
値員が大吉い場合にけMo1t形1罵T14のゲー)忙
対する帰趨電流も小さいので帰還抵抗18を般妙る必要
はなく、一方負$10の抵抗値Rが小さい参会にt1M
OB形IN〒14のゲートに対する帰遷電流を所定餉以
下に#11えるような抵抗値を有する帰還抵抗18を設
ける。更に、入力抵抗16龜亀流PIAJ限用のMOg
形1厭14 K 1m列層紗されたドレイン負鉤として
数けられているものであり、入力抵抗16の抵抗値R1
としては、スイッチング111号としての入力vlF+
、v1鳳がゼロボルトから10 V K [化し走スイ
ッチオンの際に一皺電圧+VDDの印加によりオン’a
J卵状酢にあるMOB形ν11114のドレイン端子り
に入力電圧Tin= tOVが印加するオン側詐時に、
MOB形7KT12のゲート電圧Vglをスイッチング
用MO8i73!712のスレッシ曹ルド電圧Vthl
よりやや高めとするような抵抗値に設定される0更に又
、電流1bII限用のMOa形11〒14のスレッシ目
ルド電圧7th2は、負@lOが正常であるときにオン
して−るスイッチング用MOB形νm?12のドレイン
・ソース陶電圧Vd薯1より大きくなるように設定され
てφる0次に第21JglIC示した本発明の作用を拒
3−のイぎち波形図を参照して説明する・尚、以下の説
明にお−て電源電圧十VDD=12マ、スレッショルド
電圧VthleVth2=2V、負@10の抵抗@R=
2.4M。
入力抵折16の抵抗値R1x7′F−Ωとして−る。ま
ず負値lOが正常な場合の作用をl!l!明する。今、
スイツチング信号としての入力電圧マ1nがゼロボルト
であったとすると、スイッチングjj4MOB%ν1e
T12のデー)11[Vglはゼロボルトであることか
らスイッチング用MOB形ν鳶’r12rtオフとなっ
ている。
ず負値lOが正常な場合の作用をl!l!明する。今、
スイツチング信号としての入力電圧マ1nがゼロボルト
であったとすると、スイッチングjj4MOB%ν1e
T12のデー)11[Vglはゼロボルトであることか
らスイッチング用MOB形ν鳶’r12rtオフとなっ
ている。
一方、電流1Ill限用のMOII形ym〒14のゲー
ト増千〇に対して口負葡lO及び帰道抵抗18を介して
電源電圧十マDD!t2vが加わってオン可ml状態と
なっているが、ドレイン端子pを接続したスイッチング
用Mol形Fl’l’12のデーF電圧Vglロゼロボ
ルトであるので電流制御用のMO8形yxテ14もオフ
して−る・ 次に入力電圧Vimがスイッチ操作部によりl0V(立
ち上ると入力抵抗16を介してスイッチング用MOji
%νlテ12のゲート・ソース間に’4f在するゲート
容量OgBK充電電流が流れ、スイッチング用MOEI
形11C?臣のデージ電圧Vglが第3図の信号tJ!
船図に示すように入力抵抗16とデー)$’IOgjl
で定まる時定数で上昇し、このゲート電圧Vglの上昇
社オン可能状鯵にある電流fg[用(sitos杉1罵
〒14のドレイン・ソース間電圧V櫨82を上昇させる
。このようなデート容量Og8の充電によるデート電圧
Vglの、F昇により所定時間ta11にゲート電圧V
glがスイッチング用Mol形?1gT12のスレッシ
旨ルド電圧vthi=2vt上回抄、スイ7 f >
f Jll MO81FI?12にドレイン電流工d1
が流れ始め、このドレイン電障工d1の上昇にと蟻なっ
てスイッチング用Mol形νM?12のドレイン・ソー
ス間電圧76B1td減少を始め、史KVt1〒1の減
少は帰遷抵抗18を介してMO8杉ν罵?14のデート
電圧が減少し、このような動作を仲り返すことkよりス
イッチング用Mos形11〒12Fi負′#に10の抵
抗値R= 2.49で定まるドレイン電波。
ト増千〇に対して口負葡lO及び帰道抵抗18を介して
電源電圧十マDD!t2vが加わってオン可ml状態と
なっているが、ドレイン端子pを接続したスイッチング
用Mol形Fl’l’12のデーF電圧Vglロゼロボ
ルトであるので電流制御用のMO8形yxテ14もオフ
して−る・ 次に入力電圧Vimがスイッチ操作部によりl0V(立
ち上ると入力抵抗16を介してスイッチング用MOji
%νlテ12のゲート・ソース間に’4f在するゲート
容量OgBK充電電流が流れ、スイッチング用MOEI
形11C?臣のデージ電圧Vglが第3図の信号tJ!
船図に示すように入力抵抗16とデー)$’IOgjl
で定まる時定数で上昇し、このゲート電圧Vglの上昇
社オン可能状鯵にある電流fg[用(sitos杉1罵
〒14のドレイン・ソース間電圧V櫨82を上昇させる
。このようなデート容量Og8の充電によるデート電圧
Vglの、F昇により所定時間ta11にゲート電圧V
glがスイッチング用Mol形?1gT12のスレッシ
旨ルド電圧vthi=2vt上回抄、スイ7 f >
f Jll MO81FI?12にドレイン電流工d1
が流れ始め、このドレイン電障工d1の上昇にと蟻なっ
てスイッチング用Mol形νM?12のドレイン・ソー
ス間電圧76B1td減少を始め、史KVt1〒1の減
少は帰遷抵抗18を介してMO8杉ν罵?14のデート
電圧が減少し、このような動作を仲り返すことkよりス
イッチング用Mos形11〒12Fi負′#に10の抵
抗値R= 2.49で定まるドレイン電波。
工diを汚1すオン状態に向い、一方′@流制限用の舅
o8彪1罵T14はドレイン・ソース間電圧V481q
)減少によ抄オフ状態に向ψ、Mk終的にスイッチング
用MO8形7m!12がオン、電流制限用MO8庇?m
’l’14がオフとなる負にのスイッチオン状独に移行
する。
o8彪1罵T14はドレイン・ソース間電圧V481q
)減少によ抄オフ状態に向ψ、Mk終的にスイッチング
用MO8形7m!12がオン、電流制限用MO8庇?m
’l’14がオフとなる負にのスイッチオン状独に移行
する。
次に第3図のfat波形図で明らかにした貴信10が正
常時のスイッチオンによるスイッチング用1■ル1鳶T
12と電流制限用Moa杉7m T14の動作の詳細を
第4.511!!lIに示す負付特性曲に図を参照して
説明する。まず入力電圧Vin=OVの時には、スイッ
チング用MO+i!7p?1T12はオフとなっている
ので、第4図の負麺曲銀に示すようにデーF電圧Vgl
tiスレッシ薔ルド電圧vthl=2V以下にあ抄、ド
レイン電流工dltfiゼジとなっている。一方、電波
−眼用Mol形11′に14社電源電圧yDD =12
Vがゲート電圧Vg2として印加されてオン状態にある
ので、第5図の14曲−におい% 7g2=12Vとな
る1点の動作状態にあり、この時ドレイン電流工d2=
1.0mムでドレイン・ソース間電圧マに82=3Tと
なっている。次に入力電圧Timがゼロボルトから1(
ffK立ち上ったとすると、スイモチンダ用MO彬1冨
212のゲート容量agsに対する充電でゲート電圧V
glが上昇し、例えば第4図の貴徊許性曲線におけるム
点となるVgl=37に上昇したとすると、ム点に対応
したドレイン電流工61が流れ始め、この人点における
ドレイン電流1dlKよりドレイン・ソース間電圧v6
81はそれ迄の12 V十 からIL5に減少し、このドレイン・ソース間電圧マ4
B10減少ぷん0.5マ/dMOB刑′I冨T14のゲ
ート端子にゲージ電圧Vg2として帰還され、第5#I
Aの負竹曲11!IKボすようにゲート電圧Vg2は1
L5Vに減少したb点の動作吠腺となり、この為ドレイ
ン電流工62が減少し、一方ドレイン・ソース聞電圧v
4g2ハソレ迄の3vから3.5マに上昇し、このドレ
イン・ソース開電圧Vtl!12の上#はスイッチング
岸MO8杉y罵T12のゲート電圧Vglの上昇をもた
らし、このような帰還動作の繰抄返しによりスイッチン
グ用MO8形ν1!12は#84図におけるp点の鮎作
吠−に移行して負荷10の抵抗普及とスイッチング用M
ol形yxrx2のドレインφソース間の導通抵抗で定
まるドレイン電流工dl=4.8ムに安定し、一方、ス
イッチング用Mol形1鳶?12のドレイン−ソース間
電汁は0.5vとMOB形ν鳶′r14のスレッシ翳ル
ド電圧vth=2V以下となることから、給5図の賀舘
曲−゛におけるd点に移行してドレイン電流工d2=o
となるオン状態に1にる。
常時のスイッチオンによるスイッチング用1■ル1鳶T
12と電流制限用Moa杉7m T14の動作の詳細を
第4.511!!lIに示す負付特性曲に図を参照して
説明する。まず入力電圧Vin=OVの時には、スイッ
チング用MO+i!7p?1T12はオフとなっている
ので、第4図の負麺曲銀に示すようにデーF電圧Vgl
tiスレッシ薔ルド電圧vthl=2V以下にあ抄、ド
レイン電流工dltfiゼジとなっている。一方、電波
−眼用Mol形11′に14社電源電圧yDD =12
Vがゲート電圧Vg2として印加されてオン状態にある
ので、第5図の14曲−におい% 7g2=12Vとな
る1点の動作状態にあり、この時ドレイン電流工d2=
1.0mムでドレイン・ソース間電圧マに82=3Tと
なっている。次に入力電圧Timがゼロボルトから1(
ffK立ち上ったとすると、スイモチンダ用MO彬1冨
212のゲート容量agsに対する充電でゲート電圧V
glが上昇し、例えば第4図の貴徊許性曲線におけるム
点となるVgl=37に上昇したとすると、ム点に対応
したドレイン電流工61が流れ始め、この人点における
ドレイン電流1dlKよりドレイン・ソース間電圧v6
81はそれ迄の12 V十 からIL5に減少し、このドレイン・ソース間電圧マ4
B10減少ぷん0.5マ/dMOB刑′I冨T14のゲ
ート端子にゲージ電圧Vg2として帰還され、第5#I
Aの負竹曲11!IKボすようにゲート電圧Vg2は1
L5Vに減少したb点の動作吠腺となり、この為ドレイ
ン電流工62が減少し、一方ドレイン・ソース聞電圧v
4g2ハソレ迄の3vから3.5マに上昇し、このドレ
イン・ソース開電圧Vtl!12の上#はスイッチング
岸MO8杉y罵T12のゲート電圧Vglの上昇をもた
らし、このような帰還動作の繰抄返しによりスイッチン
グ用MO8形ν1!12は#84図におけるp点の鮎作
吠−に移行して負荷10の抵抗普及とスイッチング用M
ol形yxrx2のドレインφソース間の導通抵抗で定
まるドレイン電流工dl=4.8ムに安定し、一方、ス
イッチング用Mol形1鳶?12のドレイン−ソース間
電汁は0.5vとMOB形ν鳶′r14のスレッシ翳ル
ド電圧vth=2V以下となることから、給5図の賀舘
曲−゛におけるd点に移行してドレイン電流工d2=o
となるオン状態に1にる。
次に負荷lOがシ曹−F状11にある時の作用を錦6図
の信号波影図を参照して説明する・入力電圧Vamがゼ
ロボルトにあるスイッチオフの伏膝では、負艙正常時と
li[Kスイッチング用MO8%’l!ET12rit
7、電流制限用MO8QFICT14はオン状態にあ
る。こり状腺でスイッチ操作等により、入力電圧Tin
が10 V K立ち上るとすると、入力紙@16を介し
てスイッチング用MOa形?ET12のゲート容@Og
Bが充電されてゲート電圧Vglが上昇を始め、所定時
間Ill後にスレッシ璽ルド電圧vth=2vを上回る
とスイッチング用MOB形7 RT12にドレイン電流
工+11が流れ始める。
の信号波影図を参照して説明する・入力電圧Vamがゼ
ロボルトにあるスイッチオフの伏膝では、負艙正常時と
li[Kスイッチング用MO8%’l!ET12rit
7、電流制限用MO8QFICT14はオン状態にあ
る。こり状腺でスイッチ操作等により、入力電圧Tin
が10 V K立ち上るとすると、入力紙@16を介し
てスイッチング用MOa形?ET12のゲート容@Og
Bが充電されてゲート電圧Vglが上昇を始め、所定時
間Ill後にスレッシ璽ルド電圧vth=2vを上回る
とスイッチング用MOB形7 RT12にドレイン電流
工+11が流れ始める。
しかし壜がら、負A 10’はシ曹−ト状#にある為に
ドレイン電流xa1が上昇しても負荷1oにおける電圧
降下は生ぜず、帰還抵抗18を介してMO8形yx’r
140ゲート端子e4c加わるゲート電圧Vg2 tj
電源電圧マD Be12 v K jail定されて−
ゐ。この為、輩os形IFm!14はオン状態を保ち、
更にスイッチング用MO8影11!νのドレイン電流x
111が増加して所定時1$ii td2後に工直1=
0.5ムに上昇すると、電流制限用MOSルFIT14
のデーF電圧マg2はILsマと九り、この時ドレイン
ソースfillllE圧vas2−s、sマとなって、
スイッチング用MOs形ν1!臆のデー)電圧Vglを
3.5vとする銅5図ob点及び第4図01点で安定吠
紗となり、この時、負荷lOを流れるドレインm流工d
1幡0.5ムに押えられ、負荷10が正常な時の駆−I
電流にくらべてg) io分の14ClliII限され
る。尚、この負荷ショート時における電流遮断状蒙にお
いて、入力抵抗16に流れる人力電tI1.liは電流
制限用MOS形71T14に流れるドレイン電流I(1
2K等しく、IJh5図の偵蓚曲線におけるd点に示す
ように約0.1mムと神くわずかな値である〇 第7図は、第2図の実施−における回路部ムをMOji
杉集柚回路により形成した榊造動面図である。
ドレイン電流xa1が上昇しても負荷1oにおける電圧
降下は生ぜず、帰還抵抗18を介してMO8形yx’r
140ゲート端子e4c加わるゲート電圧Vg2 tj
電源電圧マD Be12 v K jail定されて−
ゐ。この為、輩os形IFm!14はオン状態を保ち、
更にスイッチング用MO8影11!νのドレイン電流x
111が増加して所定時1$ii td2後に工直1=
0.5ムに上昇すると、電流制限用MOSルFIT14
のデーF電圧マg2はILsマと九り、この時ドレイン
ソースfillllE圧vas2−s、sマとなって、
スイッチング用MOs形ν1!臆のデー)電圧Vglを
3.5vとする銅5図ob点及び第4図01点で安定吠
紗となり、この時、負荷lOを流れるドレインm流工d
1幡0.5ムに押えられ、負荷10が正常な時の駆−I
電流にくらべてg) io分の14ClliII限され
る。尚、この負荷ショート時における電流遮断状蒙にお
いて、入力抵抗16に流れる人力電tI1.liは電流
制限用MOS形71T14に流れるドレイン電流I(1
2K等しく、IJh5図の偵蓚曲線におけるd点に示す
ように約0.1mムと神くわずかな値である〇 第7図は、第2図の実施−における回路部ムをMOji
杉集柚回路により形成した榊造動面図である。
まず構成を説明すると、M基皆ηをドレインとしてドレ
イン端子羽を取り出し、この基板乙の上島に形成したM
−影エビタキシャルN24の表面KWチャンネル栖造の
スイッチング用MOB形νIC’!’12を形成し、ス
イッチング用MO8%7罵T12tj工く°タキシャル
層必の表面下に打ち込まれThN+釦域でなるソース1
2B1及びエピタキシャル層9の?J1面Km化シリコ
ン8io2による絶縁層篇を介してゲート12 C1を
杉成し、ソース128に対してはムj電檜(資)を蒸着
してソース端子調をもって接地接続している。t々電渡
臘1限用のMOS形1鳶〒14もエピタキシャル層14
内に打ち込まれたP領域によって空乏層を杉綾すると共
j/CP@域の内flK所定間隔を隔てて設けられたr
領域にてドレイン141)とリース14 aを形成し、
ドレイン14 Dとリース148との褒駈に絶縁層%を
介してデー) 14 Gを設けて−る。崗、Mol形1
1!14 B HA l 電枠3oの蒸着によってMO
!!形?l?11’)ソース128と共通**され、ソ
ース端子編を亀ってソース接地され、MO8形シ罵テ1
4のドレイン141)#iムl電Il!+!311を介
してスイッチング用Mo1l形ffl?12のゲート1
2 Gに外Mill続されている。更[、MO8形1鵞
!14のゲート14G4C!!続されるツェナダイオー
ド加かエピタキシャル層別内にに設されたP+領域とC
動域で形成されてお勢、ツェナダイオード2oのアノー
ド@はソース端子34に外線!IHされ、又カソード輸
子は電1111111mlJI M08%7m?140
ケ−) 14 G K外&If!!紗されるe′!j
!にツェナダイオード200左佃の位置にはP+領域で
形成されるガードリングあを介して絶縁!#I26上に
ポリシリコンでなる抵抗層をもって帰還抵抗18か鰺威
されて−る・崗、帰還抵M18Fi帰#11?11.が
沖〈わずかであるので、上記のようにポリシリコンによ
る抵抗層として形成することができ、外部波絞している
入力紙[16についても、入力電流tjO,1mAN度
と少ないので帰還抵Th、 1Mと同様にポリシリコン
を用いた抵抗層により酪化シリ7ン8102でなる絶縁
層の上に同様に形成できる0まな、PfiI城でなるガ
ードリング38Fiドレイン基板22に^電圧が印加さ
れた時の素子表面の空乏層の伸びを助け、耐圧を高める
為に設けられて−るが、ドレイン基板22に対する印加
電圧が低−場合にはガードリング3B#i&けなくても
よへ第8−は第7凶の集梼檎造における噂価回路を示し
たもので、スイッチング用MO8Jpν1T12、電流
制限用MOS形71にT14、入力抵抗16、ms抵抗
1B、及びツェナダイオード九のそれぞれにつ−てけ第
2図の@N’r酩ムとKじになるが、スイッチング用M
O8杉FIT12のドレイン・ソース関に菫−形エピタ
キシャル層別との−IK塾成されるP1%合によるダイ
オードD1〜D3が寄生ダイオードとして生ずるが、ダ
イオード])1〜D3が形成されてもtgl路劃作側対
する影Wは全くない。
イン端子羽を取り出し、この基板乙の上島に形成したM
−影エビタキシャルN24の表面KWチャンネル栖造の
スイッチング用MOB形νIC’!’12を形成し、ス
イッチング用MO8%7罵T12tj工く°タキシャル
層必の表面下に打ち込まれThN+釦域でなるソース1
2B1及びエピタキシャル層9の?J1面Km化シリコ
ン8io2による絶縁層篇を介してゲート12 C1を
杉成し、ソース128に対してはムj電檜(資)を蒸着
してソース端子調をもって接地接続している。t々電渡
臘1限用のMOS形1鳶〒14もエピタキシャル層14
内に打ち込まれたP領域によって空乏層を杉綾すると共
j/CP@域の内flK所定間隔を隔てて設けられたr
領域にてドレイン141)とリース14 aを形成し、
ドレイン14 Dとリース148との褒駈に絶縁層%を
介してデー) 14 Gを設けて−る。崗、Mol形1
1!14 B HA l 電枠3oの蒸着によってMO
!!形?l?11’)ソース128と共通**され、ソ
ース端子編を亀ってソース接地され、MO8形シ罵テ1
4のドレイン141)#iムl電Il!+!311を介
してスイッチング用Mo1l形ffl?12のゲート1
2 Gに外Mill続されている。更[、MO8形1鵞
!14のゲート14G4C!!続されるツェナダイオー
ド加かエピタキシャル層別内にに設されたP+領域とC
動域で形成されてお勢、ツェナダイオード2oのアノー
ド@はソース端子34に外線!IHされ、又カソード輸
子は電1111111mlJI M08%7m?140
ケ−) 14 G K外&If!!紗されるe′!j
!にツェナダイオード200左佃の位置にはP+領域で
形成されるガードリングあを介して絶縁!#I26上に
ポリシリコンでなる抵抗層をもって帰還抵抗18か鰺威
されて−る・崗、帰還抵M18Fi帰#11?11.が
沖〈わずかであるので、上記のようにポリシリコンによ
る抵抗層として形成することができ、外部波絞している
入力紙[16についても、入力電流tjO,1mAN度
と少ないので帰還抵Th、 1Mと同様にポリシリコン
を用いた抵抗層により酪化シリ7ン8102でなる絶縁
層の上に同様に形成できる0まな、PfiI城でなるガ
ードリング38Fiドレイン基板22に^電圧が印加さ
れた時の素子表面の空乏層の伸びを助け、耐圧を高める
為に設けられて−るが、ドレイン基板22に対する印加
電圧が低−場合にはガードリング3B#i&けなくても
よへ第8−は第7凶の集梼檎造における噂価回路を示し
たもので、スイッチング用MO8Jpν1T12、電流
制限用MOS形71にT14、入力抵抗16、ms抵抗
1B、及びツェナダイオード九のそれぞれにつ−てけ第
2図の@N’r酩ムとKじになるが、スイッチング用M
O8杉FIT12のドレイン・ソース関に菫−形エピタ
キシャル層別との−IK塾成されるP1%合によるダイ
オードD1〜D3が寄生ダイオードとして生ずるが、ダ
イオード])1〜D3が形成されてもtgl路劃作側対
する影Wは全くない。
第9図は本発明の他の実施例を示したもので、スイッチ
ング用及び1概制限用の電界トランジスタとしてPチャ
ンネル0M08電界トランジスタを使用したことをg/
l1IIIとする・すなわち、スイッチング用のPチャ
ンネルMol杉IXテ12’のドレイン端子p傭に負*
10 を艶続し、ゲート調子Gに入力抵抗16を介し
てスイッチング信号としてゼ賢〆ル)から−10V K
立ち下る入力電fj、V1mを入力し、スイッチング用
rチャンネルMOa形F1eT12’のゲージ端子・に
電流1IiII!用のシチャンネルMOB形ν鳶!14
′のドレイン端子り管11I!シ、更にスイッチング用
PチャンネルMol形νm+yx2′のドレイン端子D
kf*M抵抗18を介してスイッチング用のP+ −
? ン* ルMO8Byly14’0 ’f −) m
子Ga1CI還俵綬し、ゲート端子GK加わるノイズq
e高電圧を吸収するためにツェナダイオード加を縁続し
て≠ムその動作は入力電圧マ1菖と電源電圧マDDO値
が!イナスとなる以外韓第2図に示した1チヤンネルの
MO8杉IFITと同様であ勧、又、lO化した時0I
ll[、第7図の実−例におけるP領域と舅釦埴を反転
させるたけでよい・勿論、1M9図におけるPチャンネ
ルMO!1ll−i’?m’r12’、 14’のそれ
ぞれはエンハンスメントタイプを使用する。
ング用及び1概制限用の電界トランジスタとしてPチャ
ンネル0M08電界トランジスタを使用したことをg/
l1IIIとする・すなわち、スイッチング用のPチャ
ンネルMol杉IXテ12’のドレイン端子p傭に負*
10 を艶続し、ゲート調子Gに入力抵抗16を介し
てスイッチング信号としてゼ賢〆ル)から−10V K
立ち下る入力電fj、V1mを入力し、スイッチング用
rチャンネルMOa形F1eT12’のゲージ端子・に
電流1IiII!用のシチャンネルMOB形ν鳶!14
′のドレイン端子り管11I!シ、更にスイッチング用
PチャンネルMol形νm+yx2′のドレイン端子D
kf*M抵抗18を介してスイッチング用のP+ −
? ン* ルMO8Byly14’0 ’f −) m
子Ga1CI還俵綬し、ゲート端子GK加わるノイズq
e高電圧を吸収するためにツェナダイオード加を縁続し
て≠ムその動作は入力電圧マ1菖と電源電圧マDDO値
が!イナスとなる以外韓第2図に示した1チヤンネルの
MO8杉IFITと同様であ勧、又、lO化した時0I
ll[、第7図の実−例におけるP領域と舅釦埴を反転
させるたけでよい・勿論、1M9図におけるPチャンネ
ルMO!1ll−i’?m’r12’、 14’のそれ
ぞれはエンハンスメントタイプを使用する。
以上説明してきたように本発明によれば、その構成を、
負楯と、該負荷を駆動するスイッチング)ランジスタと
、負荷のシ璽−トによるトランジスタ印加電圧の上昇を
検出して上Fスイッチン々゛トランジスタをオフするよ
うにフィードバック制御するIII御回路とで構成した
ため、従来回路に用−ていた91薇の謝絶電流を検出す
るための電流検出用抵抗が不賛となり、蔓にスイッチン
グ用及び電流制限用の電界効果トランジスタとしてMO
B杉集槓回路に過した同一*fhの電界効果トランジス
タを使用した負荷のスイッチング及び負荷ショート時の
電流’in *tを行なっているので、スイッチングl
1I−に必要亀能動素子及び受動素子の全てをM08楕
柚回路に組み込んでスイッチ回路全体を小型チップ上に
集ra形成することができ、このようが集権化により回
路接絞を簡略化すると共に%加齢性を^めることによる
コストの大幅な低減を実現できると−う効果が得られ、
スイッチ回路自体の信頼性も向上する。
負楯と、該負荷を駆動するスイッチング)ランジスタと
、負荷のシ璽−トによるトランジスタ印加電圧の上昇を
検出して上Fスイッチン々゛トランジスタをオフするよ
うにフィードバック制御するIII御回路とで構成した
ため、従来回路に用−ていた91薇の謝絶電流を検出す
るための電流検出用抵抗が不賛となり、蔓にスイッチン
グ用及び電流制限用の電界効果トランジスタとしてMO
B杉集槓回路に過した同一*fhの電界効果トランジス
タを使用した負荷のスイッチング及び負荷ショート時の
電流’in *tを行なっているので、スイッチングl
1I−に必要亀能動素子及び受動素子の全てをM08楕
柚回路に組み込んでスイッチ回路全体を小型チップ上に
集ra形成することができ、このようが集権化により回
路接絞を簡略化すると共に%加齢性を^めることによる
コストの大幅な低減を実現できると−う効果が得られ、
スイッチ回路自体の信頼性も向上する。
嬉1図は電渡、検出抵抗を用いた従来装雪のm−を示し
た回路ブロック図、第2図は本発明の一実施例を示した
回路図、第3図は資性正常時の信号波形図、第4図は第
2図の541旙例におけるスイッチング用MO8杉νI
丁の負荷曲線図、第5図は第2図の実施例における電流
制限用MOT形FITの負葡曲線第6図蝶貴舘シ曹−ト
時の信号波形図、第7図はMO8纒柚構造とした本発明
のスイッチ回路の艶面構1に図、第8図社第7図の塾価
回路図、第9図はrチャンネルMo1t杉1)を用−た
本発明の他の実施例を示した回路図である。 lO・−・負荷 12.12’・・スイッチン
グ用MOB形1r14、14−・・蒐[11+1&用M
O8Ii?1T16・・・入力抵抗 18・・
・帰還、抵抗加・−ツェナダイオード &・・・1
Mドレイン基板冴・・・エピタキシャル層 あ・
−・絶縁層あ・・・リン斗ガッス 3u・・・Ad″
#11棒〜・・・ドレイン端子j子34−・・ソース端
子あ・・・入力端子 蕊・・・ガードリング第1
図 第3図 す絨襠正書(1武) 4m lL4 、、月23日 脣奸庁真省 島 凧 春 樹 威 L 事件0@示 一和51年畳許願III雪13(1412抛@04称 阜崗鳩負萄電諷纏lll1t−踏 & 葡正會する看 事件と0FII4係 41)tP出躯人猿所 神奈川県
−g*神蕪用区憲町2書烏名称 (錦・)β1llii
励阜一式会社4(tJill1人 〒IOI 電1
に1110−11111曽& 補正命令の日付 鰯$
If等i月26日(発送日)龜 補正によ)増加する発
@O叙 1、補止O対象 iil 画 & 補止O円審 一自扇awAo−倫を胴紙に蟻書1示す嶺に一人し電す
。
た回路ブロック図、第2図は本発明の一実施例を示した
回路図、第3図は資性正常時の信号波形図、第4図は第
2図の541旙例におけるスイッチング用MO8杉νI
丁の負荷曲線図、第5図は第2図の実施例における電流
制限用MOT形FITの負葡曲線第6図蝶貴舘シ曹−ト
時の信号波形図、第7図はMO8纒柚構造とした本発明
のスイッチ回路の艶面構1に図、第8図社第7図の塾価
回路図、第9図はrチャンネルMo1t杉1)を用−た
本発明の他の実施例を示した回路図である。 lO・−・負荷 12.12’・・スイッチン
グ用MOB形1r14、14−・・蒐[11+1&用M
O8Ii?1T16・・・入力抵抗 18・・
・帰還、抵抗加・−ツェナダイオード &・・・1
Mドレイン基板冴・・・エピタキシャル層 あ・
−・絶縁層あ・・・リン斗ガッス 3u・・・Ad″
#11棒〜・・・ドレイン端子j子34−・・ソース端
子あ・・・入力端子 蕊・・・ガードリング第1
図 第3図 す絨襠正書(1武) 4m lL4 、、月23日 脣奸庁真省 島 凧 春 樹 威 L 事件0@示 一和51年畳許願III雪13(1412抛@04称 阜崗鳩負萄電諷纏lll1t−踏 & 葡正會する看 事件と0FII4係 41)tP出躯人猿所 神奈川県
−g*神蕪用区憲町2書烏名称 (錦・)β1llii
励阜一式会社4(tJill1人 〒IOI 電1
に1110−11111曽& 補正命令の日付 鰯$
If等i月26日(発送日)龜 補正によ)増加する発
@O叙 1、補止O対象 iil 画 & 補止O円審 一自扇awAo−倫を胴紙に蟻書1示す嶺に一人し電す
。
Claims (1)
- 負楓と一該負荷を駆動するスイッチングトランジスタと
、負荷のシIf−)Kよる上記スイッチングトランジス
タへの印加電圧の上昇を検出して該トランジスタをオフ
11せるようにフィードバッタ制御する一jII11回
路とで構成したことを特許とする車#T用1に電流遮断
回路・
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2130482A JPS58139624A (ja) | 1982-02-15 | 1982-02-15 | 車両用負荷電流遮断回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2130482A JPS58139624A (ja) | 1982-02-15 | 1982-02-15 | 車両用負荷電流遮断回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58139624A true JPS58139624A (ja) | 1983-08-19 |
Family
ID=12051401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2130482A Pending JPS58139624A (ja) | 1982-02-15 | 1982-02-15 | 車両用負荷電流遮断回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58139624A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661717A (en) * | 1984-11-19 | 1987-04-28 | Nissan Motor Co., Ltd. | Load condition determining apparatus |
JPS62168740U (ja) * | 1986-04-15 | 1987-10-26 | ||
JPS6486712A (en) * | 1987-09-29 | 1989-03-31 | Idec Izumi Corp | Single pole circuit breaker |
JPH01157573A (ja) * | 1987-09-28 | 1989-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH0241627U (ja) * | 1988-09-09 | 1990-03-22 | ||
WO1994018736A1 (en) * | 1993-02-10 | 1994-08-18 | Masaya Maruo | Overcurrent protective circuit and semiconductor device |
US6002566A (en) * | 1997-07-22 | 1999-12-14 | Soc Corporation | Resettable overcurrent protective circuit |
WO2009031567A1 (ja) * | 2007-09-07 | 2009-03-12 | Sanken Electric Co., Ltd. | 電気回路のスイッチング装置 |
-
1982
- 1982-02-15 JP JP2130482A patent/JPS58139624A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4661717A (en) * | 1984-11-19 | 1987-04-28 | Nissan Motor Co., Ltd. | Load condition determining apparatus |
JPS62168740U (ja) * | 1986-04-15 | 1987-10-26 | ||
JPH01157573A (ja) * | 1987-09-28 | 1989-06-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS6486712A (en) * | 1987-09-29 | 1989-03-31 | Idec Izumi Corp | Single pole circuit breaker |
JPH0241627U (ja) * | 1988-09-09 | 1990-03-22 | ||
WO1994018736A1 (en) * | 1993-02-10 | 1994-08-18 | Masaya Maruo | Overcurrent protective circuit and semiconductor device |
US6002566A (en) * | 1997-07-22 | 1999-12-14 | Soc Corporation | Resettable overcurrent protective circuit |
WO2009031567A1 (ja) * | 2007-09-07 | 2009-03-12 | Sanken Electric Co., Ltd. | 電気回路のスイッチング装置 |
JP2009065026A (ja) * | 2007-09-07 | 2009-03-26 | Sanken Electric Co Ltd | 電気回路のスイッチング装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0485016B1 (en) | Integrated charge pump circuit with back bias voltage reduction | |
US3508084A (en) | Enhancement-mode mos circuitry | |
US6404269B1 (en) | Low power SOI ESD buffer driver networks having dynamic threshold MOSFETS | |
US7064942B2 (en) | ESD protection circuit with tunable gate-bias | |
US5333093A (en) | Protection apparatus for series pass MOSFETS | |
US4295176A (en) | Semiconductor integrated circuit protection arrangement | |
US20010043112A1 (en) | Soi voltage-tolerant body-coupled pass transistor | |
JPH0216764A (ja) | 静電気放電集積回路保護装置 | |
US4015143A (en) | Semiconductor switch | |
JPS58139624A (ja) | 車両用負荷電流遮断回路 | |
GB2079535A (en) | Field-effect capacitor | |
US5144518A (en) | Semiconductor integrated circuit | |
JPH0763140B2 (ja) | ゲ−ト回路 | |
US3509379A (en) | Multivibrators employing transistors of opposite conductivity types | |
JP2001292564A (ja) | 電子チャージ・ポンプ装置 | |
US11418027B1 (en) | Electrostatic discharge protection circuit | |
JPH0244151B2 (ja) | ||
US6563447B1 (en) | Non-linear bulk capacitance bootstrapped current switch | |
US10873256B1 (en) | Charge-pump boosting circuit | |
JPS58122695A (ja) | 入力過電圧保護回路 | |
JPS627218A (ja) | 半導体装置の入力保護回路 | |
US20240113703A1 (en) | Oring fet control circuit and method | |
US4034238A (en) | Field effect transistor information transfer circuit for use in storage register | |
JPH07235609A (ja) | 電界効果トランジスタの保護装置 | |
CN112152446B (zh) | 电荷泵升压电路 |