JPS5813935B2 - How to select input/output devices in a multiple computer system - Google Patents

How to select input/output devices in a multiple computer system

Info

Publication number
JPS5813935B2
JPS5813935B2 JP6375980A JP6375980A JPS5813935B2 JP S5813935 B2 JPS5813935 B2 JP S5813935B2 JP 6375980 A JP6375980 A JP 6375980A JP 6375980 A JP6375980 A JP 6375980A JP S5813935 B2 JPS5813935 B2 JP S5813935B2
Authority
JP
Japan
Prior art keywords
input
storage area
computer
output device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6375980A
Other languages
Japanese (ja)
Other versions
JPS56159759A (en
Inventor
坂和彦
小林浩司
増田清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP6375980A priority Critical patent/JPS5813935B2/en
Publication of JPS56159759A publication Critical patent/JPS56159759A/en
Publication of JPS5813935B2 publication Critical patent/JPS5813935B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 この発明は、複数の入出力装置を制御する計算機を複数
台設け、各計算機間のデータ伝送を行なう伝送プログラ
ムを設げた複数計算機システムにおける入出力装置の選
択方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for selecting an input/output device in a multi-computer system in which a plurality of computers for controlling a plurality of input/output devices are provided and a transmission program for transmitting data between the computers is provided.

複数計算機システムにおいて入出力装置を指定してその
入出力装置を制御する場合、指定する入出力装置を制御
する計算機がどの計算機であるかに応じてデータ伝送が
必要であるかどうかを考慮してプログラムを作成する必
要がある。
When specifying an input/output device in a multiple computer system and controlling that input/output device, consider whether data transmission is necessary depending on which computer controls the specified input/output device. You need to create a program.

従来は、この種のプログラムは、ユーザがシステムの仕
様に応じて作成するアプリケーション・プログラムの一
部に属していた。
Conventionally, this type of program has belonged to a part of an application program created by a user according to system specifications.

このため、アプリケーション・プログラムの作成やデバ
ッグが複雑になるという欠点があった。
This has the disadvantage that creating and debugging application programs becomes complicated.

この発明は、アプリケーション・プログラムの作成に際
してデータ伝送の必要性を考慮しな《てもよいようにし
、アプリケーション・プログラムの作成やデバッグを簡
単に行なうことができるようにした複数計算機システム
におげろ入出力装置の選択方法を提供することを目的と
する。
The present invention eliminates the need for data transmission when creating application programs, and enables easy creation and debugging of application programs. The purpose is to provide a method for selecting an output device.

この発明においては、各計算機にその計算機が制御する
入出力装置を指定する情報や制御プログラムの記憶領域
の先頭アドレス情報などを記憶した第1テーブルと、前
記その計算機とは異なる他の計算機が制御する入出力装
置を指定する情報やデータの伝送プログラムの先頭アド
レス情報などを記憶した第2テーブルと、入出力装置に
対応するアドレスの指定によって選択され第1テーブル
または第2テーブルの特定アドレスを指定する第3テー
ブルとを設けている。
In this invention, each computer has a first table that stores information specifying input/output devices to be controlled by that computer, start address information of a storage area of a control program, etc., and a computer controlled by another computer different from the computer. A second table that stores information specifying the input/output device to be used and start address information of the data transmission program, etc., and a specific address of the first table or the second table selected by specifying the address corresponding to the input/output device. A third table is provided.

このため、第3テーブルを初めとして第1テーブルまた
は第2テーブルのデータに従うだけで制御プログラムま
たは伝送プログラムの起動が可能となり、アプリケーシ
ョン・プログラムの作成に際して伝送の必要性を考慮し
なくてもよいようになる。
Therefore, it is possible to start the control program or transmission program just by following the data in the first table or the second table starting from the third table, and there is no need to consider the necessity of transmission when creating an application program. become.

また、この発明においては、各計算機は、第3テーブル
から第1テーブルまたは第2テーブルのデータを読出し
、第1テーブルを用いたときには制御プログラムを起動
して指定された入出力装置を選択し、第2テーブルを用
いたときには伝送プログラムを起動して人出力装置を指
定する情報を他の計算機に伝送するようにしてある。
Further, in the present invention, each computer reads the data of the first table or the second table from the third table, and when the first table is used, starts the control program and selects the specified input/output device, When the second table is used, a transmission program is activated to transmit information specifying the human output device to another computer.

このため、データ伝送の必要性を判断する必要がなくな
り、簡単なプログラムでデータ伝送を行なうことができ
る。
Therefore, there is no need to judge the necessity of data transmission, and data transmission can be performed using a simple program.

なお、この発明における入出力装置とは、入力装置や出
力装置を総称した呼称であって、入力機能と出力機能と
を備えた装置に限られず、入力機能のみをもった装置や
出力機能のみをもった装置をも含むものである。
Note that the input/output device in this invention is a general term for input devices and output devices, and is not limited to devices that have an input function and an output function, but also includes devices that only have an input function or only an output function. This also includes the equipment that was used.

以下、この発明の実施例について、図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

第1図は、小規模な複数計算機システムを示すブロック
図である。
FIG. 1 is a block diagram showing a small-scale multiple computer system.

1および2は、それぞれ別に設けたデータ処理装置であ
る。
1 and 2 are data processing devices provided separately.

データ処理装置1,2のそれぞれは、マイクロプロセツ
ザおよび記憶装置をもつ計算器10と、データを入力す
るためのキー人力装置11と、データ伝送を行なうコン
トローラ12とを有する。
Each of the data processing devices 1, 2 has a calculator 10 with a microprocessor and a storage device, a key input device 11 for inputting data, and a controller 12 for data transmission.

データ処理装置1は、さらにm個のコントローラ13一
1〜13−mと、このコントローラ13−1〜13−m
によってそれぞれ制御される入出力装置14−1〜14
−mとを有する。
The data processing device 1 further includes m controllers 13-1 to 13-m and controllers 13-1 to 13-m.
Input/output devices 14-1 to 14 respectively controlled by
-m.

データ処理装置2は、n個のコントローラ15−1〜1
5−nと、このコントローラ15−1〜15−nによっ
てそれぞれ制御される入出力装置16−1〜16一nと
を有する。
The data processing device 2 has n controllers 15-1 to 15-1.
5-n, and input/output devices 16-1 to 16-n respectively controlled by the controllers 15-1 to 15-n.

第2図は、データ処理装置1の計算機10の記憶装置の
記憶領域20のうちの入出力装置の選択に関係する記憶
領域とマイクロプロセッサ内のプログラムカウンタおよ
びレジスタ群との関係を示す図である。
FIG. 2 is a diagram showing the relationship between a storage area related to the selection of an input/output device out of the storage area 20 of the storage device of the computer 10 of the data processing device 1, and a program counter and register group in the microprocessor. .

21は、データ処理装置1の計算機10が制御する入出
力装置14−1〜14−mを指定する情報や制御プログ
ラムの記憶領域22の先頭アドレス情報などを入出力装
置14−1〜14−mごとに記憶した第1テーブルであ
る。
21 specifies information specifying the input/output devices 14-1 to 14-m controlled by the computer 10 of the data processing device 1, information on the start address of the storage area 22 of the control program, etc. to the input/output devices 14-1 to 14-m. This is the first table stored for each time.

23は、データ処理装置2の計算機10が制御する入出
力装置16−1〜16−nを指定ずる情報や伝送プログ
ラムの記憶領域24の先頭アドレス情報などを入出力装
置16−1〜16−nごとに記憶した第2テーブルであ
る。
23 specifies information specifying the input/output devices 16-1 to 16-n controlled by the computer 10 of the data processing device 2, information on the start address of the storage area 24 of the transmission program, etc. to the input/output devices 16-1 to 16-n. This is the second table stored for each time.

25は、入出力装置14−1〜14−mのそれぞれに対
応して第1テーブル21の対応するアドレスを記憶し、
入出力装置16−1〜16−nのそれぞれに対応して第
2テーブル23の対応するアドレスを記憶した第3テー
ブルである。
25 stores the corresponding addresses of the first table 21 corresponding to each of the input/output devices 14-1 to 14-m,
This is a third table that stores the corresponding addresses of the second table 23 corresponding to each of the input/output devices 16-1 to 16-n.

26は、アプリケーション・プログラムの記憶領域であ
る。
26 is a storage area for application programs.

27は、入出力装置14−1〜14一m、16−1〜1
6−nのうちの指定したひとつに与えるデータの記憶領
域である。
27 is the input/output device 14-1~141m, 16-1~1
This is a storage area for data to be given to a designated one of 6-n.

31は、プログラムカウンタである。31 is a program counter.

32〜34は、レジスタである。32 to 34 are registers.

第3図は、テーブル3とテーブル1およびテーブル2と
の関係を示す図である。
FIG. 3 is a diagram showing the relationship between table 3, table 1, and table 2.

記憶領域25の=部である51−1〜51−mは、それ
ぞれ入出力装置14−1〜14−mに対応してそれぞれ
記憶領域21を構成する記憶領域53−1〜53−mの
アドレスを記憶した記憶領域である。
51-1 to 51-m, which is the = section of the storage area 25, are addresses of storage areas 53-1 to 53-m that constitute the storage area 21, respectively, corresponding to the input/output devices 14-1 to 14-m. This is the storage area that stores .

記憶領域25の残りの一部をなす52−1〜52−nは
それぞれ入出力装置16−1〜16一〇に対応してそれ
ぞれ記憶領域23を構成する記憶領域54−1〜54−
nの記憶領域である。
Storage areas 52-1 to 52-n forming the remaining part of the storage area 25 correspond to the input/output devices 16-1 to 1610, respectively, and storage areas 54-1 to 54-n forming the storage area 23, respectively.
n storage area.

次に動作について説明する。Next, the operation will be explained.

まず、データ処理装置1の計算機10が入出力装置14
−2を選択して記憶領域27のデータを供給する場合に
ついて説明する。
First, the computer 10 of the data processing device 1 is connected to the input/output device 14.
A case will be described in which the data in the storage area 27 is supplied by selecting -2.

いま、記憶領域26のアプリケーション・プログラムの
実行によって、記憶領域51一2のアドレス情報がレジ
スタ33にセットされ、記憶領域27の先頭アドレス情
報がレジスタ32にセットされていて、プログラムカウ
ンタ31は記憶領域26内の所定の記憶領域のアドレス
を指定しているものとする。
Now, by executing the application program in the storage area 26, the address information of the storage areas 51-2 is set in the register 33, the start address information of the storage area 27 is set in the register 32, and the program counter 31 is set in the storage area 51-2. Assume that the address of a predetermined storage area in 26 is specified.

データ処理装置の計算器10は、プログラム方ウンタ3
1のデータを記憶装置に供給して記憶領域26から命令
を読出し、図示しないレジスタにセットして命令を解読
し、プログラムカウンタ31のデータに「1」を加える
とともに命令を実行し、同じ動作を繰り返す。
The calculator 10 of the data processing device has a program counter 3.
1 is supplied to the storage device, the instruction is read from the storage area 26, the instruction is set in a register (not shown), the instruction is decoded, ``1'' is added to the data in the program counter 31, the instruction is executed, and the same operation is performed. repeat.

この具体的な動作については一般によく知られているの
で、詳しい説明を省略し、以下命令の実行について説明
する。
Since this specific operation is generally well known, a detailed explanation will be omitted, and the execution of the command will be described below.

レジスタ33のデータ(記憶領域51−2のアドレス情
報)で記憶装置をアクセスして記憶領域51−2から記
憶領域53−2のアドレス情報をレジスタ34に読出す
(第2図矢印A)。
The storage device is accessed using the data in the register 33 (address information of the storage area 51-2), and the address information of the storage area 53-2 is read from the storage area 51-2 to the register 34 (arrow A in FIG. 2).

続いて、レジスタ34のデータで記憶装置をアクセスし
て記憶領域53−2から入出力装置14−2を指定する
情報や記憶領域22の先頭アドレス情報などをレジスタ
33に読出し(第2図矢印B)、レジスタ33に読出し
た記憶領域22の先頭アドレス情報をプログラムカウン
タ31にセットする(第2図矢印C)。
Next, the storage device is accessed using the data in the register 34, and information specifying the input/output device 14-2 and the start address information of the storage area 22 are read out from the storage area 53-2 into the register 33 (see arrow B in FIG. 2). ), the start address information of the storage area 22 read out to the register 33 is set in the program counter 31 (arrow C in FIG. 2).

以後、記憶領域22に記憶されている制御プログラムに
従って、記憶領域27のデータをコントローラ13−2
を介して入出力装置14−2に供給する。
Thereafter, according to the control program stored in the storage area 22, the data in the storage area 27 is transferred to the controller 13-2.
is supplied to the input/output device 14-2 via the input/output device 14-2.

このとき、レジスタ33に記憶されている入出力装置1
4−2を指定するデータでコントローラ13−2を選択
し、レジスタ32に記憶されている記憶領域27の先頭
アドレス情報を用いて記憶領域27から最初のデータを
読出してコントローラ13−2に送出し、レジスタ32
の記憶値に「1」を加え、以下同様にして記憶領域27
のデータをコントローラ13−2を介して入出力装置1
4−2に供給する。
At this time, the input/output device 1 stored in the register 33
The controller 13-2 is selected with the data specifying 4-2, and the first data is read from the storage area 27 using the start address information of the storage area 27 stored in the register 32 and sent to the controller 13-2. , register 32
Add “1” to the memory value of , and do the same in the same manner as above in the memory area 27.
The data is sent to the input/output device 1 via the controller 13-2.
Supply to 4-2.

次に、データ処理装置1の計算機10が入出力装置16
−1を指定して記憶領域27のデータをデータ処理装置
2に伝送する場合について説明する。
Next, the computer 10 of the data processing device 1
A case will be described in which data in the storage area 27 is transmitted to the data processing device 2 by specifying -1.

いま、記憶領域52−1のアドレス情報がレジスタ33
にセットされていて、記憶領域27のアドレス情報がレ
ジスタ32にセットされているものとする。
Now, the address information of the storage area 52-1 is stored in the register 33.
It is assumed that the address information of the storage area 27 is set in the register 32.

データ処理装置1の計算機10は、レジスタ33のデー
タで記憶装置をアクセスして記憶領域52−1から記憶
領域54−1のアドレス情報をレジスタ34に読出す。
The computer 10 of the data processing device 1 accesses the storage device using the data in the register 33 and reads address information of the storage area 54-1 from the storage area 52-1 into the register 34.

読いて、レジスタ34のデータで記憶装置をアクセスし
て記憶領域を4−1から入出力装置16−1を指定する
情報や伝送プログラムの記憶領域24の先頭アドレス情
報などをレジスタ33に読出し(第2図矢印D)、レジ
スタ33に読出した記憶領域24の先頭アドレス情報を
プログラムカウンタ31にセットする。
Then, the data in the register 34 is used to access the storage device, and the information specifying the input/output device 16-1 from the storage area 4-1 and the start address information of the storage area 24 of the transmission program are read into the register 33 (the first 2, arrow D), the start address information of the storage area 24 read out to the register 33 is set in the program counter 31.

以後、記憶領域24に記憶されている伝送プログラムに
従って、記憶領域27のデータをデータ処埋装置2に伝
送する。
Thereafter, the data in the storage area 27 is transmitted to the data processing device 2 according to the transmission program stored in the storage area 24.

伝送プログラムは、記憶領域24内の記憶領域28に記
憶されたドライバと、記憶領域29に記憶されたメイン
ルーチンとからなる。
The transmission program consists of a driver stored in a storage area 28 within the storage area 24 and a main routine stored in a storage area 29.

記憶領域24の先頭アドレスは、ドライバの先頭アドレ
スでもある。
The start address of the storage area 24 is also the start address of the driver.

ドライバは、プログラムカウンタ31によって先頭アド
レスが指定されることによって起動され、レジスタ34
に記憶されている記憶領域のアドレス情報を図示しない
待行列に入れる。
The driver is activated by designating the start address by the program counter 31, and registers 34
The address information of the storage area stored in is placed in a queue (not shown).

メインルーチンは、他のプログラムと独立して動作する
The main routine operates independently of other programs.

これは、周知のマルチプログラミング技術を用いてプロ
グラムしてお《ことにより、可能となる。
This is possible by programming using well-known multiprogramming techniques.

メインルーチンは3再常待行列を監視していて待行列に
アドレス情報があることを検出すると、そのアドレス情
報により第2テーブルを参照して待行列よりそのアドレ
ス情報を削除し、第2テーブルを参照して得た入出力装
置を指定する情報およびバツファの確保を要求するデー
タをコントローラ12.12を介してデータ処理装置2
の計算機10へ送信する。
The main routine monitors the standing queue 3 times, and when it detects that there is address information in the queue, it refers to the second table based on the address information, deletes the address information from the queue, and then updates the second table. The referenced information specifying the input/output device and data requesting buffer reservation are sent to the data processing device 2 via the controller 12.12.
The information is sent to the computer 10 of

バツファが確保されたことをデータ処理装置2より知ら
されると記憶領域27のデータをデータ処理装置2へ送
出し、データ処理装置2から送信された完了コードを受
信すると、制御をアプリケーション・プログラムにもど
し、一定周期ごとに以上の動作を繰り返す。
When notified by the data processing device 2 that the buffer has been secured, the data in the storage area 27 is sent to the data processing device 2, and when the completion code sent from the data processing device 2 is received, control is transferred to the application program. Return and repeat the above operation at regular intervals.

これらについては、一般によく知られているので図示お
よびさらに詳しい説明を省略する。
Since these are generally well known, illustration and further detailed explanation will be omitted.

なお、データ処理装置2の計算機10は、データ処理装
置1から受け取った入出力装置16−1を指定する情報
によりコントローラ15−1を選択し、受け取ってバツ
ファに記憶したデータをコントローラ15−1を介して
入出力装置16−1に供給し、完了コードをデータ処理
装置1に送出する。
Note that the computer 10 of the data processing device 2 selects the controller 15-1 based on the information specifying the input/output device 16-1 received from the data processing device 1, and transfers the received data stored in the buffer to the controller 15-1. The completion code is supplied to the input/output device 16-1 via the data processor 1, and the completion code is sent to the data processing device 1.

以上の実施例では、データ処理装置1からデータ処理装
置2の計算機10が制御する入出力装置を指定してデー
タを出力する場合について説明したが、データ処理装置
20入出力装置を指定してデータを入力する場合すなわ
ちデータ処理装置2からデータを受信する場合にも、同
様に入出力装置を指定することができる。
In the above embodiment, a case has been described in which the data processing device 1 specifies the input/output device controlled by the computer 10 of the data processing device 2 and outputs data. When inputting data, that is, when receiving data from the data processing device 2, the input/output device can be specified in the same way.

また、第2図と同じものをデータ処理装置2の計算機1
0内に設けることにより、データ処理装置2かもデータ
処理装置1が制御する入出力装置を指定することができ
るようになる。
In addition, the same thing as shown in FIG.
By providing it within 0, the data processing device 2 can also specify the input/output device controlled by the data processing device 1.

この場合には、第3図の記憶領域53−1〜53−mの
入出力装置を指定する情報と、記憶領域54−1〜54
−nの入出力装置を指定する情報とが相互に入れ替わり
、記憶領域51−1〜51−mと記憶領域52−1〜5
2−nとが入れ替わる。
In this case, information specifying the input/output device of the storage areas 53-1 to 53-m in FIG.
-n information specifying the input/output device is exchanged with the storage areas 51-1 to 51-m and the storage areas 52-1 to 52-5.
2-n are exchanged.

以上の実施例では、データ処理装置が2台となっている
が、3台以上にすることもできる。
In the above embodiment, there are two data processing apparatuses, but it is also possible to use three or more data processing apparatuses.

この場合には、第2テーブルには、どのデータ処理装置
のどの入出力装置を指定するのかを示す情報を記憶して
おき、データ伝送に際してデータ処理装置を指定するよ
うにする必要がある。
In this case, it is necessary to store information indicating which input/output device of which data processing device is to be specified in the second table, so that the data processing device can be specified at the time of data transmission.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は複数割簿機システムを示すブロック図で、第2
図は第1図のデータ処理装置1の計算機10内部の要部
を示す図で、第3図は第2図の記憶領域21,23.2
5間の関係を示す図である。 1,2:データ処理装置、10:計算機、14−1〜1
4−m,16−1〜16−n:入出力装置、21:第1
テーブルの記憶領域、23:第2テーブルの記憶領域、
25:第3テーブルの記憶領域、23〜34:レジスタ
Figure 1 is a block diagram showing the multiple bookkeeping machine system;
The figure shows the main parts inside the computer 10 of the data processing device 1 of FIG. 1, and FIG. 3 shows the storage areas 21, 23, 2 of FIG.
5 is a diagram showing the relationship between 1, 2: Data processing device, 10: Computer, 14-1 to 1
4-m, 16-1 to 16-n: input/output device, 21: first
Table storage area, 23: Second table storage area,
25: Storage area for the third table, 23-34: Registers.

Claims (1)

【特許請求の範囲】[Claims] 1 複数の入出力装置を1御する計算機を複数台設け、
各計算機に計算機間のデータ伝送を行なう伝送プログラ
ムを設けた複数計算機システムにおいて、各計算機にそ
の計算機が制御する入出力装置を指定する情報や制御プ
ログラムの記憶領域の先頭アドレス情報などを記憶した
第1テーブルと、前記その計算機とは異なる他の計算機
が制御する入出力装置を指定する情報や前記伝送プログ
ラムの記憶領域の先頭アドレス情報などを記憶した第2
テーブルと、入出力装置に対応するアドレスの指定によ
って選択され前記第1テーブルまたは前記第2テーブル
の特定アドレスを指定する第3テーブルとを設け、前記
その計算機は、前記第3テーブルのアドレスの指定によ
り前記第3テーブルおよび前記第1テーブルを介して前
記制御プログラムを起動するかまたは前記第3テーブル
および前記第2テーブルを介して前記伝送プログラムを
起動するかし、前記制御プログラムにより前記第1テー
ブルの前記入出力装置を指定する情報に対応する入出力
装置を選択し、前記伝送プログラムにより前記第2テー
ブルの前記入出力装置を指定する情報を前記他の計算機
に伝送することを特徴とする複数計算機システムにおけ
る入出力装置の選択方法。
1 Install multiple computers that control multiple input/output devices,
In a multi-computer system in which each computer is equipped with a transmission program for transmitting data between computers, each computer stores information such as information specifying the input/output device to be controlled by that computer and information on the start address of the storage area of the control program. 1 table and a second table that stores information specifying an input/output device controlled by another computer different from the computer, information on the start address of the storage area of the transmission program, etc.
a table, and a third table that is selected by specifying an address corresponding to an input/output device and specifies a specific address of the first table or the second table, and the computer specifies the address of the third table. to start the control program via the third table and the first table, or to start the transmission program via the third table and the second table, and the control program starts the control program via the first table. selects an input/output device corresponding to the information specifying the input/output device of the second table, and transmits the information specifying the input/output device of the second table to the other computer by the transmission program. How to select input/output devices in computer systems.
JP6375980A 1980-05-13 1980-05-13 How to select input/output devices in a multiple computer system Expired JPS5813935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6375980A JPS5813935B2 (en) 1980-05-13 1980-05-13 How to select input/output devices in a multiple computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6375980A JPS5813935B2 (en) 1980-05-13 1980-05-13 How to select input/output devices in a multiple computer system

Publications (2)

Publication Number Publication Date
JPS56159759A JPS56159759A (en) 1981-12-09
JPS5813935B2 true JPS5813935B2 (en) 1983-03-16

Family

ID=13238633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6375980A Expired JPS5813935B2 (en) 1980-05-13 1980-05-13 How to select input/output devices in a multiple computer system

Country Status (1)

Country Link
JP (1) JPS5813935B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165492U (en) * 1982-04-26 1983-11-04 三井造船株式会社 Blind lid for heat exchanger tube
JPS628038U (en) * 1985-07-02 1987-01-19
JPH0144281Y2 (en) * 1984-03-23 1989-12-21

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58125161A (en) * 1982-01-22 1983-07-26 Hitachi Ltd Multiple computer device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165492U (en) * 1982-04-26 1983-11-04 三井造船株式会社 Blind lid for heat exchanger tube
JPH0144281Y2 (en) * 1984-03-23 1989-12-21
JPS628038U (en) * 1985-07-02 1987-01-19

Also Published As

Publication number Publication date
JPS56159759A (en) 1981-12-09

Similar Documents

Publication Publication Date Title
US4591975A (en) Data processing system having dual processors
KR950009455A (en) Digital signal processor
JPS59201154A (en) Method and apparatus for adjusting execution of instruction by joint processor
JPS5813935B2 (en) How to select input/output devices in a multiple computer system
JPS6131485B2 (en)
CN1312583C (en) Simulation apparatus, simulation program, and recording medium
JPS6329868A (en) Dma controller
JP5459549B2 (en) Computer system and communication emulation method using its surplus core
JP2761788B2 (en) Program conversion device and program transfer device
JP2864496B2 (en) Multi-processing computer
JPS63158654A (en) Microcontroller
JP3035966B2 (en) Storage device
JP2000010899A (en) Input/output processing system and its peripheral device control method, and recording medium where its control program is recorded
JP2638078B2 (en) Information processing device
JPH0736374A (en) Data link system
JPH0312749A (en) Hardware initial diagnostic control system for multiprocessor system
JPS5916007A (en) Sequence controller
JPS6135576B2 (en)
JPH0535643A (en) Fully duplex channel input/output control system
JPH0567040A (en) Peripheral equipment control circuit
Center et al. DARTMOUT TIME-SHARING SYSTEM
KR890008681A (en) Processor control unit
JPH02190956A (en) Message buffer system
JPS58169252A (en) Multiprogramming data processing system
JPS61175834A (en) Data processor provided with microprogram debug function