JPS58137367A - 同期信号発生器 - Google Patents
同期信号発生器Info
- Publication number
- JPS58137367A JPS58137367A JP1912282A JP1912282A JPS58137367A JP S58137367 A JPS58137367 A JP S58137367A JP 1912282 A JP1912282 A JP 1912282A JP 1912282 A JP1912282 A JP 1912282A JP S58137367 A JPS58137367 A JP S58137367A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- synchronization signal
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/45—Generation or recovery of colour sub-carriers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は同期信号発生器１％に入力同期信号に同期する
クロ、り信号および制御パルス信号Ｙｔ発生する同期信
号発生器に関する。
クロ、り信号および制御パルス信号Ｙｔ発生する同期信
号発生器に関する。
複数の信号を時分割多室化した信号やテレビジ、ン信号
は、通常その中に複数種の同期信号を含む信号である。
は、通常その中に複数種の同期信号を含む信号である。
このような信号にディジタル処理を施す場合には、それ
に含まれる同期信号に位相同期する標本化クロック信号
を発生させ、さらに標本化クロ、り信号を基準として各
種の制御パルス信号管発生させる同期信号発生器が必要
になる。
に含まれる同期信号に位相同期する標本化クロック信号
を発生させ、さらに標本化クロ、り信号を基準として各
種の制御パルス信号管発生させる同期信号発生器が必要
になる。
たとえは、カラーテレビジ、ン信号には、垂直同期信号
、水平同期信号、フレーム同期信号および副搬送波信号
の４ｍ［の同期信号が含まれている。
、水平同期信号、フレーム同期信号および副搬送波信号
の４ｍ［の同期信号が含まれている。
カラーテレビジ、ン信号をディジタル処理する場合には
、ます側豫送波信号に位相同期する標本化クロ、り信号
を発生させ、これを欣足の比で分周させることにより標
本化クロヴク信号を基準として所定のパターンをもつ制
御パルス信号を発生させる同期信号発生器が用いられて
いる。なお、副鈑送波信号が位相同期の基準イ＝号とし
て用いられるのは１周波数が畠く位相情報を多く含んで
おり筒い位相安定度を得やすいからである。
、ます側豫送波信号に位相同期する標本化クロ、り信号
を発生させ、これを欣足の比で分周させることにより標
本化クロヴク信号を基準として所定のパターンをもつ制
御パルス信号を発生させる同期信号発生器が用いられて
いる。なお、副鈑送波信号が位相同期の基準イ＝号とし
て用いられるのは１周波数が畠く位相情報を多く含んで
おり筒い位相安定度を得やすいからである。
ｍ１図は従来の同期信号発生器を示すプロ、り図である
。同図には標準方式のカラーテレビジ。
。同図には標準方式のカラーテレビジ。
ン信号（以下ＣＴＶ信号と略記する）に含まれる同期信
号から、ディジタル処理のための標本化クロ、り信号お
よび各種制御パルス信号を発生させる場合を例示する。
号から、ディジタル処理のための標本化クロ、り信号お
よび各種制御パルス信号を発生させる場合を例示する。
入力端１からは、ＣＴＶ信号に含まれているバースト状
の信号から再生した一１１搬送波信号（以下ＳＣ信号と
略記する）が入力されて、カウンタ５に送られる。入力
端２および３からは、それぞれＣＴＶ信号から抽出した
水平同期信号（以下Ｈ８毎号と略記する）および垂直同
期信号（以下ｖＳ信号と略Ｂｌする）が入力される。
の信号から再生した一１１搬送波信号（以下ＳＣ信号と
略記する）が入力されて、カウンタ５に送られる。入力
端２および３からは、それぞれＣＴＶ信号から抽出した
水平同期信号（以下Ｈ８毎号と略記する）および垂直同
期信号（以下ｖＳ信号と略Ｂｌする）が入力される。
カウンタ５は分周カウンタであり、ＳＣ信号を１／４５
５に分周しＨ８信号の２倍の周期をもつ信号を発生して
位相固定ループ（以下ＰＬＬと略記する）６に送出する
。ＰＬＬ６の位相比教器１０は、カウンタ５から送られ
てくる信号とカウンタ１２から送られてくる信号との位
相差に比例する電圧の位相差信号を発振回路１１へ送る
。発振回路１１Ｈ低域フイルタおよび電圧制御発振器（
それぞれＬＰＦおよびｖＣＯと略記する）からな、９．
ＬＰＦで平滑化された位相差信号をｖＣＯに印加する
ことにより、カウンタ５から送られてくる信号に位相同
期する標本化クロック信号ｔｖｃｏから発生させて出力
端４から送出するとともにカウンタνおよびパルス発生
回路７へ送る。カウンタ１２は分周カウンタであり１発
振回路１１のｖＣＯから送られてくる標本化クロ、り信
号を分周して位相比収器ｌＯへ送出する。なお、カウン
タ５の分周比はカウンタ５の送出信号の周期が標本化ク
ロ。
５に分周しＨ８信号の２倍の周期をもつ信号を発生して
位相固定ループ（以下ＰＬＬと略記する）６に送出する
。ＰＬＬ６の位相比教器１０は、カウンタ５から送られ
てくる信号とカウンタ１２から送られてくる信号との位
相差に比例する電圧の位相差信号を発振回路１１へ送る
。発振回路１１Ｈ低域フイルタおよび電圧制御発振器（
それぞれＬＰＦおよびｖＣＯと略記する）からな、９．
ＬＰＦで平滑化された位相差信号をｖＣＯに印加する
ことにより、カウンタ５から送られてくる信号に位相同
期する標本化クロック信号ｔｖｃｏから発生させて出力
端４から送出するとともにカウンタνおよびパルス発生
回路７へ送る。カウンタ１２は分周カウンタであり１発
振回路１１のｖＣＯから送られてくる標本化クロ、り信
号を分周して位相比収器ｌＯへ送出する。なお、カウン
タ５の分周比はカウンタ５の送出信号の周期が標本化ク
ロ。
り信号の周期のＭ倍（Ｍは自然数）となるよう予め定め
ておき、カウンタ１２の分周化？ １ ／Ｍとしてカウ
ンタ５および１２の送出信号をたがいに陶仮数同期させ
る。パルス発生回路７は、標本化クロック信号を基準と
してｆ（８倍号（あるいは■信号）に位相同期したディ
ジタル処理するために必賛な制御パルス信号を発生する
。パルス発生回路７のカウンタ１３は標本化クロック信
号をＨ８信号と同じ周期のパル７ス侶号に分周するカウ
ンタであり、標本化クロック信号全計数した信号の各ピ
ットを１列にしてタイミング信号として論理回路１６へ
送るとともに、５＋周したパルス信号をカウンタ１５へ
送出する。Ｗｉ埋回回路１６はカウンタ１３から送られ
てくるタイミング信号に応答して、水平走査期間におい
て予め足めたパターンをもつ制御パルス信号を発生して
送出する。この場合に、Ｈ８信号によりカウンタ１３の
計数結果をゼロにリセットすることにより、上記の制御
パルス信号をＨ８信号に位相同期させる。カウンタ１５
は。
ておき、カウンタ１２の分周化？ １ ／Ｍとしてカウ
ンタ５および１２の送出信号をたがいに陶仮数同期させ
る。パルス発生回路７は、標本化クロック信号を基準と
してｆ（８倍号（あるいは■信号）に位相同期したディ
ジタル処理するために必賛な制御パルス信号を発生する
。パルス発生回路７のカウンタ１３は標本化クロック信
号をＨ８信号と同じ周期のパル７ス侶号に分周するカウ
ンタであり、標本化クロック信号全計数した信号の各ピ
ットを１列にしてタイミング信号として論理回路１６へ
送るとともに、５＋周したパルス信号をカウンタ１５へ
送出する。Ｗｉ埋回回路１６はカウンタ１３から送られ
てくるタイミング信号に応答して、水平走査期間におい
て予め足めたパターンをもつ制御パルス信号を発生して
送出する。この場合に、Ｈ８信号によりカウンタ１３の
計数結果をゼロにリセットすることにより、上記の制御
パルス信号をＨ８信号に位相同期させる。カウンタ１５
は。
カウンタ１３から送られてぐる分周パルス信号を受けて
、ｖＳ信号と同じ周期のパルス信号に分周するカウンタ
であり、計数出力の各ピットからなる連列のタイミング
信号を論理回路１６へ送って垂直走査期間ごとの所定の
制御パルス信号を発生させる。この垂直走置期間ごとの
制御パルス佃゛号は水平走査期間ごとの制御パルス信号
とともにディジタル処理装置へ送出される。
、ｖＳ信号と同じ周期のパルス信号に分周するカウンタ
であり、計数出力の各ピットからなる連列のタイミング
信号を論理回路１６へ送って垂直走査期間ごとの所定の
制御パルス信号を発生させる。この垂直走置期間ごとの
制御パルス佃゛号は水平走査期間ごとの制御パルス信号
とともにディジタル処理装置へ送出される。
以上に説明し九従来の同期信号発生器では、ＳＣ信号か
ら標本化クロック信号を発生させることにより位相安定
な標本化クロック信号を得ることができ、さらにたとえ
ば入力するＨｓｍ号およびｆ信号の周期の比が１記の如
（４５５／２にありている正常な状態では、Ｉａ本化ク
ロック信号を基準としたタイミングで予め定めたパター
ンケもつ制御パルス信号を発生することができ、これに
より所期のディジタル処理を正しく行なうことができる
。
ら標本化クロック信号を発生させることにより位相安定
な標本化クロック信号を得ることができ、さらにたとえ
ば入力するＨｓｍ号およびｆ信号の周期の比が１記の如
（４５５／２にありている正常な状態では、Ｉａ本化ク
ロック信号を基準としたタイミングで予め定めたパター
ンケもつ制御パルス信号を発生することができ、これに
より所期のディジタル処理を正しく行なうことができる
。
しかし入力信号の切替えや瞬断などによりＳＣ信号およ
びＨ８信号に位相跳躍を生じると、これに伴ってパルス
発生回路７から送出される制御パルス信号のパターンが
くずれて時間開光に乱れを生ずる。すなわち、正常な状
態では第１図におけるカウンタ１３の計数結果がゼロに
なったときｉｃｌ（Ｓ信号のパルスがリセット入力とし
て印加されるから制御パルス信号のパターンかくずれる
ことはないがｈａ記のような異富な状態となったときに
はカウンタ１３の計数結果がセロでないときにＨ８信号
のパルスがリセット入力として印加されてカウンタ１３
の計数結果を強制的にゼロにリセットするから、その直
前の水平走査期間における制御パルス信号において一部
分が入浴したりあるいは余分な部分が付加されて制御パ
ルス信号のパターンがくずれる。このようにパターンが
くずれた市り御パルス（ｌ管用いて所期のディジタル処
理を止しく実行することは不可能であシ、特にカラ−テ
レビジーン１ｂ号を帯域圧縮して符号化するディジタル
処理装賑では、入力信号に含まれている同期信号に位相
同期した標準化クロ、り信号およびそれを基準として発
生する制御パルス信号を用いて子側符号化などのディジ
タル処理を行なっておシ、制御パルス信号のパターンの
乱れが符号化特性に人きく影舎する。
びＨ８信号に位相跳躍を生じると、これに伴ってパルス
発生回路７から送出される制御パルス信号のパターンが
くずれて時間開光に乱れを生ずる。すなわち、正常な状
態では第１図におけるカウンタ１３の計数結果がゼロに
なったときｉｃｌ（Ｓ信号のパルスがリセット入力とし
て印加されるから制御パルス信号のパターンかくずれる
ことはないがｈａ記のような異富な状態となったときに
はカウンタ１３の計数結果がセロでないときにＨ８信号
のパルスがリセット入力として印加されてカウンタ１３
の計数結果を強制的にゼロにリセットするから、その直
前の水平走査期間における制御パルス信号において一部
分が入浴したりあるいは余分な部分が付加されて制御パ
ルス信号のパターンがくずれる。このようにパターンが
くずれた市り御パルス（ｌ管用いて所期のディジタル処
理を止しく実行することは不可能であシ、特にカラ−テ
レビジーン１ｂ号を帯域圧縮して符号化するディジタル
処理装賑では、入力信号に含まれている同期信号に位相
同期した標準化クロ、り信号およびそれを基準として発
生する制御パルス信号を用いて子側符号化などのディジ
タル処理を行なっておシ、制御パルス信号のパターンの
乱れが符号化特性に人きく影舎する。
以上説明したごとく、従来の同期信号発生器には、入力
信号の切替えや瞬断などにより同期信号に位相跳躍を生
じたときに制御パルス信号のパターンが乱れるという問
題点がある。
信号の切替えや瞬断などにより同期信号に位相跳躍を生
じたときに制御パルス信号のパターンが乱れるという問
題点がある。
本発明の目的は、上記の間亀点を解決し入力する同期信
号に位相ｌＡｌｌ１ｌを生じたときに４標本化クロック
信号を基準としたタイミングで所定のパターンを保ち次
期のディジタル処理を正しく行なう制御パルス信号を発
生する同期信号発生器を提供することにある。
号に位相ｌＡｌｌ１ｌを生じたときに４標本化クロック
信号を基準としたタイミングで所定のパターンを保ち次
期のディジタル処理を正しく行なう制御パルス信号を発
生する同期信号発生器を提供することにある。
本発明の信号発生器は、第１および第２の同期信号を含
む入力同期信号を受−信して少なくとも前記第１の同期
信号を分周して第１０分周回期信号を発生する分周回路
を有し、前記第１の分周同期信号と該第１の分周同期信
号に周波数同期する第２の分局同期信号とを送出する分
周手段と。
む入力同期信号を受−信して少なくとも前記第１の同期
信号を分周して第１０分周回期信号を発生する分周回路
を有し、前記第１の分周同期信号と該第１の分周同期信
号に周波数同期する第２の分局同期信号とを送出する分
周手段と。
該分局手段から与えられる前記第１およびＩＫ２の分周
同期信号の位相差が予め定めた許容範囲内のときには前
記第１の分局同期信号を送出し、前記位相差が前記許容
範囲をこえたときには前記第２の分周同期信号に切替え
て送出するとともに前配位相差を前記許容範囲内に収束
させるための制御信号を両組分周手段へ送り前記第１の
分周同期信号の位相を制御する切替え制御手段と。
同期信号の位相差が予め定めた許容範囲内のときには前
記第１の分局同期信号を送出し、前記位相差が前記許容
範囲をこえたときには前記第２の分周同期信号に切替え
て送出するとともに前配位相差を前記許容範囲内に収束
させるための制御信号を両組分周手段へ送り前記第１の
分周同期信号の位相を制御する切替え制御手段と。
該切替え制御平波が送出する前配分周四期信号に位相同
期しかつ予め冗めたパターン管もつパルス信号を送出す
る位相同期手段と１ｒ備えている。
期しかつ予め冗めたパターン管もつパルス信号を送出す
る位相同期手段と１ｒ備えている。
次に図面全参照して不発明の詳細な説明する。
第２図は本発明の一実施例を示すブロック図である。同
図には標準方式のカラーテレビジ、ン信号（ＣＴＶ信号
）から抽出した副搬送波信号０幻信号）および水平向Ｍ
信号（ｆ（Ｓ信号）′ｌｒ受傷して標本化クロック信号
およびそれを基準として所定のパターンをもつ制御パル
ス信号を発生する場合を示す、入力端１および２からは
、それそ酪Ｃ信号およびＨ８信号がカウンタ１９および
２０へ送られる。カウンタ１９は分周カウンタであり。
図には標準方式のカラーテレビジ、ン信号（ＣＴＶ信号
）から抽出した副搬送波信号０幻信号）および水平向Ｍ
信号（ｆ（Ｓ信号）′ｌｒ受傷して標本化クロック信号
およびそれを基準として所定のパターンをもつ制御パル
ス信号を発生する場合を示す、入力端１および２からは
、それそ酪Ｃ信号およびＨ８信号がカウンタ１９および
２０へ送られる。カウンタ１９は分周カウンタであり。
ＳＣ傷信号ｒｌ／４５５に分局し１−Ｉｓ傷信号２倍の
周期をもつ信号全発生して、スイッチ回路２１および位
相制御回路２２へ送出する。カウンタ２０は分周カウン
タであり、Ｈ８傷号ｔ−１７２に汁崗してスイッチ回路
２１および位相制御回路２２へ送出する０位相制御回路
２２は、カウンタ１９および２０が送出するたがいに周
波数同期した２つの信号間の位相差が予め定めた許容値
より小さいときには、カウンタ１９が送出する信号をス
イッチ回路２１から送出させ、ま九位相差が計容１１よ
り大きいときには、カウンタ２０が送出する信号をスイ
ッチ回路２１から送出させるとと４にカウンタ１９が送
出する信号の位相をカウンタ２０の送出信号の位相と一
致するように制御する。ｔず。
周期をもつ信号全発生して、スイッチ回路２１および位
相制御回路２２へ送出する。カウンタ２０は分周カウン
タであり、Ｈ８傷号ｔ−１７２に汁崗してスイッチ回路
２１および位相制御回路２２へ送出する０位相制御回路
２２は、カウンタ１９および２０が送出するたがいに周
波数同期した２つの信号間の位相差が予め定めた許容値
より小さいときには、カウンタ１９が送出する信号をス
イッチ回路２１から送出させ、ま九位相差が計容１１よ
り大きいときには、カウンタ２０が送出する信号をスイ
ッチ回路２１から送出させるとと４にカウンタ１９が送
出する信号の位相をカウンタ２０の送出信号の位相と一
致するように制御する。ｔず。
位相制御回路２２０位相比較器２５は、カウンタ１９お
よび２０の送出信号の位相差に比例する電圧の位相差信
号ｔ−電圧比較回路２６へ送る。電圧比較回路２６は、
位相差信号の電圧と予め定めた基準電圧ｖＳとを比較し
て、前者の方が高いときには高レベル（以下Ｈと略記す
る）となシ、また後者の方が高いときには低レベル（以
下りと略記する）となる制御信号を発生して、スイッチ
回路２１および論理積ゲート２４へ送る。スイッチ回路
２１は１位相制御回路２２から送られてくる制両信号が
Ｌのときにはカウンタ１９の送出信号を、またＨのとき
にはカウンタ２ｏの送出信号管それぞれ位相固定ループ
（ＰＬＬ）２３へ接続する。論理積ゲート２４は、制御
信号がＨのときにカウンタ２０の送出信号のパルスが埃
われると、そのパルスをカウンタ１９のリセット端に印
加してカウンタ１９の計数結果をゼロにリセツトする。
よび２０の送出信号の位相差に比例する電圧の位相差信
号ｔ−電圧比較回路２６へ送る。電圧比較回路２６は、
位相差信号の電圧と予め定めた基準電圧ｖＳとを比較し
て、前者の方が高いときには高レベル（以下Ｈと略記す
る）となシ、また後者の方が高いときには低レベル（以
下りと略記する）となる制御信号を発生して、スイッチ
回路２１および論理積ゲート２４へ送る。スイッチ回路
２１は１位相制御回路２２から送られてくる制両信号が
Ｌのときにはカウンタ１９の送出信号を、またＨのとき
にはカウンタ２ｏの送出信号管それぞれ位相固定ループ
（ＰＬＬ）２３へ接続する。論理積ゲート２４は、制御
信号がＨのときにカウンタ２０の送出信号のパルスが埃
われると、そのパルスをカウンタ１９のリセット端に印
加してカウンタ１９の計数結果をゼロにリセツトする。
これによってカウンタ１９および２０の送出信号間の位
相差が許容値よりも小さくなるよう制御される。
相差が許容値よりも小さくなるよう制御される。
ＰＬＬ２３では１位相比較器１０かスイッチ回路２１お
よびカウンタ２７から送られてくる信号の間の位相差に
比例する電圧の位相差信号管発振回路１１へ送る１発振
回路１１１ｄ、位相差信号に応じて送出信号の位相を制
御することにより、スイッチ回路２１から送られてくる
信号に位相同期する標本化クロック信号全発生して、出
力端４から送出するとともにカウンタ２７へ送る。カウ
ンタ２７は分周カウンタでその分筒比はｗｃ１図の場合
と同僚に定められており、発振回路１１から送られてく
る標本化クロック信号全分周して位相比較器１０へ送る
とともに、計数結果の信号の各ビットを並列にしてタイ
ばング信号として論理回路１４へ送る。論理回路１４は
、第１図における論理回路１６と四様に、カウンタ２７
から送られてくるタイミング信号に応答して所定のパタ
ーンをもつ制御パルス信号を発生して送出する。
よびカウンタ２７から送られてくる信号の間の位相差に
比例する電圧の位相差信号管発振回路１１へ送る１発振
回路１１１ｄ、位相差信号に応じて送出信号の位相を制
御することにより、スイッチ回路２１から送られてくる
信号に位相同期する標本化クロック信号全発生して、出
力端４から送出するとともにカウンタ２７へ送る。カウ
ンタ２７は分周カウンタでその分筒比はｗｃ１図の場合
と同僚に定められており、発振回路１１から送られてく
る標本化クロック信号全分周して位相比較器１０へ送る
とともに、計数結果の信号の各ビットを並列にしてタイ
ばング信号として論理回路１４へ送る。論理回路１４は
、第１図における論理回路１６と四様に、カウンタ２７
から送られてくるタイミング信号に応答して所定のパタ
ーンをもつ制御パルス信号を発生して送出する。
第２図の同期信号発生器では、位相制御回路２２を設け
て、Ｈ８信号に位相跳躍を生じたときにはスイッチ回路
２１ｆｉ−切替えてＨ８信号の分崗信号をＰＬＬ２３へ
送るとともにＳＣ信号の分＃ｉＩＩｇＩ号がＨ８信号の
分胸信号と位相同期するように制御することにより、ｉ
本化クロック信号および制御パルス信号とＨ８信号との
位相同期をとっている。
て、Ｈ８信号に位相跳躍を生じたときにはスイッチ回路
２１ｆｉ−切替えてＨ８信号の分崗信号をＰＬＬ２３へ
送るとともにＳＣ信号の分＃ｉＩＩｇＩ号がＨ８信号の
分胸信号と位相同期するように制御することにより、ｉ
本化クロック信号および制御パルス信号とＨ８信号との
位相同期をとっている。
従って、第１図に示す従来の同期信号発生器において論
理回路１６へタイミング信号を送っているカウンタ１３
をＨ８信号のパルスで強制的にリセツトすることにより
制御パルス信号とＨ８信号との位相同期をとるのと異な
り、第２図の同期信号発生器では）ＩＳ信号の位相跳躍
に起因する制御パルス信号のパターンの乱れを生じない
。
理回路１６へタイミング信号を送っているカウンタ１３
をＨ８信号のパルスで強制的にリセツトすることにより
制御パルス信号とＨ８信号との位相同期をとるのと異な
り、第２図の同期信号発生器では）ＩＳ信号の位相跳躍
に起因する制御パルス信号のパターンの乱れを生じない
。
以上に説明した５ｉｌ！施例において１位相制御回路２
２の４１１［は−例を示すに過ぎず、これに限定される
ものではない、ｔた。入力信号であるＣＴＶ信号のＳＣ
信号およびＨ８信号も一例會示すだけであり、これに限
定されるものではない、従って。
２の４１１［は−例を示すに過ぎず、これに限定される
ものではない、ｔた。入力信号であるＣＴＶ信号のＳＣ
信号およびＨ８信号も一例會示すだけであり、これに限
定されるものではない、従って。
カウンタ１９および２０の分胸比は、入力する２つの同
期信号および送出する標本化クロ、り信号の周波数の相
互＠４係に応じて決めれｎよく、前記の実Ｎｌ＋ｌ’ｌ
ｌの仙に限定されるものではない。
期信号および送出する標本化クロ、り信号の周波数の相
互＠４係に応じて決めれｎよく、前記の実Ｎｌ＋ｌ’ｌ
ｌの仙に限定されるものではない。
以上に説明したごとく本発明には、入力する同期信号に
位相跳躍を生じたときにもこれに追従して位相同期する
標本化クロリフ信号と該標本化クロリフ信号を基準とし
たタイミングで所定の）くターンを保ち所期のディジタ
ル処理を正しく行える制御パルス信号とを発生する同期
信号発生器′ｆ実現できるという効果があシ、特に予測
符号化を含むディジタル処理を行なう場合に適用してそ
の効果が著しい。
位相跳躍を生じたときにもこれに追従して位相同期する
標本化クロリフ信号と該標本化クロリフ信号を基準とし
たタイミングで所定の）くターンを保ち所期のディジタ
ル処理を正しく行える制御パルス信号とを発生する同期
信号発生器′ｆ実現できるという効果があシ、特に予測
符号化を含むディジタル処理を行なう場合に適用してそ
の効果が著しい。
ＷＩ１図は従来の同期信号発生器を示すプロ、り図、第
２図は本発明の一実施例を示すブロヅク図である。 １．２．３・・・・・・入力端％ ４・・・・・・出力
端、 ５ 、１２゜１３．１５，１９．２０．２７・・
・・・・カウンタ、６゜２３・・・・・・位相固定ルー
プ（ＰＬＬ）、１０．２５・・・・・・位相比較器、１
１・・・・・・発振回路５１４ｅ１６・・・・・・論理
回路、２１・・・・・・スイッチ回路、２２・・・・・
・位相制御回路、２４・・・・・・論理積ゲート、２６
・・・・・・電圧比較回路。 第 ｌ 閉 第２閉
２図は本発明の一実施例を示すブロヅク図である。 １．２．３・・・・・・入力端％ ４・・・・・・出力
端、 ５ 、１２゜１３．１５，１９．２０．２７・・
・・・・カウンタ、６゜２３・・・・・・位相固定ルー
プ（ＰＬＬ）、１０．２５・・・・・・位相比較器、１
１・・・・・・発振回路５１４ｅ１６・・・・・・論理
回路、２１・・・・・・スイッチ回路、２２・・・・・
・位相制御回路、２４・・・・・・論理積ゲート、２６
・・・・・・電圧比較回路。 第 ｌ 閉 第２閉
Claims (1)
- 【特許請求の範囲】 第１およびａｌｌ！２の同期信号を含む入力向Ｍ信号Ｉ
Ｌ−受偏して少なくとも前記第１の同期信号？分周して
第１０分周間期信号を発生する分周し１路を有し、前ｄ
ピ稟１の分周同期信号と該第１の分周同期信号ＶＣ８波
数同期する第２の分周同期信号とを送出する分周手段と
、 該分局手段から与えられる前記第１および第２の分周同
期信号の位相差が予め定めた計容範囲内のときＫは前記
第１の分周同期信号を送出し、前記位相差が前記許容範
囲をこえたときには！ＴｉＪ記第２の分周同期信号に切
替えて送出するとともに前記位相差を前記許容範囲内に
収束させるための制御信号を前みじ分局手段へ送り前記
第１の分周同期信号の位相を制御する切替え制御手段と
。 該切替え制御手段が送出する前記分周同期信号に位相同
期しかつ予め定めたパターンｆ４つパルス信号全送出す
る位相同期手段とを備えたことを特徴とする同期信号発
生器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1912282A JPS58137367A (ja) | 1982-02-09 | 1982-02-09 | 同期信号発生器 |
| US06/464,257 US4503455A (en) | 1982-02-09 | 1983-02-07 | Control signal generator for a television signal codec |
| CA000421077A CA1196718A (en) | 1982-02-09 | 1983-02-08 | Control signal generator for a television signal codec |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1912282A JPS58137367A (ja) | 1982-02-09 | 1982-02-09 | 同期信号発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137367A true JPS58137367A (ja) | 1983-08-15 |
| JPH0129114B2 JPH0129114B2 (ja) | 1989-06-07 |
Family
ID=11990657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1912282A Granted JPS58137367A (ja) | 1982-02-09 | 1982-02-09 | 同期信号発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137367A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203094A (ja) * | 1983-12-14 | 1985-10-14 | テレフンケン・フエルンゼ−・ウント・ルントフンク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | ビデオ信号を時間圧縮または時間伸長する回路装置 |
-
1982
- 1982-02-09 JP JP1912282A patent/JPS58137367A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60203094A (ja) * | 1983-12-14 | 1985-10-14 | テレフンケン・フエルンゼ−・ウント・ルントフンク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | ビデオ信号を時間圧縮または時間伸長する回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0129114B2 (ja) | 1989-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4151373A (en) | Data transmission system | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| US4059842A (en) | Method and apparatus for synchronizing a digital divider chain with a low frequency pulse train | |
| US4268852A (en) | Sync generator for a color television system | |
| RU2128888C1 (ru) | Система для генерирования сигнала синхронизации для телевизионного приемника со строчной разверткой, система для генерирования сигнала тактовых импульсов в телевизионном приемнике со строчной разверткой, система для генерирования синхронизированного с устройством отображения тактового сигнала в телевизионной аппаратуре | |
| US4268853A (en) | Synchronizing signal generator for a PAL television signal processing system | |
| JPS6033791A (ja) | ディジタルコンバ−ジェンス補正装置 | |
| KR890004436B1 (ko) | 기준신호 재생장치 | |
| US3941930A (en) | Synchronizing signal regenerator | |
| US5142366A (en) | Video-sync locked horizontal size regulation in projection light valve system | |
| US5268932A (en) | Interface circuit between a plurality of transmission lines and high bit rate data terminal equipment | |
| US4153814A (en) | Transition coding method for synchronous binary information and encoder and decoder employing the method | |
| US4489421A (en) | Digital message transmission system employing pulse stuffing and having two plesiochronic sampling clocks | |
| JPS58137367A (ja) | 同期信号発生器 | |
| US3666880A (en) | Circuit arrangement for the correction of time errors in electrical signals received from an information carrier | |
| US3530238A (en) | Digital synchronizing system for television receivers | |
| US3886588A (en) | Chroma generator for character display | |
| CA1099403A (en) | Vertical synchronizing signal detector for television video signal reception | |
| CN100446575C (zh) | 在一个视频信号中稳定彩色副载波产生的方法和装置 | |
| GB1455821A (en) | Generation and monitoring of freuqencies related by a rational ratio | |
| JPS5829113A (ja) | デジタル信号処理装置の同期回路 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JPS58137366A (ja) | 同期信号発生器 | |
| GB2224617A (en) | Deriving horizontal and vertical frequency pulses from a video sync signal | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 |