JPS58136137A - Control circuit for field effect transistor - Google Patents

Control circuit for field effect transistor

Info

Publication number
JPS58136137A
JPS58136137A JP57017560A JP1756082A JPS58136137A JP S58136137 A JPS58136137 A JP S58136137A JP 57017560 A JP57017560 A JP 57017560A JP 1756082 A JP1756082 A JP 1756082A JP S58136137 A JPS58136137 A JP S58136137A
Authority
JP
Japan
Prior art keywords
control
effect transistor
electrode
circuit
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57017560A
Other languages
Japanese (ja)
Other versions
JPH0311576B2 (en
Inventor
Kimihito Abe
阿部 公仁
Kenichi Onda
謙一 恩田
Hisao Amano
天野 比佐雄
Kohei Yabuno
薮野 光平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57017560A priority Critical patent/JPS58136137A/en
Publication of JPS58136137A publication Critical patent/JPS58136137A/en
Publication of JPH0311576B2 publication Critical patent/JPH0311576B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

PURPOSE:To drive stably an FET in high speed, by providing a switch element short-circuiting a control electrode and a main electrode when the FET is turned off. CONSTITUTION:When a control signal is applied to a terminal VB, a transistor TR6 is conductive, a current charging a capacitance Ciss between the gate and source in an MOSFET1 from the positive polarity (marked.) flows and the FET1 is quickly conductive. When the control signal is interrupted and the TR6 is set off, the electric energy stored in a pulse transformer 2 is consumed in a circuit consisting of a resistor 41 and a diode 5. Since the exciting current appearing at a winding 203 conducts a switching element 14, the stored charges in the capacitor Ciss flow in a resistor 13 and are consumed quickly. Since the capacitor Ciss is not discharged by the exciting current, the charges are discharged at a constant time at all times with the resistor 13 and the turn-off characteristics are made stable. Since the exciting current is designed very small, the control circuit is designed in small size and small power.

Description

【発明の詳細な説明】 本発明は、電界効果トランジスタt−濁速で扇動する制
御回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit for field effect transistor t-temperature agitation.

電界効果トランジスタ(以下FETと称する)tスイッ
チ素子として用いることが提案されている。その場合、
通に、ソース電極とドレイン電極がスイッチの・一対の
端子として使用され、この一対の端子間の導通がゲート
・ソース電極間に印加される制御信号によって制御され
る。この場合。
It has been proposed to use a field effect transistor (hereinafter referred to as FET) as a t-switch element. In that case,
Typically, a source electrode and a drain electrode are used as a pair of terminals of a switch, and conduction between the pair of terminals is controlled by a control signal applied between the gate and source electrodes. in this case.

電界効果トテンジスタのゲート回路と側倒信号源を電気
的に絶縁する目的!1両者間に変圧器を介在させる方法
が知られている。このような回路の一例について第14
において説明する。
The purpose is to electrically isolate the field effect transistor gate circuit and side signal source! 1. A method is known in which a transformer is interposed between the two. Regarding an example of such a circuit, the fourteenth
This will be explained in .

第11Eで、Nチャンネルエンハンスメン)MO8O8
外効果トランジスタ(以下単にMOSFET)1のドレ
ン電極(D)、ソース電極(S)関には制御されるべき
対象(図示せず)が接続され、ゲート電極(G)、ソー
ス電極間にはパルストランス2の二次側の巻線202が
接続されている。パルストランス2の一次側の巻線20
1には、ゲート電源3と、電流制御用抵抗4とトランジ
スタ6のエミッタ電極、コレクタ電極が直列に接続され
ている。また、二次側の巻@202にはパルストランス
の励磁電Rを還流させるだめのダイオード5と抵抗41
の直列回路が接続されている。トランジスタのベース電
極は制御電圧の入力端子VBとなる。
In the 11th E, N channel Enhancement Men) MO8O8
An object to be controlled (not shown) is connected to the drain electrode (D) and source electrode (S) of an external effect transistor (hereinafter simply MOSFET) 1, and a pulse is connected between the gate electrode (G) and the source electrode. A winding 202 on the secondary side of the transformer 2 is connected. Primary winding 20 of pulse transformer 2
1, a gate power supply 3, a current control resistor 4, and an emitter electrode and a collector electrode of a transistor 6 are connected in series. In addition, a diode 5 and a resistor 41 are connected to the secondary winding @202 to circulate the exciting current R of the pulse transformer.
series circuit is connected. The base electrode of the transistor becomes the input terminal VB of the control voltage.

この回路は、端子VsK制御信号発生回路(図11・ 示せず)からの制御信号を印加することによりトランジ
スタ6をオン状態とし、その期間中パルストランスの一
次側にゲート電源3からの電tILを通電し、それによ
ってパルストランスの二次側しこMOSFET  IK
対するゲート電圧を印加してこれをオン状態に保つもの
である。なお、パルストランス2の一次および二次側の
巻数、インダクタンス等は、上述の制御信号が印加され
ているM開田。
This circuit turns on the transistor 6 by applying a control signal from the terminal VsK control signal generation circuit (FIG. 11, not shown), and during that period, the voltage tIL from the gate power supply 3 is applied to the primary side of the pulse transformer. energizes the secondary MOSFET IK of the pulse transformer.
A corresponding gate voltage is applied to keep it in the on state. Note that the number of turns, inductance, etc. on the primary and secondary sides of the pulse transformer 2 are determined by M Kaida to which the above-mentioned control signal is applied.

二次側に電圧1c酵起するように設計されている。It is designed to operate at a voltage of 1c on the secondary side.

本発明者らは、上述の回路には次のような入点がめるこ
とt見比した。すなわち、上述の回路でMOSFETに
lIl、速スイッチングを行なわせると、+40S?E
1’内のゲート・ソース電極間の容ML(ゲート入力容
量、以下C18,と呼ぶ)により、所望のスイッチング
1作ができないのである。
The present inventors have found that the above-mentioned circuit has the following input points. That is, if the MOSFET is made to perform fast switching in the above circuit, +40S? E
Due to the capacitance ML (gate input capacitance, hereinafter referred to as C18) between the gate and source electrodes in 1', the desired switching operation cannot be performed.

この点につ8.41図の回路での谷部の動作波形を示す
第2図を参照しつつ説明する。
This point will be explained with reference to FIG. 2, which shows the operating waveforms of the trough in the circuit of FIG. 8.41.

第1図の端子v3に、第2図(a) K東線で示す制御
信号v1が入力されたとき、パルストランス2の二次側
にはWhz図(1))に示す電流18.、が流れ。
When the control signal v1 shown by the K east line in FIG. 2(a) is input to the terminal v3 in FIG. 1, a current 18. , is the flow.

それにLつてC1118が光電され、 M(J8F’E
T Viオン状襲となる。、第2図、c)にはこのとき
のM(JSFE’l”のゲート・ソース電極間電圧Va
g k 、 (ct)にはドレイン・ソース電極間の電
圧Van kそれぞれ示す。
Then C1118 was photoelectrically charged, and M(J8F'E
T Vion attack. , Fig. 2, c) shows the voltage Va between the gate and source electrodes of M(JSFE'l'' at this time).
g k and (ct) respectively indicate the voltage Van k between the drain and source electrodes.

次に%VBがOとなりトランジスタ6がターンオフする
と、パルストランス2中に蓄積されたエネルギーは励磁
電流としてダイオード5、抵抗41を通して放出される
他、二次@7ノ巻[202から15.、と逆4i性の電
流1get+となって放出される。このIg*l(によ
ってCIam は放電し、それによってMOSFET 
はターンオフする。ここで、制御信号v1の印加される
期間、すなわち。
Next, when %VB becomes O and the transistor 6 is turned off, the energy stored in the pulse transformer 2 is released as an excitation current through the diode 5 and the resistor 41, and the secondary @7 turns [202 to 15. , and is emitted as a current 1get+ of reverse 4i property. This Ig*l( causes CIam to discharge, which causes the MOSFET to
turns off. Here, the period during which the control signal v1 is applied, ie.

MOSFET のオン期間が変わった時の動作1を第2
図を用いて説明する。
Operation 1 when the ON period of MOSFET changes is shown in 2nd example.
This will be explained using figures.

パルストランス2に流れる励磁電流に、−次側通電期間
が長くなる程大きくなるから、従ってトランジスタ6が
ターンオフした時にパルストランスから外部に放出され
る電流も、−次側の通電期間が長い根大きくなる。
The excitation current flowing through the pulse transformer 2 increases as the -next-side energization period becomes longer, so the current released to the outside from the pulse transformer when the transistor 6 turns off also increases as the -next-side energization period increases. Become.

VII2図(a)の実線で示す一次側逸電期間では、1
1off4の電流がパルストランスから放出され、この
時MO8FET のターンオフ時間Vi第2図(d)で
示す−t、rt−1であったとする。次に、−次側通電
期間が破線で示す様に長くなったとすると、パルストラ
ンスから放出される電流4ig*tt−2のように大き
さも変動する。逃常、d Vow/ d を値がほぼ一
定であると@n、スパイクノイズが発生したとしても、
これに対する回路的な対策は比較的容易なものであるが
、dVos/dll直が変動しノイズの大きさも変動す
るとこれらに対する対策が抜雑となυ、実際上対策が困
難となる欠点もあった。
During the primary side power loss period shown by the solid line in Figure VII2 (a), 1
Assume that a current of 1off4 is discharged from the pulse transformer, and at this time the turn-off time Vi of the MO8FET is -t, rt-1 as shown in FIG. 2(d). Next, if the negative side energization period becomes longer as shown by the broken line, the magnitude of the current emitted from the pulse transformer changes as shown in 4ig*tt-2. If the value of dVow/d is almost constant, even if spike noise occurs,
Although it is relatively easy to take countermeasures against this in terms of circuits, it also has the drawback that if the dVos/dll directivity fluctuates and the noise level also fluctuates, the countermeasures against these are sloppy and difficult to take in practice. .

そのために、ノイズが被制御回路(例えばコンピュータ
のメモリ用電源)中に洩れるという欠点を生ずる。
This results in the disadvantage that noise leaks into the controlled circuit (for example, a computer's memory power supply).

また制御信号Vmの通電期間、で最も小さい時でもC1
g−を十分原電できるIgslfを供給する必依がるる
ため、パルストランス2のコアは、励磁インダクタンス
を大きく設計される(例えばエアキャップコアとする)
。しかし、これによるとVIIの通電期間が長くなるに
つれて* ’ I”1*flも大きくなり、Ct**の
逆光電電圧が高まって、 Mo5FETを破損する場合
があり、実用上制御範囲が限定される欠点がおった。
In addition, even when the energization period of the control signal Vm is the smallest, C1
Since it is necessary to supply Igslf that can sufficiently generate g-, the core of pulse transformer 2 is designed with a large excitation inductance (for example, an air cap core).
. However, according to this, as the energization period of VII becomes longer, *'I''1*fl also increases, and the reverse photoelectric voltage of Ct** increases, which may damage the Mo5FET, which limits the practical control range. There were some drawbacks.

次に別な従来ガとして第3図を用いて説明する。Next, another conventional method will be explained using FIG. 3.

@3図は、MQSFET  1のゲート・ソース電極間
と巻MA202との間にコンデンサ1ot−接続し、こ
れの充放電電荷でMo8FET  11にオン・オフさ
せる。
In the diagram @3, a capacitor 1ot- is connected between the gate and source electrodes of the MQSFET 1 and the winding MA202, and the Mo8FET 11 is turned on and off by its charging and discharging charges.

ダイオード7は、順方向の[ii、、。WEすため圧設
けられ、トランジスタ8は、逆極性電流11sffを流
すために設けられる。9はベース抵抗である。
The diode 7 is in the forward direction [ii, . The transistor 8 is provided to flow a reverse polarity current 11sff. 9 is a base resistance.

この回路は、AtO8I”ET 1を長時間にゎたり導
通状mを保持する目的にVi適するが、スイッチングレ
ギュレータ用スイッチ素子のようVC1高速駆動t−%
像とするMo8FET ’!il−効果的に利用する回
路には応用できない。
This circuit is suitable for the purpose of keeping AtO8I"ET1 conductive for a long time, but it is suitable for high-speed driving of VC1 as a switching element for a switching regulator.
Mo8FET'! il- cannot be applied to circuits that utilize it effectively.

それは、コンデンサCの光放電時定数が大きいことと+
  Ig*a、 Igeff 1を大きくとるために、
パルストランス2が大形とfxジ、ゲート電源3の容量
を大きくとる等欠点が多いためでめる。
This is because the photodischarge time constant of capacitor C is large and +
In order to increase Ig*a and Igeff 1,
It is rejected because it has many disadvantages, such as the large size of the pulse transformer 2, the large fx diode, and the large capacity of the gate power supply 3.

、・1・ さらに第1に)、第3図の従来回路では次の欠点があっ
て実用化が困瘉となっている。
, 1. Furthermore, first), the conventional circuit shown in FIG. 3 has the following drawbacks, making it difficult to put it into practical use.

すなわち、八1108B’ET  1のドレイン・ソー
ス電極間には、主トランスの巻線がその入力電源1c直
列に接続されて、スイッチングWJJ咋によジ電力変換
が行なわれるガが多い(図示しない)。 、制御信号V
lがオフされた場合、ケート・ソース電極間が逆バイア
スされるので、Mo8FE’l’  1はオフ状態とな
る。この時Vov+は、 Mo5s’ETの特性で定ま
るd Vos / d tで入力電圧十主トランスのフ
ライバック電圧まで高められるから、(:。、。
That is, in many cases, the winding of the main transformer is connected in series between the drain and source electrodes of the 81108B'ET 1, and power conversion is performed by switching WJJ (not shown). . , control signal V
When l is turned off, the gate and source electrodes are reverse biased, so Mo8FE'l' 1 is turned off. At this time, Vov+ is increased to the flyback voltage of the input voltage transformer by d Vos / d t, which is determined by the characteristics of Mo5s'ET.

−ト聞靜電容量i C6@Iと略す)1−介してC1,
2よびコンデンサ10’i(充電するためh 八40 
S F ET  1は再びオン状IIK引きもどされる
。ここでTは、Vnsの変化暗闇である。
- C1 through C1, abbreviated as C6@I)
2 and capacitor 10'i (for charging h 840
S F ET 1 is pulled back to ON IIK again. Here T is the change darkness of Vns.

このように電圧をもった状態でドレインmAが流れると
、Mo8)i’ETは熱暴走を起こすため、実用上はこ
の欠点全改良しなければならない。
If the drain mA flows under such a voltage state, the Mo8)i'ET will cause thermal runaway, so this drawback must be completely corrected for practical purposes.

本発明の目的は上述した従来の欠点t−S去し、−□ FET′It高速かつ安定に駆動できる制(2)回路を
提供することにある。
The object of the present invention is to provide a control circuit (2) which eliminates the above-mentioned drawbacks of the conventional circuit and can drive -□ FET'It at high speed and stably.

本発明の特徴は、制@IM号をFETのゲート端子に印
加して、その導通t11KII141するFETの制御
回路において、ターンオフ時に極間の蓄積電荷を抵抗を
介してすみやかに放電させる手段を具備したところKT
oる。
A feature of the present invention is that in the control circuit of the FET, which applies a control @IM signal to the gate terminal of the FET to conduct its conduction t11KII141, it is provided with a means for quickly discharging the accumulated charge between the electrodes through the resistor at the time of turn-off. Tokoro KT
oru.

以下本発明の実施例について説明する。第4図は、本発
l@による蓄積電荷放電手段の主要構成部を示す、謳4
図において、1は電界効果トランジスタ、12は電流制
御用抵抗、13は抵抗、14はスイッチ素子で、バイポ
ーラトランジスタ、電界効果トランジスタならびにホト
カブトランジスタ等の牛導体かに用できる。
Examples of the present invention will be described below. Figure 4 shows the main components of the accumulated charge discharging means according to the present invention.
In the figure, 1 is a field effect transistor, 12 is a current control resistor, 13 is a resistor, and 14 is a switch element, which can be used for conductors such as bipolar transistors, field effect transistors, and photocube transistors.

制御信号は、人力熾子11a、llbに印加され、正信
号C1流は、電流制御用抵抗12’を通してゲート電極
Kfiれ、 M(JSFET  lt−導通させる。
The control signal is applied to the input terminals 11a and llb, and the positive signal C1 flows through the current control resistor 12' to the gate electrode Kfi, making the JSFET lt- conductive.

次に負信号の電流は、スイッチ素子14が導通するよう
に、制御iig熾子15を介した電流経路を形成するこ
とにより、スイッチ素子14が導通し、ゲート・ソース
電極間の蓄積電荷をすみやかに放電させることができる
。負信号は、スイッチ素子14を導通させるだけのわず
かな電流で良いから。
Next, the current of the negative signal is passed through the control circuit 15 by forming a current path through the control circuit 15 so that the switch element 14 becomes conductive, and the accumulated charge between the gate and source electrodes is quickly removed. can be discharged. The negative signal requires only a small amount of current to make the switch element 14 conductive.

これがCI−VCtlれても、従来例で説明したような
過大な逆充電等の不具合を起さない。したがって。
Even if CI-VCtl is exceeded, problems such as excessive reverse charging as described in the conventional example will not occur. therefore.

Mo8FET  1のターンオフ時間すなわちctl@
の放電時間は、はぼelmsと抵抗13の時定数で定ま
る一定時間にすることができるので、ターンオフ特性が
安定になる。
Mo8FET 1 turn-off time, ctl@
Since the discharge time can be set to a constant time determined by the time constant of the resistor 13 and the time constant of the resistor 13, the turn-off characteristics become stable.

次にさらに具体的な実施例について説明する。Next, more specific examples will be described.

第5図において、パルストランス2を用いる実施例では
、巻線202の反極性@に励磁電流を阻止するダイオニ
ド15が接続される。蓄積電荷放電中波は、別巻線20
3に現われる励磁電流を電流制御用抵抗121とダイオ
ード151を介して。
In FIG. 5, in the embodiment using the pulse transformer 2, a diion 15 is connected to the opposite polarity of the winding 202 to block the excitation current. A separate winding 20 is used for the accumulated charge discharge medium wave.
3 through the current control resistor 121 and diode 151.

スイッチ素子14の制御電極に流すようにして行なう。This is done by flowing it through the control electrode of the switch element 14.

すなわち、端子VmKlltl(Ml信号が印加される
と。
That is, when the terminal VmKlltl (Ml signal is applied).

正極@(・印)からCI−f充電する電流が流れ、Mo
8FET 1がすみやかに導通する。次に制御信号が途
絶え、トランジスタ6がオフ状態となるとパルストラン
ス2に蓄積されていえ電気エネルギーは、−次側に接続
された抵抗41およびグイオ−ド5の回路1に流れ消費
される。この時、別巻線203に現われる励磁型I5t
は1反極性方回に流れてスイッチ素子14に導通させる
からi C1m5の蓄積電荷は抵抗13を流れてすみや
かに消費される。
A current to charge CI-f flows from the positive electrode @ (・mark), and Mo
8FET 1 becomes conductive immediately. Next, when the control signal is interrupted and the transistor 6 is turned off, the electrical energy stored in the pulse transformer 2 flows into the circuit 1 of the resistor 41 and the guide 5 connected to the negative side and is consumed. At this time, the excitation type I5t appearing in the separate winding 203
flows in one reverse polarity direction and makes the switch element 14 conductive, so the accumulated charge of iC1m5 flows through the resistor 13 and is quickly consumed.

励磁型#lは、二次巻線202に本現われるべきである
が、ダイオード15で阻止されて流れない。
Excitation type #l should appear in the secondary winding 202, but is blocked by the diode 15 and does not flow.

したがって従来方式のように、励磁電流でC15sの放
電が起こることがないので、抵抗13により。
Therefore, unlike the conventional system, the excitation current does not cause discharge of C15s, so the resistor 13 is used.

常に一定時間で放電される。It is always discharged over a certain period of time.

本発明の別の実施例として第6図において説明する。こ
の実施例は、別巻4!Iを省いて簡素化を計った制御回
路である。すなわち、ダイオード15で阻止される励磁
電get流制御用抵抗121を介してスイッチ素子14
の電極内に流入させるものである。この場合、励磁型f
iはCI工を放電させる向きにゲート・ソース間を流れ
るが、その目的カスイッチ累子14i導通させるだけの
わずかな電流t−流すようにしてやるので、蓄積電荷の
放電時間は、上述の実施例とほぼ同様に一定にすること
ができる。
Another embodiment of the present invention will be described with reference to FIG. This example is in separate volume 4! This is a simplified control circuit by omitting I. That is, the switching element 14 is passed through the excitation current get flow control resistor 121 which is blocked by the diode 15.
It is made to flow into the electrode. In this case, the excitation type f
Although i flows between the gate and source in the direction of discharging the CI, the purpose is to flow a small current t- enough to make the switch resistor 14i conductive. Therefore, the discharge time of the accumulated charge is determined as in the above embodiment. can be kept constant in almost the same way.

したかりて上述2つの実施例では、励at流?きわめて
小さく設計できるので、従来のようなギャップコアを使
用する必要がなく、また制御回路用電力も少なくてすむ
ため、制御回路は、小形。
Therefore, in the above two embodiments, the excitation at flow? Since it can be designed to be extremely small, there is no need to use a gap core like in the past, and the power required for the control circuit is also small, so the control circuit is small.

小電力に設計することがiiJ能となる。Designing for low power makes it possible to achieve iiJ performance.

上述は、巻線を有する変圧器および励磁型aを利用して
制御用正負信号を印加する方法でa明したが、第7図は
、圧電素子伺えばチタン酸バリウム磁器の磁歪机象を利
用する方法での実施例を説明する。
The method described above uses a transformer with windings and an excitation type a to apply positive and negative control signals, but FIG. An example of the method will be described.

第7図で、16は例えばディスクタイプの圧′電木子で
両面に電極膜し、168は振動素子、16bは受電素子
として用い1両者Vi11[!1縁物17で互いに固着
されである。
In FIG. 7, 16 is a disk-type piezoelectric element with electrode films on both sides, 168 is a vibration element, and 16b is a power receiving element. They are fixed to each other with one edge 17.

Vmに制御信号が印加されてトランジスタが導通すると
、ゲート電源3の電圧が16aの極間VC印加される。
When a control signal is applied to Vm and the transistor becomes conductive, the voltage of the gate power supply 3 is applied between the electrodes 16a.

この電圧tv、とじて第8図に図示する。This voltage tv is illustrated in FIG.

振動菓子168はV、によって磁歪を起し、この機械力
が受電素子16bに伝達されて、素子の固有振動周波数
に基づく立上り特性で、16bの極間に電圧V−が現わ
れる。この時、〜108FETlの入力インピーダンス
がきわめて高いので、素子16bの内部損失ならびに表
面リーク電flt1に無視すれば1点線で示すようにV
bが保持されるが。
Vibrating confectionery 168 causes magnetostriction due to V, and this mechanical force is transmitted to power receiving element 16b, and a voltage V- appears between the poles of 16b with a rising characteristic based on the natural vibration frequency of the element. At this time, since the input impedance of ~108 FETl is extremely high, if the internal loss of element 16b and the surface leakage current flt1 are ignored, V
Although b is retained.

実際には素子自体で電気エネルギーが消費されて。In reality, electrical energy is consumed by the element itself.

集線で示すような減衰する電圧でC15mが充電される
C15m is charged with a decreasing voltage as shown by the concentrated line.

次に、制御信号が途絶えると、16aの磁歪が解かれる
結果、受電素子16bの受ける機械力が逆向きとなって
、時間Lflでは−Vbがスイッチ素子14に導通する
方向に電流を供給する。
Next, when the control signal is interrupted, the magnetostriction of 16a is released, and as a result, the mechanical force received by power receiving element 16b is reversed, and at time Lfl, a current is supplied in the direction in which -Vb conducts to switch element 14.

圧電素子は、一枚のプレート状素子に二対の配向m極を
設けた。いわゆる圧電トランスを用いることは可能であ
る。
In the piezoelectric element, two pairs of oriented m-poles were provided on one plate-like element. It is possible to use a so-called piezoelectric transformer.

このような圧電素子を用いる方法は、構造が簡単になる
のと、電磁誘導障害の影響がなくなる等のメリットが大
自い。  − 更に実用回路応用例で本発明を説明する。第9図は、周
知のインバータ回路で、El、は入力電源。
The method using such a piezoelectric element has many advantages such as a simple structure and elimination of the influence of electromagnetic induction interference. - The invention will be further explained with practical circuit application examples. Figure 9 shows a well-known inverter circuit, where El is the input power supply.

Tは主トランス、18は出力端子で、MO8Flシ゛■
゛1a+、1bt用いたプッシュプルタイプで示した。
T is the main transformer, 18 is the output terminal, MO8Fl series
It is shown as a push-pull type using 1a+ and 1bt.

この回路を従来方法の制御回路で駆動すると、第10図
に示すように、MOSFET 1aがターンオフする時
刻!@ff−aおよび相手@lbがターン1)するLf
fjにドレイン電流が流れることが知られている。これ
は、Lff−a B T、ft−bにおけるdV/dt
Kよって極間の出力容量C,,、t−介したctAIへ
の充電によるもので1本発明ではこの充′vt′wLf
iヲ抵抗13gl1lへ流すようにできるため、これら
の欠点を排除できる。− すなわちVmの制御信号が途絶えてから時間T14の期
間までスイッチ素子14の導通期間全保持することによ
り、Ctmsへの電荷流入が阻止できる。これの具体例
としては、パルストランス2の励磁インダクタンスと抵
抗41のtit−最適Ki!4ぶことにより、トランス
のリセット時間を定めて行なうことができる。
When this circuit is driven by a conventional control circuit, as shown in FIG. 10, the time when MOSFET 1a turns off! @ff-a and opponent @lb turn 1) Lf
It is known that a drain current flows through fj. This is dV/dt at Lff-a B T, ft-b
Therefore, this is due to the charging of ctAI through the output capacitance C, , t between the electrodes, and in the present invention, this charging 'vt'wLf
Since the current can be made to flow through the resistor 13gl1l, these drawbacks can be eliminated. - That is, by maintaining the conduction period of the switch element 14 for the entire period from the time when the control signal of Vm is interrupted until the period of time T14, it is possible to prevent the charge from flowing into Ctms. A specific example of this is the excitation inductance of the pulse transformer 2 and tit of the resistor 41 - optimum Ki! By doing this, the reset time of the transformer can be determined.

以上のように本発明によれば、蓄積電荷放電手段を具備
させることにより、MOSFET k高速かつ安定に駆
動できる制御回路を得ることができる。
As described above, according to the present invention, it is possible to obtain a control circuit that can drive MOSFET k at high speed and stably by providing the accumulated charge discharging means.

【図面の簡単な説明】[Brief explanation of the drawing]

蘂1図は従来の制御回路図、第2図はP E Tターン
オフ時の特性を説明する図、第3図は従来例の別なIK
1m回路図、第4図は本発明の詳細な説明する回路図、
縞5図、第6図、第7図はそれぞれ本発明の実施f1を
示す回路図、第8図は圧電素子OIEgL信号を説明す
る図、第9図は本発明をインバータに応用した実施例回
路図、第10図はその駆動時の動作波形図を示す。 1−・・MOSFET 、 11 a、  l l b
−人力熾子。 代堰人 ff坦士 1%慣噂さ・士 ゛1′ビi・ノにL二 第2図 第31 第4図  : ′5     : !5 第8図 第9図 8 垢lO図 手続補正書 特許庁量官 着杉和夫殿 事件の表示 昭和57年特許願第17560  号 発 明 の 名 称 電界効果トランジスタの制御囲路
補正をする者 帽子トの関係  特許出願人 イ・   吻  東京都千代田区丸の内−丁目5番1号
名  相)19株式会社 日 立 製 イ乍  所代表
者 三 1)勝 茂 代   理   人 居  所 東京都千代田区丸の内−丁目5番1号) 補 正 の 対 象 &A細書の特許請求の範囲及び発
明の詳細な説明の欄 補正の内容 別紙のとおり 1、特許請求の5uit−次のとおりに補正する。 rl、II制制御離礁一対の主電憔とt有する電界効果
トランジスタt4通IIKII!する回路において、上
記電界効果トランジスタのターンオフ時に上記制御II
L&と一方の主電徳閾を短絡するスイッチ素子を備えた
ことを籍畝とする電界効果トランジスタのipH御圓鮎
。 2、特許請求の範11!]*1項において、前記制御電
極と一方の生電他関にトランスを設け、このトランスを
介してH記制御電礁に制御信号を与えることt%章とす
る電界効果トランジスタの制御回路。 3、%許n求の編−第1項において、前記制御電極と一
方の主電惚關に圧電素子を設け、この圧電素子【介して
前記制御電極に制御信号を与えることを脅倣とする電界
効果トランジスタの制御回路。 4、%許請求の範囲第1積、第2槍又は第3項において
、l1Ill紀スイツチ菓子と直列に抵抗を嵌絖したこ
とt特許とする電界効果ト(1) ランジスタの制御回M。 5.%ff縛求0軛囲第1項乃至第4積のいずれかにお
いて、前記スイッチ素子は、前記電界幼果トランジスタ
上昇4)&とするf91J御信号によって導通とされる
ことt臀値とする電界幼果トランジスタの制御回路。 6、籍fF縛求の粕囲第2積において、前記トランスに
3次舎4Iを設け、この3次着縁の出力によって前記ス
イッチ素子′ftm作させることをt#値とする電界効
果トランジスタの制御回路。」 2、明細書S9*第3行「抵抗を介して」?[スイッチ
索子を介して」に補正する。 以上 169−
Figure 1 is a conventional control circuit diagram, Figure 2 is a diagram explaining the characteristics at PET turn-off, and Figure 3 is a diagram of another conventional IK.
1m circuit diagram, FIG. 4 is a circuit diagram explaining the present invention in detail,
5, 6, and 7 are circuit diagrams showing implementation f1 of the present invention, FIG. 8 is a diagram explaining the piezoelectric element OIEgL signal, and FIG. 9 is an example circuit in which the present invention is applied to an inverter. 10A and 10B show operation waveform diagrams during driving. 1-...MOSFET, 11 a, l l b
- Teruko Jinriki. 1% Rumor Sa・shi゛1'bii・ノにL2Figure 2Figure 31Figure 4: '5: ! 5 Figure 8 Figure 8 8 Figure 8 Graph 8 Procedural Amendment Document Patent Office Quantitative Officer Kazuo Chikusugi Case Display 1982 Patent Application No. 17560 Title of the Invention Person who corrects control circuits of field effect transistors Relationship between Patent Applicant: 5-1 Marunouchi-chome, Chiyoda-ku, Tokyo Name: 19 Hitachi Co., Ltd. Representative: 3 1) Osamu Katsu Shigeyo Location: Marunouchi-chome, Chiyoda-ku, Tokyo 5 No. 1) Subject of the amendment Contents of amendment in the Scope of Claims and Detailed Description of the Invention column of the &A specification As shown in the attached sheet 1, 5 units of patent claims are amended as follows. rl, II control reefing pair of main electric currents and field effect transistors t4 through IIKII! In the circuit, when the field effect transistor is turned off, the control II
IPH Goen-Ayu is a field effect transistor that is equipped with a switch element that short-circuits L& and one main voltage threshold. 2. Claim 11! ] *The control circuit for a field effect transistor according to item 1, wherein a transformer is provided between the control electrode and one of the raw electric wires, and a control signal is applied to the control electrode H through the transformer. 3. In Section 1 of the Permission Request, a piezoelectric element is provided between the control electrode and one of the main electric connectors, and a control signal is given to the control electrode through this piezoelectric element. Control circuit for field effect transistors. 4. Percentage of Claims In the first product, the second product, or the third item, a field effect patent is provided in which a resistor is inserted in series with the 11Ill period switch confectionery.(1) A control circuit M for a transistor. 5. %ff Constraint 0 Yoke In any one of the first term to the fourth product, the switch element is made conductive by the f91J control signal set to the electric field infant transistor rise 4) & electric field set to t buttock value. Control circuit for infant transistor. 6. In the second product of the fF constraint, a tertiary housing 4I is provided in the transformer, and a field effect transistor whose t# value is such that the switch element 'ftm is activated by the output of this tertiary bonding. control circuit. ” 2. Specification S9 * Line 3 “Through resistance”? Correct to [via switch cable]. More than 169-

Claims (1)

【特許請求の範囲】 1、制御電極と一対の主電極とを有する電界効果トラン
ジスタを導通111制御する回路において、上記電界効
果トランジスタの非導通期間に上記制御電極と一方の主
電極間を短絡する極間蓄積電荷放電手段を備見えことを
特徴とする電界効果トランジスタの制御K1回路。 2、特許請求の範囲第1項において、前記制御電極と一
方の主電極間にトランスを設け、このトランス【介して
前記制御電極に制御信号を与えること′kIf#黴とす
る電界効果トランジスタの制御回路。 3、%許請求の範囲第1項において、前記制御電極と一
方O主電極間に圧電素子を設け、この圧電素子を介して
1記制御電極に制御信号を与えることを特徴とする電界
効果トランジスタの制御回路つ44!許請求の範囲I1
1項、@2項又は第3項において、 IITffi極間
蓄積電荷放電手段は、抵抗とスイッチ素子の直列接続体
から成ること【411黴とする電界効果トランジスタの
制御回路。 & 特許請求の範囲!l!4項において、前記スイッチ
素子は、*紀電界効果トランジスタを非導通とする制御
信号によって導通とされることr#ii徴とする電界効
果トランジスタの制御回路。 6、  %t’Fiifl求の範囲第2項において、前
記トランスに3次巻4mを設け、この3次巻線の出力に
よって前記極間蓄積電荷放電手段を動作させることを特
徴とする電界効果トランジスタの制(財)回路。
[Claims] 1. In a circuit for conducting conduction (111) control of a field effect transistor having a control electrode and a pair of main electrodes, the control electrode and one of the main electrodes are short-circuited during a non-conduction period of the field effect transistor. A control K1 circuit for a field effect transistor, characterized in that it is equipped with means for discharging charges accumulated between electrodes. 2. In claim 1, a transformer is provided between the control electrode and one main electrode, and a control signal is applied to the control electrode through the transformer. circuit. 3. Permissible field effect transistor according to claim 1, characterized in that a piezoelectric element is provided between the control electrode and one O main electrode, and a control signal is applied to the first control electrode via this piezoelectric element. 44 control circuits! Scope of claims I1
In item 1, @ 2, or 3, the IITffi interelectrode accumulated charge discharging means consists of a series connection of a resistor and a switch element. & Claims! l! 4. The control circuit for a field-effect transistor according to item 4, wherein the switch element is made conductive by a control signal that makes the field-effect transistor non-conductive. 6. A field effect transistor characterized in that, in the second term of the range of %t'Fiifl, the transformer is provided with a tertiary winding of 4 m, and the inter-electrode accumulated charge discharging means is operated by the output of the tertiary winding. The system of control (wealth).
JP57017560A 1982-02-08 1982-02-08 Control circuit for field effect transistor Granted JPS58136137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57017560A JPS58136137A (en) 1982-02-08 1982-02-08 Control circuit for field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57017560A JPS58136137A (en) 1982-02-08 1982-02-08 Control circuit for field effect transistor

Publications (2)

Publication Number Publication Date
JPS58136137A true JPS58136137A (en) 1983-08-13
JPH0311576B2 JPH0311576B2 (en) 1991-02-18

Family

ID=11947292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57017560A Granted JPS58136137A (en) 1982-02-08 1982-02-08 Control circuit for field effect transistor

Country Status (1)

Country Link
JP (1) JPS58136137A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119124A (en) * 1983-11-30 1985-06-26 Matsushita Electric Works Ltd Driving circuit of field effect transistor
JPS61174230U (en) * 1985-04-17 1986-10-30
JPS61293166A (en) * 1985-06-21 1986-12-23 Hitachi Micro Comput Eng Ltd Power source
US4694206A (en) * 1983-12-14 1987-09-15 Agence Spatiale Europeenne Drive circuit for a power field effect transistor
FR2600851A1 (en) * 1986-06-27 1987-12-31 Rca Corp POWER SUPPLY FOR A VIDEO DISPLAY APPARATUS
JPS6367014A (en) * 1986-09-08 1988-03-25 Origin Electric Co Ltd Gate driving circuit for field effect transistor
JPH03238918A (en) * 1990-02-15 1991-10-24 Matsushita Electric Works Ltd Semiconductor relay circuit
JPH05114847A (en) * 1991-03-26 1993-05-07 American Teleph & Telegr Co <Att> Semiconductor relay
JPH05244764A (en) * 1992-02-26 1993-09-21 Sansha Electric Mfg Co Ltd Drive circuit of insulted-gate type power semiconductor element
JPH08502515A (en) * 1992-10-27 1996-03-19 ストール、リサーチ、エンド、ディベロプメント、コーポレーション Anti-inflammatory factors, isolation methods and uses
EP0880087A2 (en) * 1997-05-22 1998-11-25 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
US6107860A (en) * 1991-12-11 2000-08-22 Vlt Corporation High efficiency floating gate driver circuit using leakage-inductance transformer
WO2002061926A3 (en) * 2001-02-01 2003-08-14 Dt Inc Di Isolated drive circuitry used in switch-mode power converters
JP2006141177A (en) * 2004-11-15 2006-06-01 Mels Corp Device for driving gate of mosfet and inverter using the same
US7102898B2 (en) 2001-02-01 2006-09-05 Di/Dt, Inc. Isolated drive circuitry used in switch-mode power converters
JP2012054707A (en) * 2010-08-31 2012-03-15 Panasonic Electric Works Co Ltd Switch element driving circuit
JP2012054708A (en) * 2010-08-31 2012-03-15 Panasonic Electric Works Co Ltd Switch element driving circuit
JP2018186649A (en) * 2017-04-26 2018-11-22 株式会社タムラ製作所 Switching power supply circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504971A (en) * 1973-05-16 1975-01-20
JPS57206944A (en) * 1981-06-15 1982-12-18 Matsushita Electric Works Ltd Driving circuit for switching element

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504971A (en) * 1973-05-16 1975-01-20
JPS57206944A (en) * 1981-06-15 1982-12-18 Matsushita Electric Works Ltd Driving circuit for switching element

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60119124A (en) * 1983-11-30 1985-06-26 Matsushita Electric Works Ltd Driving circuit of field effect transistor
US4694206A (en) * 1983-12-14 1987-09-15 Agence Spatiale Europeenne Drive circuit for a power field effect transistor
JPS61174230U (en) * 1985-04-17 1986-10-30
JPS61293166A (en) * 1985-06-21 1986-12-23 Hitachi Micro Comput Eng Ltd Power source
FR2600851A1 (en) * 1986-06-27 1987-12-31 Rca Corp POWER SUPPLY FOR A VIDEO DISPLAY APPARATUS
JPS6367014A (en) * 1986-09-08 1988-03-25 Origin Electric Co Ltd Gate driving circuit for field effect transistor
JPH03238918A (en) * 1990-02-15 1991-10-24 Matsushita Electric Works Ltd Semiconductor relay circuit
JPH05114847A (en) * 1991-03-26 1993-05-07 American Teleph & Telegr Co <Att> Semiconductor relay
US6107860A (en) * 1991-12-11 2000-08-22 Vlt Corporation High efficiency floating gate driver circuit using leakage-inductance transformer
JP2651971B2 (en) * 1992-02-26 1997-09-10 株式会社三社電機製作所 Driver circuit for insulated gate power semiconductor device
JPH05244764A (en) * 1992-02-26 1993-09-21 Sansha Electric Mfg Co Ltd Drive circuit of insulted-gate type power semiconductor element
JPH08502515A (en) * 1992-10-27 1996-03-19 ストール、リサーチ、エンド、ディベロプメント、コーポレーション Anti-inflammatory factors, isolation methods and uses
EP0880087A2 (en) * 1997-05-22 1998-11-25 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
EP0880087A3 (en) * 1997-05-22 2000-08-16 SANYO ELECTRIC Co., Ltd. Power supply circuit and CCD camera using same
US7046293B1 (en) * 1997-05-22 2006-05-16 Sanyo Electric Co., Ltd. Power supply circuit and CCD camera using same
US6804125B2 (en) 2001-02-01 2004-10-12 Di/Dt Inc. Isolated drive circuitry used in switch-mode power converters
US6791851B2 (en) 2001-02-01 2004-09-14 Di/Dt, Inc. Isolated drive circuitry used in switch-mode power converters
WO2002061926A3 (en) * 2001-02-01 2003-08-14 Dt Inc Di Isolated drive circuitry used in switch-mode power converters
US7102898B2 (en) 2001-02-01 2006-09-05 Di/Dt, Inc. Isolated drive circuitry used in switch-mode power converters
JP2006141177A (en) * 2004-11-15 2006-06-01 Mels Corp Device for driving gate of mosfet and inverter using the same
JP2012054707A (en) * 2010-08-31 2012-03-15 Panasonic Electric Works Co Ltd Switch element driving circuit
JP2012054708A (en) * 2010-08-31 2012-03-15 Panasonic Electric Works Co Ltd Switch element driving circuit
JP2018186649A (en) * 2017-04-26 2018-11-22 株式会社タムラ製作所 Switching power supply circuit

Also Published As

Publication number Publication date
JPH0311576B2 (en) 1991-02-18

Similar Documents

Publication Publication Date Title
JPS58136137A (en) Control circuit for field effect transistor
US4511815A (en) Transformer-isolated power MOSFET driver circuit
US4356416A (en) Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same
CA1293295C (en) Mosfet fullbridge switching regulator having transformer coupledmosfet drive circuit
EP1596496A1 (en) Control circuit for an insulated gate bipolar transistor (IGBT)
JPH0357643B2 (en)
US5124595A (en) Gate drive bias circuit for MOSFET power switches
CN103534946A (en) Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element
JPH0230206B2 (en)
JPS6348207B2 (en)
US4488067A (en) Tristate driver circuit with low standby power consumption
JP6185032B2 (en) Semiconductor device and inverter, converter and power conversion device using the same
US5047660A (en) High voltage high speed CCD clock driver
JP3006320B2 (en) Voltage conversion circuit having high efficiency driver
JP3602011B2 (en) Control circuit
US6650558B1 (en) Asymmetrical drive circuit for full-wave bridge
JPH061974B2 (en) DC-DC boost power supply
JPS61157115A (en) Cmos including &#39;chute through&#39; current suppression means
EP0038624A1 (en) Improvements in or relating to transistor inverter arrangements
JPS5825721A (en) Driving method for mos transistor
JP2686943B2 (en) Gate drive circuit for static induction transistor
JPS6134690B2 (en)
Sobczynski Active gate drivers
JP2720055B2 (en) Ultrasound diagnostic equipment
EP0206104A2 (en) FET gate driver circuit