JPS58134563A - 自動周波数制御回路 - Google Patents

自動周波数制御回路

Info

Publication number
JPS58134563A
JPS58134563A JP57016925A JP1692582A JPS58134563A JP S58134563 A JPS58134563 A JP S58134563A JP 57016925 A JP57016925 A JP 57016925A JP 1692582 A JP1692582 A JP 1692582A JP S58134563 A JPS58134563 A JP S58134563A
Authority
JP
Japan
Prior art keywords
phase
output
voltage
controlled oscillator
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57016925A
Other languages
English (en)
Inventor
Masahiro Nakajima
中「あ」 正博
Hiromi Hashimoto
橋本 博巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57016925A priority Critical patent/JPS58134563A/ja
Publication of JPS58134563A publication Critical patent/JPS58134563A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は自動周波数制御回路、特にへ値ディジタル無線
通信方式の受信機における搬送波再生回路に適した自動
周波数制御回路に関する。
へ値ディジタル無線通信方式の受信復調回路には同期検
波方式の位相復調回路が多く用いられる。
同期検波回路では受信信号から変1111m成分を取除
いて基準位相搬送波を抽出する搬送波再生回路が必要で
ある。更に、クロ、り周波数と搬送波周波数との比が小
さいディジタル通信方式やNの値の大きいん値ディジタ
ル通信では擬似引込み現象により搬送周波数以外の周波
数に同期するのを防止する対策が用いられることが多い
。この対策としては1例えば周波数の安定な基準周波数
発振器を設け、この周波数と電圧制御発揚器の発振周波
数を比較して擬似引込みを検知し、掃引回路を動作させ
擬似引込みを防止する方法や1位相検出回路の外に自動
周波数制御回路を付加して引込み範囲を拡大し、且つ擬
似引込みを防止する方法が用いられる。前者の方法は基
準周波数発振器を必要とし引込み範囲も余り広くできな
い欠点がある。後者の方法では1例えば特公昭5s−i
sozl’周波数弁別回路」や昭和56年度電子通信学
会通信部門全国大会予稿・論文番号411「コスタス型
搬送波再生回路におけるAFC回路の一検討J ()’
、2−207)などが公知である。これ等の回路はいず
れも周波数弁別信号を発生するのに正弦関数波同志の乗
算処理を行っており1周波数弁別特性を任意に設計する
ことは必ずしも容易でない。
本発明の目的は、搬送波再生回路において擬似引込み現
象を同道し、同期引込み範囲を拡大するために用いる自
動周波数制御回路に適し、且つ任□ 意の周波数弁別特性を容易□に実現できる自動周波数制
御回路を提供することである。
本発明の自動周波数制御回路は、外部電圧により発振周
波数が制御される電圧制御発振器と、この電圧制御発振
器の出力を二分しその一万の位相を他方より90°移相
する移相器と、二分され互いに90°移相された前記電
圧制御発振器の出力と基準となる入力信号とをそれぞれ
位相検波する第1及び第2の位相検波器と、それぞれ前
記第1及び第2の位相検波器の出力に接続される第1及
び第2の低域フィルタと、前記第1及び第2の低域フィ
ルタの出力の位相関係を比較しその進み又は遅れに対応
して正負の二値信号を発生する位相比較器と、前記第1
の低域フィルタの出力を微分する微分器と、この微分器
の出力を検波する検波器と、この検波器の出力に接続さ
れる第3の低域フィルタと、この第3の低域フィルタの
出力と前記位相比較器の出力とを乗算する乗算器とを備
え、この乗算器の出力により前記電圧制御発振器を制御
す1゜ ることによって構成される。
\ 次に図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例のブロック図で、1j1圧制
御発振器1の出力は二分されその一万は90°移相器2
を介して第1及び第2の位相検波器3及び4に供給され
、基準となる入力信号101をそれぞれ位相検波する。
位相検波器の出力にはそれぞれ第1及び第2の低域フィ
ルタ5及び6が接続されており、その出力102及び1
03はA/D変換器7.8と位相検出器9から成る位相
比較器14に加えられ、102の位相が103より進ん
でいる場合には正の電圧を、逆に遅れている場合には負
の電圧を発生して乗算器13に供給する。−万、第1の
低域フィルタ5の出力は微分器10で微分されたのち自
乗器12で表される検波器で自乗され、その直流成分が
第3の低域フィルタ12を経て乗算器13に加えられ、
位相比較器14の出力106と乗算され、その出力11
0によって電圧制御発振器1を制御するよう構成さ扛て
いる。
以下第2図の波杉図を用いて上記回路の動作を説明する
。電圧制御発振器1の発振周波数とある角周波数差Δω
を有する入力信号は位相検波器3及び4で位相横波され
る。電圧制御発振器の出力は二分され90°の位相差を
有するので、位相検波器3の特性をcosine形とす
ると位相横波器4は5ine形の特性を持っており、出
力信号102及び103は第2図(a)及びlblで示
される。(blの実線は角周波数差ΔωがΔω〉0の場
合を、破l!はΔωく0の場合を示す。(a)の102
の波形は検波特性をcos ine形としたのでΔωの
正負にかかわらず同じ波形となる。102及び103は
位相比較器14のA/D変換器7.8で2億検出され、
その出力104.10!Sは(C) 、 (d)及び<
a)rc示すようなく形波となる。この信号は位相検出
器9により比較検出されtelに示す如くΔω〉0の場
合は正の直流電圧が、ΔωくOの場合は負の直流電圧が
得られる。一方、低域フィルタ5の出力102は微分器
lOで微分され、その出力107ti第2図げ)の如く
振幅が角周波数差Δωの絶対値IΔω1に比例しΔωの
正負により位相が102より90°進むか若しくは遅れ
た波形となる。更に自乗器11によって自乗された出力
10Bは(g)となり(Δω)冨に比例した出力が得ら
れる。これを低域フィルタ12を通して交流成分を除く
と第3図の破線で示す(Δω)8に比例した直流電圧1
09となり1乗算器13により位相比較器14の出力1
06と乗算すれば第3図実線で示す逆S字形の周波数弁
別特性を有する制御信号110が得られ、電圧制御発振
器1の発振周波数を基準となる入力信号周波数に等しく
なるよう制御する自動周波数制御回路が構成される。
上述した実施例の回路では微分器10のあとに自乗検波
特性を有する全波整流回路で代表される自乗器11を用
いたが、直線検波特性の全波整流回路でもよく、この場
合周波V弁別特性は逆8字形でなく直線となる。又、全
波整流回路でなく牛波整流形の検波器でもよく、更に検
波器のあとに伸長器、圧縮器を挿入すれば容易に周波数
弁別特性を制御できる特徴がある。又、実施例の回路で
は電圧制御発振器1の出力を二分しその一万に90゜1
・”: 移相器2を設けているが、′これは例えば−万に45゜
進相器、他方に45°遅相器としても差支えなく。
史に90°移相益を第1の位相検波器3側に配置しても
同様の回路を構成することができる。なお。
位相比較器14も実施例の回路に限らずアナログ形の位
相検波器を用い出力をリミッタ等により一定直流値とす
るよう構成してもよい。
第4図は本発明の自動周波数制御回路をN値位相変調方
式の復調器に用いられるコスタス形の搬送波再生回路に
適用した一実施例のプロ、り図で、1は電圧制御発振器
、2は90°移相器、3及び4は位相検波器、5′及び
6′はクロック周波数信号を通過させる低竣フィルタ、
21は第1図の回路の微分器10.自乗器11.低域フ
ィルター21乗算器13及び位相比較器14から成る微
分乗算回路で、1,2,3,4.5’、6’及び21で
本発明の自動周波数制御回路を構成している。22は位
相誤差電圧111を発生する位相誤差電圧発生回路で1
゜2 、3 、4 、5’、 6’及び22でコスタス
形の搬送波再、: 主回路を構成してお9,23はN値位相復調器のベース
バンド処理回゛路である。この様にコスタス形の搬送波
再生回路に本発明の自動周波数制御回路を適用すれば、
上述の21の回路のみを追加することにより擬似引込み
現象の防止と引込み範囲の拡大の目的が達せられる効果
がある。又、回路21の入力をコスタス形搬送波再生回
路のベースバンド処理部のあと、即ちN逓倍された差周
波数成分cosN(Δωを十θ0)及び5inN(Δω
t+θ。)からとる様に構成することもできる。
以上詳細に贈明した如く1本発明によればNiディジタ
ル復調器の搬送波再生回路において、擬似引込み現象を
防止し、引込み範囲を拡大することができ1回路の特性
に応じて任意の周波数弁別特性を容易に設計できるとい
う特徴が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は第1
図の回路の動作を説明するための波形図。 第3図は第1図の回路の周波数弁別出力特性図。 第4図は本発明の回路をへ値位相復調器に適用した実施
例のプロ、り図である。 1・・・・・・電圧制御発振器、2・・・・・・90°
移相器、3゜4・・・・・・位相検波器、  5.5’
、6.6’、12  ・・・・・・低堵フィルタ、7,
8・・・・・・A/D変換器、9・・・・・・位相検出
器、10・・・・・・微分器、11・・・・・・自乗器
、13・・・乗算器、14・・・・・・位相比較器、2
1・・・・微分乗算回路、22・・・・・・位相誤差電
圧発生回路、23−・・・ペースパン)”処理部1N。 V l 図 茅 2N!]

Claims (1)

  1. 【特許請求の範囲】 外部電圧により発振周波数が制御される電圧制御発振器
    と、この電圧制御発振器の出力を二分しその一方の位相
    を他方より90°移相する移相りと。 二分され互いに90°移相された前記電圧制御発振器の
    出力と基準となる入力信号とをそれぞれ位相検波する第
    1及び第・2の位相検波器と、それぞれ前記第1及び第
    2の位相検波器の出力に接続される第1及び第2の低域
    フィルタと、前記第1及び第2の低竣フィルタの出力の
    位相関係を比較しその進み又は遅れに対応して正負の二
    値信号を発生する位相比較器と、前記第1の低域フィル
    タの出力を微分する微分器と、この微分器の出力を検波
    する検波器と、この検波器の出力に接続される第3の低
    域フィルタと、この第3の低域フィルタの出力と前記位
    相比較器の出力とを乗算する乗算器とを備え、この乗算
    器の出力により前記電圧制御発振器を制御することを特
    徴とする自動周波数制御回路。
JP57016925A 1982-02-04 1982-02-04 自動周波数制御回路 Pending JPS58134563A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57016925A JPS58134563A (ja) 1982-02-04 1982-02-04 自動周波数制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57016925A JPS58134563A (ja) 1982-02-04 1982-02-04 自動周波数制御回路

Publications (1)

Publication Number Publication Date
JPS58134563A true JPS58134563A (ja) 1983-08-10

Family

ID=11929696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57016925A Pending JPS58134563A (ja) 1982-02-04 1982-02-04 自動周波数制御回路

Country Status (1)

Country Link
JP (1) JPS58134563A (ja)

Similar Documents

Publication Publication Date Title
US4143322A (en) Carrier wave recovery system apparatus using synchronous detection
US3993956A (en) Digital detection system for differential phase shift keyed signals
US4887280A (en) System for detecting the presence of a signal of a particular data rate
US4336500A (en) MSK Demodulator frequency acquistion apparatus and method
WO1990009070A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US4027265A (en) Unbalanced quadriphase demodulator
KR100406224B1 (ko) 주파수변조신호복조회로및이를채용한통신단말장비
JP2932861B2 (ja) 位相同期検出回路
US6940923B2 (en) Demodulating device, broadcasting system, and semiconductor device
US4314206A (en) Noise chopper for preventing false locks in a coherent carrier recovery system
US4485448A (en) Apparatus and method for detecting the onset of a frequency shift keyed signal
US4942592A (en) Synchronous receiver for minimum shift keying transmission
US5131008A (en) DSP-based GMSK coherent detector
US3218559A (en) Synchronizing circuit maintaining loop signals as an integer product and equal amplitude
JPS6347182B2 (ja)
US4608540A (en) Phase-shift keying demodulator
RU2374776C2 (ru) Корреляционный приемник шумоподобных сигналов с минимальной частотной манипуляцией
EP0484914A2 (en) Demodulator and method for demodulating digital signals modulated by a minimum shift keying
JPH02284547A (ja) 直交信号復調装置
JPS58134563A (ja) 自動周波数制御回路
US2930891A (en) Receiving system for suppressed or reduced carrier waves with phase-locked synchronous detector
JPH01254040A (ja) 多相位相変調波用位相誤差検出器
US4455680A (en) Method and apparatus for receiving and tracking phase modulated signals
JPS644386B2 (ja)
JPH04207802A (ja) デジタル型fm信号復調装置