JPS58129792A - 多層パネル盤 - Google Patents
多層パネル盤Info
- Publication number
- JPS58129792A JPS58129792A JP58012590A JP1259083A JPS58129792A JP S58129792 A JPS58129792 A JP S58129792A JP 58012590 A JP58012590 A JP 58012590A JP 1259083 A JP1259083 A JP 1259083A JP S58129792 A JPS58129792 A JP S58129792A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- conductive layer
- panel board
- hole
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10287—Metal wires as connectors or conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10333—Individual female type metallic connector elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Connecting Device With Holders (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はパネル盤および電子部品を取り付けるためのソ
ケット端子に関する。 電子部品用の多層パネル盤は導電性および絶縁性の層を
重ねたものであって一方の導電性の層は電圧を支持し他
方の導電性の層は接地されている。 絶縁性の層の取り付は孔の中に保持される巻線型のソケ
ット端子はその一端に電子部品の線を挿入するためのソ
ケットど他端に接続を行うために線を巻くためのポスト
を有している。 米国特許第４，００４，１９６号明細書は３つの導電層
と２つの絶縁層を有する多層巻線盤を開示している。頂
部の導電層の部分は巻線型のソケット端子を取り付ける
ために切り取られてそのヘッドを絶縁層と同じ高さにさ
れているが導電層とは接触していｆＩ
ケット端子に関する。 電子部品用の多層パネル盤は導電性および絶縁性の層を
重ねたものであって一方の導電性の層は電圧を支持し他
方の導電性の層は接地されている。 絶縁性の層の取り付は孔の中に保持される巻線型のソケ
ット端子はその一端に電子部品の線を挿入するためのソ
ケットど他端に接続を行うために線を巻くためのポスト
を有している。 米国特許第４，００４，１９６号明細書は３つの導電層
と２つの絶縁層を有する多層巻線盤を開示している。頂
部の導電層の部分は巻線型のソケット端子を取り付ける
ために切り取られてそのヘッドを絶縁層と同じ高さにさ
れているが導電層とは接触していｆＩ
【い。米国特許第
３，５８６．［’ｌ ００号公報および同第３，８９５
，４３５号公報は多層盤パネルの導電層を接続するため
の打抜き孔を開示している。米国特許第３，８９５，４
３５号公報において）ξネル・サンドイッチ（ｐａｒｉ
ｅｌ ｓａｎｄｗｊｃｈ ）は一対の埋め込まれた導電
層を包含しておりそれらの層の間には接地層を有してい
てさらにサンｌ−’イツチの露出した表面には別の２つ
の接地層を有している。 米国特許第３，７４８，６３４号公報および同第３．７
８４，９６５号公報はヘット８を有する巻線型ソケット
端子を開示している。米国特許第３，７４８，６３４号
公報のものはヘッドがテーパ状になされている３、しか
しながら既知のパネル盤は高速（例えば５ｃｈｏｔｔｋ
ｙ ）ロジック回路の巻線接続に対しては適当ではない
。そのような回路は代表的な盤におけろ動力ラインの電
流支持容量が受は入れることができる値よりも大きな動
力を消費する。そのような盤の電圧供給源および接地復
帰の間の分布ギヤ・ξシタンスの大きさは一般的にその
ような回路のスイッチング・シグナル（ｓｗｊ ｔｃｈ
ｊｎｇｓｊ胛］）の電源ラインのス・ぐイク（ｓｐｊｋ
ｅ’）の発生を防１１−するには小さすぎろ。非常に速
いスイッチング速度においてはロジック回路と動力端子
の間のワイヤ・リ−ト’ （ｗｊｒｅ １ｅａｄ ）は
望ましくない高インダクタンス・レベルをもたらす。 一般的に言って、一つの観点において、本発明は第１の
電圧を支持し他の第２の電圧を支持するための第２のお
よび第３の電気的導電性の層の間に配置されろ第１の導
電性の層と、第１の導電層と第２および第３の導電層の
間に大きな分配されたキャパシタンスを生じさせるに十
分な小さな距離によって第］の導電層を第２および第３
の導電層から分離する第１および第２の絶縁層と、を有
する多層パネル盤として特徴づけられる。好ましい実施
例においては、第１の導電層の反対側の第２の導電層の
側に位置し、同様に第１の電圧を支持しさらに第３の絶
縁層によって第４の導電層から分離される第４の導電層
；第１の導電層を第２および第３の導電層から分離して
いる距離は約０１２７顧と約０．２２９ ｍｍの間であ
り；第２の電圧は接地し×ルであり；大きな分布キャパ
シタンスは少くともＱ、０２μＦであり；第１および第
４の導電層は規則的に隔置された導電電圧路によって電
気的に接続され、また第２および第３の導電層は規則的
に隔置された導電性の接地路によって電気的に接続され
て盤のキャパシティを支持する電流の増加および盤にわ
たる抵抗の減少が行われさらに第２および第３の導電層
の全ての点で第２の電圧を均等に維持しかつ第１および
第４の導電層の全ての点で第１の電圧を均等に維持し；
導電路は盤の第１．第２．第３および第４の導電層と第
１゜第２および第３の絶縁層とを貫通する規則的に分布
した孔であり、孔の内側面には電気的に導電性のメッキ
がなされ、導電路の第２の群のための孔およびメッキは
メッキが電気的に第１および第４の導電層を接続しかつ
第２の導電層から電気的に絶縁されるように配置され、
さらに導電路の第２の群のための孔およびメッキはメッ
キが第２と第３の導電層を電気的に接続しかつ第１の導
電層から電気的に絶縁されるように配置され；さらに孔
は横列および縦列をなして配列され、各々の横列の１つ
おきの孔は導電路の第１の群に属し、横列の残余の介在
する孔は導電路の第２の群に属し、各々の縦列の１つお
きの孔は導電路の第１の群に属し、縦列の残余の介在す
る孔は導電路の第２の群に属し、これによっていかなる
２リートゝの電子的構成要素も横列あるいは縦列に対し
て平行に配向される盤上のいかなる部分にも取り伺ける
ことができかつリート８の一方は導電路の第１の群にま
たリードの他方は導電路の第２の群に接続することがで
きる。 他の観点において、本発明は導電層および導電層に取り
付けられろ絶縁層を有していて；絶縁層は端子を保持す
るための多数の円形の取り付は孔を有し；導電層は取り
付は孔に対応しかつ取り付は孔と同軸でさらに対応する
取り付は孔よりもわずかに大きな直径を有していて盤に
わたって隔置される円形の多数の空隙孔を有しており；
導電層は空隙孔の間の空間を伸長し；したがって導電層
のインダクタンスは最小化されかつ端子と導電層の間の
接触が防止されている；電気端子を保持するためのパネ
ル盤として特長づけられろ。好ましい実施例においては
、各々の空隙孔と対応する取り付は孔との直径の差は０
．８８９ ｍｍ以下である。 他の観点から、本発明は、結線をせずにパネル盤に取り
付けられろ電気端子を盤の導電層に電気的に接続１−る
ための装置であって、この装置は端子を保持するための
取り付は孔を有する盤内の絶縁層と；通常は端子を導電
層から絶縁するだめの取り付は孔と同軸になされかつ取
り付は孔よりもわずかに大きな直径を有する導電層の中
の間隙孔と；端子を導電層に直接電気的に接続するよう
に位置決めされる導電性のリングと；がら成っている。 好ましい実施例において、端子は取り伺は孔の中に保持
される軸および絶縁層と導電層を超えて突出するヘラｌ
−” Ｔなわち巻線ポストとを有しておりさらにヘッド
の周りに取り伺けられてヘットゝと導電層とに接触する
かあるいはポストの周りに取り付けられてポストと導電
層とに接触１−るリングが設けられろ。２つの接地層の
間の電圧層の近接した間隔は広い分布キャパシタンスを
提供しく多くの不連続の絶縁キャパシタを必要とせずに
）これによってスイッチング・シグナルによる動力ライ
ンにおけるボルテージ・スパイク（ｖｏｌｌ；ａｇｅ
５ｐｊｋｅ）の発生を防Ｖにしている。 取り付けられた端子を表すために電圧および接地層を切
り離さなければならない孔の直径を減少することは、各
層にわたる電圧の均一性を改善し、導電層のインダクタ
ンスを減少しさらに高周波数を与えるときの盤のインピ
ーダンス特性を改善する。＃にわたって分布する多数の
点において接地層と電圧層を互に電気的に結ぶことは各
々の電圧層のすべての点におけろ均一な電圧レベルと両
方の接地層上のすべての点における均一な接地を確実に
しさらに盤の電流支持容量を倍加しまた盤にわたる抵抗
を半減する。ソケット端子に近接する貫通孔の配置は別
々のキャパシタが取り付けられる集積回路に接近して接
続されることを可能にする。接地および入力の貫通孔の
パターンはキャパシタが盤の横方向または縦方向に取り
伺けられることを許容する。ソケット端子の隣接する縦
列の接近した配置は構成要素を密に取り付けろことを許
容ししたがって接続線の長さを短くすることができる。 リング・コネクタはソケット端子の電圧および接地への
直接接続を巻線接続を用いずに可能とする。巻線接続は
線の長さおよび巻きによる固有のインダクタンスのため
に高速スイッチングを妨げる。この盤は高速ロジック回
路を扱うことができる。 ソケット端子は構成要素のピンの挿入を容易にする大き
な径のヘットゝを有しているが、端子ヘッドと端子シャ
フトの間の連結部の形状が電圧層との電気的な短絡を防
止している。頂部の電圧層あるいは底部の接地層はリン
グ・コネクタを用いてどのソケット端子にも直接接続す
ることかできる。 本発明の他の有利性および特徴は以下の実施例の説明お
よび頭書の特許請求の範囲から明かになるであろう。 第１図を参照すると多層・ξネル盤１０は巻線ソケット
端子のグリッド・パターン１２とデュアル・インライン
・パッケージ（Ｄｕａｌ ｊｎ−Ｈｎｅ ｐｑｃｋａｇ
ｅ：ＤＩＰＳ）および他の構成要素（図示せず）に含ま
れる通常の集積回路を取り付けかつ電気的にＮＩｎ接続
するためのメッキ孔とを有している。 第２図を参照するとパネル盤１０は電圧源■（図示せず
）に接続される２つの銅製電圧プレート１４および１８
とアース（図示せず）に接続される２つの銅製接地プレ
ート１６および２０とを有している。プレートｌ／１．
．１６．１８および２０はそれぞれ０．０６４ ｍｍ乃
至３．０７４ ｍｍの厚み（代表的には０．０６９市）
を有するのが好ましくさらにそれらのプレートは図示の
如く３つのガラス・エポキシ製絶縁プレー）２２．２４
および２６によって分離される。エポキシ層２４および
２６は電圧プレート１８と接地プレート１６および２０
との間に約０．０３ｆＺＦ程度の大きな配線電気容量を
確立てろために十分に薄くなされその厚みの範囲は好ま
しくは０，１．２７＋＋＋ｍ乃至０．２２９ ｍｍであ
って代表的には０．２ Ｑ ３闘である。エポキシ層２
２は好ましくは２．５４０ ｍｍ乃至２．６４２ｍｍの
間の範囲であって代表的には２．５９１朋が望ましい。 第３図を参照すると電圧プレート１４および１８が打抜
きの電圧孔２８（板１０にわたって規則的に配列されろ
）を通じて電気的に接続されている。 同様にして接地プレート］６および２０がメッキされた
接地孔３０（同様にして盤１０上に規則的に配列されろ
）を通じて電気的に接続されている。 このようにして電圧プレート１４および１８の上の丁べ
ての点は均等な電圧■に保たれ一方接地プレート１６お
よび２０上の全ての点は均一に接地されている。単一の
電圧プレート又は単一の接地プレートを有する盤に比較
してこの盤１０は盤の電気容量を運ぶ電流は２倍となり
また盤にわたっての抵抗は半分になる。 第４図を参照すると各々のメッキされた電圧孔２８は銅
メッキのスリーブ４０を有していてこの銅メッキはエポ
キシの中の孔部分４２ 、４４および４６と電圧プレー
ト１４および１８の中の孔４８および５０から成る孔の
１７旧１１１１を覆っている。孔４８および５０の直径
は好ましくは０．９９１ ｍｍ乃至１１２５ｙｎｍの範
囲であって代表的には１．０４１ ｍｍであり孔部分４
２．４．４および４６の直径よりも小さい。接地プレー
ト１６および２０の中の孔５２および５４は直径におい
て孔部分４２および４６よりも大きく好ましくは２．１
５９ｍｍ乃至２．２８６龍の範囲であって代表的には２
．２１０ｍｍである。スリーブ１０はしたがって電圧プ
レート１４および１８を電気的に接続するが接地プレー
ト１６および２０からは電気的に絶縁される・。スリー
ブ／ＩＯの内側孔５６は直径において０．８６４ ｚｌ
ｌ乃至１０１６朋の範囲が好ましく代表的にはＣＪ、９
４０ｍｍである。スリーブ４０の銅メッキは図示の如く
プレート１４の表面にわたって伸長しこの部分における
厚さは約０．０７６ｍｍである。 第５図を参照すると各々のメッキされた接地孔３０は同
様にして銅メッキのスリーブ７０を有しておりこのスリ
ーブは接地プレート］６および２０を電気的に接続する
が電圧プレート１４および１８からは電気的に絶縁され
る。その理由は孔７２および７４の直径は孔部分７６．
７８および８０の直径よりも小さく、孔部分７６．７８
および８０の直径は孔８２および８４の直径よりも小さ
いからである。スリーブ７０の銅メッキは図示の如くプ
レート２０の表面にわたって伸長しこの部分における厚
みは約０．０７６ｍｍである。直径における関係で言え
ば孔７２および７４は孔４８および５０と同様であり；
孔８２および８４は孔５２および５４と同様であり；孔
部分７６．７８および８０は孔部分４２．４４および４
６と同様であり；孔８６は孔５６と同様である。 メッキされた接地孔およびメッキされた電圧孔の密度は
両方共パネル盤にわたって６．５ｃｘ２当り約４個であ
る。 再び第３図を参照するとグリッド８・パターン１２はメ
ッキされた電圧孔２８および接地孔３０と、・ξネル盤
】０の孔（図示せず）に取り伺けられる巻き線ソケット
端子１１８．１２０および１２２と、の規則的な配列を
有している。 第６図を参照するとニッケル基体上に金メッキを施した
半硬性の黄銅で作られた各々の巻線ソケット端子がその
一端に巻線を保持して電気的な接続を行うための所定の
長さくこの例では８８９ｍｍ乃至１３．９７ｍｍ ）を
有するＱ、６３５ ｍｍ角の中実の棒１３２を持ってい
る。端子１３０の他端では丸い部分１３４がＤＴＰある
いは他の構成要素の導線の挿入を容易に−ｒるためのテ
ーパ部１３８に向って開口しているソケット部１３６を
有している。ソケット・ヘット８１４０ハテ−ハ領域１
４２を有していてこのテーパ領域は一方の径（この例で
は１．．７８８ ｍｍ乃至２．１３４ｍｍの範囲；代表
的には１．８２９ｍｍ）から他方の径（この例では１．
５２４ｍｍ乃至１．６２６１ｍの範囲；代表的には１．
５７５ｍｍ）に向ってテーパがついている。テーパ領域
１４２は平坦な着座部分１４３で終っていてこの着座部
分１４３は端子１３０が取り付けられた時にパネル盤１
０の表面と係合する。軸１４４はパネル盤１０の孔の中
に収まりまたこぷ領域１４６は孔の中でのきつい接触装
着を確実にしている。テーパ領域１４２は構成要素の導
線およびビンの挿入を容易にする大きな直径のヘッド４
０を用いろことを許容する。テーパ領域１４２は段付き
にすることかできまた端子１３０がパネル盤１０の中に
取り付けられた時にヘットゝ４０とプレート１４との間
の短絡を阻止するものであればテーパ領域はどのような
他の形態も取ることができろ。 各々の巻線ソケット端子１．３０は汎用、接地あるいは
入力の３つの形態のうちの１つの形態でパネル盤１０に
取り伺けられる。第７，８図および第９図を参照すると
前述の３つの形態で巻線ソケット端子］３０がパネル盤
１０の孔１５４の中に接触して装着されている。 第７図を参照すると、汎用の装着形態において、好まし
くは１．４２２ｍｍの直径を有する孔１５４（望ましい
直径範囲は１，３９７．、乃至１．４２２ ｍｍ ）が
パネル盤］０の全厚にわたって拡がりかつ端子］３０を
プレート１４，１．６．１８および２０から絶縁してい
るエポキシ領域を貫通して伸長している。この孔１５４
の中にはパネル盤１０の組み立て前に２．１５９１ｎｍ
乃至２．２６１ ｍｍの範囲の直径（この場合には２．
２１０ｍｍ ）を有１ろ円形の間隙孔１５８が切り込ま
れている。着座部］４３がエポキシ領域１５６に接して
乗っておりさらにテーパ領域］４２がヘッド１４０のプ
レート１４あるいはプレート１４５との短絡から防止し
ている。 第８図を参照すると接地型取り利は形態はエポキシ領域
１５６が接地プレート２０までしか延びていないことを
除けば第７図示の汎用型取り利は形態と同様である。プ
レート２０は好ましくは１．３９７ｍｍ乃至１．４２２
ｍｍの範囲の直径（この場合には１．４２２ｍｍ’）を
有する孔１６０をもっておりさらに端子１．’３０は接
地プレート２０に接していてかつハンダ】６２によって
接地プレート２０に電気的に接続されている。 第９図を参照すると入力型取り付は形態はエポキシ領域
１５６がプレート１４の底面から伸長していることを除
いて第７図示の汎用型取り付は形態と同様である。プレ
ート１４は好ましくは１３９７ｍｍ乃至１．４．２２
ｍｍの範囲の直径（この場合には１．４２２ｍｍ）を有
する孔１６４をもっておりさらに端子１３０はプレート
１／Ｉに接していてかつハンダ１６６によってプレート
１４に電気的に接続されている。 第１０図を参照すると汎用型形態で取り付けられろ端子
１３０は巻き線接続を必要とせずに銅リング１７０をヘ
ット５１４０およびメッキ部１４５に対してハンダ付け
することによって電圧■に接続されることができる。同
様にして第１１図を参照すると、汎用型形態で取り付け
られている端子１３０は巻線接続を必要とせずに銅リン
グ１７２をシャフト１４４およびメッキ部１６７ヘノ・
ンダ付はすることによってアースに直接接続することか
できろ。 再び第３図を参照すると、汎用端子１１８が縦列２２０
に配列されている。縦列２２０はまた対２２２の中に釦
み合わされていて各々の対２２２の中にｔ６いて２つの
縦列２２０は７．６２ｍｍの間隔で隔Ｒされるのが好ま
しい（望ましい範囲は７．５４４ｍｍ乃至７．６９６ｍ
ｍである。）縦列２２０において隣接する汎用端子は２
．４６４ ｍｍ乃至２．６１ （３ｖｒｖＩの範囲（好
ましくは２．５４龍）の範囲の間隔で隔置されさらに他
の縦列２２０の汎用型端子に関して整合されて横列２２
４を形成する。各々の対２２２の各々２つの縦列２２（
）の間には図示の如く配列される、接地メッキ孔３０と
、入力メッキ孔２８と、接岨巻線ソケット端子］２０と
、入力巻線ソケット端子１２２と、を有する中間の縦列
２２６が有る。各々の中間の縦列２２６は一方の隣接す
る縦列２２０から２．４６４ ηｌ＋ａ乃至２．６１６
ｍｍの範囲（この場合は２．５４ｍｍ）の距離をもって
隔置されかつ他方の隣接する縦列２２０からは５，００
４ ｔｔｒｍ乃至５．１．５６ｍｍの範囲の距離（この
場合は５．０８＋ＩＩｍ）をもって隔置されるのが好ま
しい。他の中間の縦軸２２６は端子および打抜孔の１つ
の配列を有しまた残りの中間の縦列２２６は図示の如く
第２の配列をイイしている。各々の対２２２の中の縦列
２２０間の間隔は通常のＤＩＰＳのビン間隔に適合１−
るように選択されるが各対２２２間の間隔は盤１０上に
取り付けられろＤＩＰＳの密度を最大限にするために最
小化される。 各々の中間の縦列２２６の配置および各々の縦列２２６
の中の入力および接地巻線ソケット端子１．２０，１２
２の配置は縦列２２０の方向かあるいは横列２２４の方
向［７妃向する個々の脱着されたキャパシタ（図示せず
）の取り付けを可能にしまたキャパシタが盤上に取り伺
けられたどのようなりＩＰに対ｌ〜ても極めて隣接（〜
て位置決めされろ。 盤１０の組み立てにあたっては、ガラス・エポキシの心
原料（両側面が銅箔に面している）がプレート１６およ
び１８を有する層２４になされる。 プレート１６はイメージ１−なわち像形成され、焼き付
けされさらにエツチングされて空隙孔５２を形成し；プ
レート］８はイメージされ、焼き付けされさらにエツチ
ングされて空隙孔８４を形成する。ガラス・エポキシの
心原料の第２の部片（−側面が銅箔に面している。）が
プレート１８に積層されて層２６およびプレート２０を
形成Ｉ７；ガラス・エポキシ心原料の第３の部片（−側
面が銅箔に面している）がプレート１６に積層されて層
２２およびプレート］４を形成てろ。つぎにプレート１
４およびプレート２０がイメージされ、＋１尭き付けさ
れさらにエツチングされて全ての孔４８゜５４．７４，
８２，１５８．］、６ｆ）および】６４を形成１″ろ。 積層されたアセンブリは次にメッキ孔を設はイ）場所を
トゝリルで回通される。ドリルは孔５０および７２に所
望されろ同一の径を有したものを使用されろ。積層され
たアセンブリの露出したｔ回の部分は耐酸性の物質で被
禰されまた穿孔された孔の中のガラス・工Ｈソキシは直
径４８および４２までエツチングされ孔４８，５（１，
７２および７４の周りのプレート１４．Ｊ６，１８およ
び２０を露出さぜる。 耐酸性物質が取り除かれろと孔は育通する。ソケット一
端子孔」５４は穿孔される。盤はイメージされ、焼き付
けされさらに電子メッキ、インク洗浄およびラウチング
化受けて最終の形態になる。 使用において、ＤＩＰＳおよび他の構成要素はそれらの
線を適宜に選択したソケット端子Ｊ１８゜Ｊ、２０およ
び１２２の中に挿入することによって盤の頂部に取り付
けられろかあるいはソケット端子Ｊ１．８，１２０およ
び１２２のポスト１３２の周りＩＣそれらの線を巻きつ
けることによって盤１０の下で接続されろ。端子１１８
、１２ｆｌ 、 １２２間の巻付は接続はポスト１３
２０周りに線を巻くことによってなされろ。電圧■がプ
レート１４および１８に接続サレ；プレート１６および
２０は接地される。 いかなる構成要素がピン挿入を行ってもまた巻線を行っ
てもそれが端子１２０になされれば丁べての端子１２０
は自動的に接地されまた端子１２２になされればすべて
の端子１２２は自動的に電圧Ｖを入力される。さらにど
の汎用端子１１８も）・ンダ・リング１７２および１７
０を取り付けることによってそれぞれ接地または電圧Ｖ
に接続される。
３，５８６．［’ｌ ００号公報および同第３，８９５
，４３５号公報は多層盤パネルの導電層を接続するため
の打抜き孔を開示している。米国特許第３，８９５，４
３５号公報において）ξネル・サンドイッチ（ｐａｒｉ
ｅｌ ｓａｎｄｗｊｃｈ ）は一対の埋め込まれた導電
層を包含しておりそれらの層の間には接地層を有してい
てさらにサンｌ−’イツチの露出した表面には別の２つ
の接地層を有している。 米国特許第３，７４８，６３４号公報および同第３．７
８４，９６５号公報はヘット８を有する巻線型ソケット
端子を開示している。米国特許第３，７４８，６３４号
公報のものはヘッドがテーパ状になされている３、しか
しながら既知のパネル盤は高速（例えば５ｃｈｏｔｔｋ
ｙ ）ロジック回路の巻線接続に対しては適当ではない
。そのような回路は代表的な盤におけろ動力ラインの電
流支持容量が受は入れることができる値よりも大きな動
力を消費する。そのような盤の電圧供給源および接地復
帰の間の分布ギヤ・ξシタンスの大きさは一般的にその
ような回路のスイッチング・シグナル（ｓｗｊ ｔｃｈ
ｊｎｇｓｊ胛］）の電源ラインのス・ぐイク（ｓｐｊｋ
ｅ’）の発生を防１１−するには小さすぎろ。非常に速
いスイッチング速度においてはロジック回路と動力端子
の間のワイヤ・リ−ト’ （ｗｊｒｅ １ｅａｄ ）は
望ましくない高インダクタンス・レベルをもたらす。 一般的に言って、一つの観点において、本発明は第１の
電圧を支持し他の第２の電圧を支持するための第２のお
よび第３の電気的導電性の層の間に配置されろ第１の導
電性の層と、第１の導電層と第２および第３の導電層の
間に大きな分配されたキャパシタンスを生じさせるに十
分な小さな距離によって第］の導電層を第２および第３
の導電層から分離する第１および第２の絶縁層と、を有
する多層パネル盤として特徴づけられる。好ましい実施
例においては、第１の導電層の反対側の第２の導電層の
側に位置し、同様に第１の電圧を支持しさらに第３の絶
縁層によって第４の導電層から分離される第４の導電層
；第１の導電層を第２および第３の導電層から分離して
いる距離は約０１２７顧と約０．２２９ ｍｍの間であ
り；第２の電圧は接地し×ルであり；大きな分布キャパ
シタンスは少くともＱ、０２μＦであり；第１および第
４の導電層は規則的に隔置された導電電圧路によって電
気的に接続され、また第２および第３の導電層は規則的
に隔置された導電性の接地路によって電気的に接続され
て盤のキャパシティを支持する電流の増加および盤にわ
たる抵抗の減少が行われさらに第２および第３の導電層
の全ての点で第２の電圧を均等に維持しかつ第１および
第４の導電層の全ての点で第１の電圧を均等に維持し；
導電路は盤の第１．第２．第３および第４の導電層と第
１゜第２および第３の絶縁層とを貫通する規則的に分布
した孔であり、孔の内側面には電気的に導電性のメッキ
がなされ、導電路の第２の群のための孔およびメッキは
メッキが電気的に第１および第４の導電層を接続しかつ
第２の導電層から電気的に絶縁されるように配置され、
さらに導電路の第２の群のための孔およびメッキはメッ
キが第２と第３の導電層を電気的に接続しかつ第１の導
電層から電気的に絶縁されるように配置され；さらに孔
は横列および縦列をなして配列され、各々の横列の１つ
おきの孔は導電路の第１の群に属し、横列の残余の介在
する孔は導電路の第２の群に属し、各々の縦列の１つお
きの孔は導電路の第１の群に属し、縦列の残余の介在す
る孔は導電路の第２の群に属し、これによっていかなる
２リートゝの電子的構成要素も横列あるいは縦列に対し
て平行に配向される盤上のいかなる部分にも取り伺ける
ことができかつリート８の一方は導電路の第１の群にま
たリードの他方は導電路の第２の群に接続することがで
きる。 他の観点において、本発明は導電層および導電層に取り
付けられろ絶縁層を有していて；絶縁層は端子を保持す
るための多数の円形の取り付は孔を有し；導電層は取り
付は孔に対応しかつ取り付は孔と同軸でさらに対応する
取り付は孔よりもわずかに大きな直径を有していて盤に
わたって隔置される円形の多数の空隙孔を有しており；
導電層は空隙孔の間の空間を伸長し；したがって導電層
のインダクタンスは最小化されかつ端子と導電層の間の
接触が防止されている；電気端子を保持するためのパネ
ル盤として特長づけられろ。好ましい実施例においては
、各々の空隙孔と対応する取り付は孔との直径の差は０
．８８９ ｍｍ以下である。 他の観点から、本発明は、結線をせずにパネル盤に取り
付けられろ電気端子を盤の導電層に電気的に接続１−る
ための装置であって、この装置は端子を保持するための
取り付は孔を有する盤内の絶縁層と；通常は端子を導電
層から絶縁するだめの取り付は孔と同軸になされかつ取
り付は孔よりもわずかに大きな直径を有する導電層の中
の間隙孔と；端子を導電層に直接電気的に接続するよう
に位置決めされる導電性のリングと；がら成っている。 好ましい実施例において、端子は取り伺は孔の中に保持
される軸および絶縁層と導電層を超えて突出するヘラｌ
−” Ｔなわち巻線ポストとを有しておりさらにヘッド
の周りに取り伺けられてヘットゝと導電層とに接触する
かあるいはポストの周りに取り付けられてポストと導電
層とに接触１−るリングが設けられろ。２つの接地層の
間の電圧層の近接した間隔は広い分布キャパシタンスを
提供しく多くの不連続の絶縁キャパシタを必要とせずに
）これによってスイッチング・シグナルによる動力ライ
ンにおけるボルテージ・スパイク（ｖｏｌｌ；ａｇｅ
５ｐｊｋｅ）の発生を防Ｖにしている。 取り付けられた端子を表すために電圧および接地層を切
り離さなければならない孔の直径を減少することは、各
層にわたる電圧の均一性を改善し、導電層のインダクタ
ンスを減少しさらに高周波数を与えるときの盤のインピ
ーダンス特性を改善する。＃にわたって分布する多数の
点において接地層と電圧層を互に電気的に結ぶことは各
々の電圧層のすべての点におけろ均一な電圧レベルと両
方の接地層上のすべての点における均一な接地を確実に
しさらに盤の電流支持容量を倍加しまた盤にわたる抵抗
を半減する。ソケット端子に近接する貫通孔の配置は別
々のキャパシタが取り付けられる集積回路に接近して接
続されることを可能にする。接地および入力の貫通孔の
パターンはキャパシタが盤の横方向または縦方向に取り
伺けられることを許容する。ソケット端子の隣接する縦
列の接近した配置は構成要素を密に取り付けろことを許
容ししたがって接続線の長さを短くすることができる。 リング・コネクタはソケット端子の電圧および接地への
直接接続を巻線接続を用いずに可能とする。巻線接続は
線の長さおよび巻きによる固有のインダクタンスのため
に高速スイッチングを妨げる。この盤は高速ロジック回
路を扱うことができる。 ソケット端子は構成要素のピンの挿入を容易にする大き
な径のヘットゝを有しているが、端子ヘッドと端子シャ
フトの間の連結部の形状が電圧層との電気的な短絡を防
止している。頂部の電圧層あるいは底部の接地層はリン
グ・コネクタを用いてどのソケット端子にも直接接続す
ることかできる。 本発明の他の有利性および特徴は以下の実施例の説明お
よび頭書の特許請求の範囲から明かになるであろう。 第１図を参照すると多層・ξネル盤１０は巻線ソケット
端子のグリッド・パターン１２とデュアル・インライン
・パッケージ（Ｄｕａｌ ｊｎ−Ｈｎｅ ｐｑｃｋａｇ
ｅ：ＤＩＰＳ）および他の構成要素（図示せず）に含ま
れる通常の集積回路を取り付けかつ電気的にＮＩｎ接続
するためのメッキ孔とを有している。 第２図を参照するとパネル盤１０は電圧源■（図示せず
）に接続される２つの銅製電圧プレート１４および１８
とアース（図示せず）に接続される２つの銅製接地プレ
ート１６および２０とを有している。プレートｌ／１．
．１６．１８および２０はそれぞれ０．０６４ ｍｍ乃
至３．０７４ ｍｍの厚み（代表的には０．０６９市）
を有するのが好ましくさらにそれらのプレートは図示の
如く３つのガラス・エポキシ製絶縁プレー）２２．２４
および２６によって分離される。エポキシ層２４および
２６は電圧プレート１８と接地プレート１６および２０
との間に約０．０３ｆＺＦ程度の大きな配線電気容量を
確立てろために十分に薄くなされその厚みの範囲は好ま
しくは０，１．２７＋＋＋ｍ乃至０．２２９ ｍｍであ
って代表的には０．２ Ｑ ３闘である。エポキシ層２
２は好ましくは２．５４０ ｍｍ乃至２．６４２ｍｍの
間の範囲であって代表的には２．５９１朋が望ましい。 第３図を参照すると電圧プレート１４および１８が打抜
きの電圧孔２８（板１０にわたって規則的に配列されろ
）を通じて電気的に接続されている。 同様にして接地プレート］６および２０がメッキされた
接地孔３０（同様にして盤１０上に規則的に配列されろ
）を通じて電気的に接続されている。 このようにして電圧プレート１４および１８の上の丁べ
ての点は均等な電圧■に保たれ一方接地プレート１６お
よび２０上の全ての点は均一に接地されている。単一の
電圧プレート又は単一の接地プレートを有する盤に比較
してこの盤１０は盤の電気容量を運ぶ電流は２倍となり
また盤にわたっての抵抗は半分になる。 第４図を参照すると各々のメッキされた電圧孔２８は銅
メッキのスリーブ４０を有していてこの銅メッキはエポ
キシの中の孔部分４２ 、４４および４６と電圧プレー
ト１４および１８の中の孔４８および５０から成る孔の
１７旧１１１１を覆っている。孔４８および５０の直径
は好ましくは０．９９１ ｍｍ乃至１１２５ｙｎｍの範
囲であって代表的には１．０４１ ｍｍであり孔部分４
２．４．４および４６の直径よりも小さい。接地プレー
ト１６および２０の中の孔５２および５４は直径におい
て孔部分４２および４６よりも大きく好ましくは２．１
５９ｍｍ乃至２．２８６龍の範囲であって代表的には２
．２１０ｍｍである。スリーブ１０はしたがって電圧プ
レート１４および１８を電気的に接続するが接地プレー
ト１６および２０からは電気的に絶縁される・。スリー
ブ／ＩＯの内側孔５６は直径において０．８６４ ｚｌ
ｌ乃至１０１６朋の範囲が好ましく代表的にはＣＪ、９
４０ｍｍである。スリーブ４０の銅メッキは図示の如く
プレート１４の表面にわたって伸長しこの部分における
厚さは約０．０７６ｍｍである。 第５図を参照すると各々のメッキされた接地孔３０は同
様にして銅メッキのスリーブ７０を有しておりこのスリ
ーブは接地プレート］６および２０を電気的に接続する
が電圧プレート１４および１８からは電気的に絶縁され
る。その理由は孔７２および７４の直径は孔部分７６．
７８および８０の直径よりも小さく、孔部分７６．７８
および８０の直径は孔８２および８４の直径よりも小さ
いからである。スリーブ７０の銅メッキは図示の如くプ
レート２０の表面にわたって伸長しこの部分における厚
みは約０．０７６ｍｍである。直径における関係で言え
ば孔７２および７４は孔４８および５０と同様であり；
孔８２および８４は孔５２および５４と同様であり；孔
部分７６．７８および８０は孔部分４２．４４および４
６と同様であり；孔８６は孔５６と同様である。 メッキされた接地孔およびメッキされた電圧孔の密度は
両方共パネル盤にわたって６．５ｃｘ２当り約４個であ
る。 再び第３図を参照するとグリッド８・パターン１２はメ
ッキされた電圧孔２８および接地孔３０と、・ξネル盤
】０の孔（図示せず）に取り伺けられる巻き線ソケット
端子１１８．１２０および１２２と、の規則的な配列を
有している。 第６図を参照するとニッケル基体上に金メッキを施した
半硬性の黄銅で作られた各々の巻線ソケット端子がその
一端に巻線を保持して電気的な接続を行うための所定の
長さくこの例では８８９ｍｍ乃至１３．９７ｍｍ ）を
有するＱ、６３５ ｍｍ角の中実の棒１３２を持ってい
る。端子１３０の他端では丸い部分１３４がＤＴＰある
いは他の構成要素の導線の挿入を容易に−ｒるためのテ
ーパ部１３８に向って開口しているソケット部１３６を
有している。ソケット・ヘット８１４０ハテ−ハ領域１
４２を有していてこのテーパ領域は一方の径（この例で
は１．．７８８ ｍｍ乃至２．１３４ｍｍの範囲；代表
的には１．８２９ｍｍ）から他方の径（この例では１．
５２４ｍｍ乃至１．６２６１ｍの範囲；代表的には１．
５７５ｍｍ）に向ってテーパがついている。テーパ領域
１４２は平坦な着座部分１４３で終っていてこの着座部
分１４３は端子１３０が取り付けられた時にパネル盤１
０の表面と係合する。軸１４４はパネル盤１０の孔の中
に収まりまたこぷ領域１４６は孔の中でのきつい接触装
着を確実にしている。テーパ領域１４２は構成要素の導
線およびビンの挿入を容易にする大きな直径のヘッド４
０を用いろことを許容する。テーパ領域１４２は段付き
にすることかできまた端子１３０がパネル盤１０の中に
取り付けられた時にヘットゝ４０とプレート１４との間
の短絡を阻止するものであればテーパ領域はどのような
他の形態も取ることができろ。 各々の巻線ソケット端子１．３０は汎用、接地あるいは
入力の３つの形態のうちの１つの形態でパネル盤１０に
取り伺けられる。第７，８図および第９図を参照すると
前述の３つの形態で巻線ソケット端子］３０がパネル盤
１０の孔１５４の中に接触して装着されている。 第７図を参照すると、汎用の装着形態において、好まし
くは１．４２２ｍｍの直径を有する孔１５４（望ましい
直径範囲は１，３９７．、乃至１．４２２ ｍｍ ）が
パネル盤］０の全厚にわたって拡がりかつ端子］３０を
プレート１４，１．６．１８および２０から絶縁してい
るエポキシ領域を貫通して伸長している。この孔１５４
の中にはパネル盤１０の組み立て前に２．１５９１ｎｍ
乃至２．２６１ ｍｍの範囲の直径（この場合には２．
２１０ｍｍ ）を有１ろ円形の間隙孔１５８が切り込ま
れている。着座部］４３がエポキシ領域１５６に接して
乗っておりさらにテーパ領域］４２がヘッド１４０のプ
レート１４あるいはプレート１４５との短絡から防止し
ている。 第８図を参照すると接地型取り利は形態はエポキシ領域
１５６が接地プレート２０までしか延びていないことを
除けば第７図示の汎用型取り利は形態と同様である。プ
レート２０は好ましくは１．３９７ｍｍ乃至１．４２２
ｍｍの範囲の直径（この場合には１．４２２ｍｍ’）を
有する孔１６０をもっておりさらに端子１．’３０は接
地プレート２０に接していてかつハンダ】６２によって
接地プレート２０に電気的に接続されている。 第９図を参照すると入力型取り付は形態はエポキシ領域
１５６がプレート１４の底面から伸長していることを除
いて第７図示の汎用型取り付は形態と同様である。プレ
ート１４は好ましくは１３９７ｍｍ乃至１．４．２２
ｍｍの範囲の直径（この場合には１．４２２ｍｍ）を有
する孔１６４をもっておりさらに端子１３０はプレート
１／Ｉに接していてかつハンダ１６６によってプレート
１４に電気的に接続されている。 第１０図を参照すると汎用型形態で取り付けられろ端子
１３０は巻き線接続を必要とせずに銅リング１７０をヘ
ット５１４０およびメッキ部１４５に対してハンダ付け
することによって電圧■に接続されることができる。同
様にして第１１図を参照すると、汎用型形態で取り付け
られている端子１３０は巻線接続を必要とせずに銅リン
グ１７２をシャフト１４４およびメッキ部１６７ヘノ・
ンダ付はすることによってアースに直接接続することか
できろ。 再び第３図を参照すると、汎用端子１１８が縦列２２０
に配列されている。縦列２２０はまた対２２２の中に釦
み合わされていて各々の対２２２の中にｔ６いて２つの
縦列２２０は７．６２ｍｍの間隔で隔Ｒされるのが好ま
しい（望ましい範囲は７．５４４ｍｍ乃至７．６９６ｍ
ｍである。）縦列２２０において隣接する汎用端子は２
．４６４ ｍｍ乃至２．６１ （３ｖｒｖＩの範囲（好
ましくは２．５４龍）の範囲の間隔で隔置されさらに他
の縦列２２０の汎用型端子に関して整合されて横列２２
４を形成する。各々の対２２２の各々２つの縦列２２（
）の間には図示の如く配列される、接地メッキ孔３０と
、入力メッキ孔２８と、接岨巻線ソケット端子］２０と
、入力巻線ソケット端子１２２と、を有する中間の縦列
２２６が有る。各々の中間の縦列２２６は一方の隣接す
る縦列２２０から２．４６４ ηｌ＋ａ乃至２．６１６
ｍｍの範囲（この場合は２．５４ｍｍ）の距離をもって
隔置されかつ他方の隣接する縦列２２０からは５，００
４ ｔｔｒｍ乃至５．１．５６ｍｍの範囲の距離（この
場合は５．０８＋ＩＩｍ）をもって隔置されるのが好ま
しい。他の中間の縦軸２２６は端子および打抜孔の１つ
の配列を有しまた残りの中間の縦列２２６は図示の如く
第２の配列をイイしている。各々の対２２２の中の縦列
２２０間の間隔は通常のＤＩＰＳのビン間隔に適合１−
るように選択されるが各対２２２間の間隔は盤１０上に
取り付けられろＤＩＰＳの密度を最大限にするために最
小化される。 各々の中間の縦列２２６の配置および各々の縦列２２６
の中の入力および接地巻線ソケット端子１．２０，１２
２の配置は縦列２２０の方向かあるいは横列２２４の方
向［７妃向する個々の脱着されたキャパシタ（図示せず
）の取り付けを可能にしまたキャパシタが盤上に取り伺
けられたどのようなりＩＰに対ｌ〜ても極めて隣接（〜
て位置決めされろ。 盤１０の組み立てにあたっては、ガラス・エポキシの心
原料（両側面が銅箔に面している）がプレート１６およ
び１８を有する層２４になされる。 プレート１６はイメージ１−なわち像形成され、焼き付
けされさらにエツチングされて空隙孔５２を形成し；プ
レート］８はイメージされ、焼き付けされさらにエツチ
ングされて空隙孔８４を形成する。ガラス・エポキシの
心原料の第２の部片（−側面が銅箔に面している。）が
プレート１８に積層されて層２６およびプレート２０を
形成Ｉ７；ガラス・エポキシ心原料の第３の部片（−側
面が銅箔に面している）がプレート１６に積層されて層
２２およびプレート］４を形成てろ。つぎにプレート１
４およびプレート２０がイメージされ、＋１尭き付けさ
れさらにエツチングされて全ての孔４８゜５４．７４，
８２，１５８．］、６ｆ）および】６４を形成１″ろ。 積層されたアセンブリは次にメッキ孔を設はイ）場所を
トゝリルで回通される。ドリルは孔５０および７２に所
望されろ同一の径を有したものを使用されろ。積層され
たアセンブリの露出したｔ回の部分は耐酸性の物質で被
禰されまた穿孔された孔の中のガラス・工Ｈソキシは直
径４８および４２までエツチングされ孔４８，５（１，
７２および７４の周りのプレート１４．Ｊ６，１８およ
び２０を露出さぜる。 耐酸性物質が取り除かれろと孔は育通する。ソケット一
端子孔」５４は穿孔される。盤はイメージされ、焼き付
けされさらに電子メッキ、インク洗浄およびラウチング
化受けて最終の形態になる。 使用において、ＤＩＰＳおよび他の構成要素はそれらの
線を適宜に選択したソケット端子Ｊ１８゜Ｊ、２０およ
び１２２の中に挿入することによって盤の頂部に取り付
けられろかあるいはソケット端子Ｊ１．８，１２０およ
び１２２のポスト１３２の周りＩＣそれらの線を巻きつ
けることによって盤１０の下で接続されろ。端子１１８
、１２ｆｌ 、 １２２間の巻付は接続はポスト１３
２０周りに線を巻くことによってなされろ。電圧■がプ
レート１４および１８に接続サレ；プレート１６および
２０は接地される。 いかなる構成要素がピン挿入を行ってもまた巻線を行っ
てもそれが端子１２０になされれば丁べての端子１２０
は自動的に接地されまた端子１２２になされればすべて
の端子１２２は自動的に電圧Ｖを入力される。さらにど
の汎用端子１１８も）・ンダ・リング１７２および１７
０を取り付けることによってそれぞれ接地または電圧Ｖ
に接続される。
第１図は多層パネル盤の頂部の平面図であって巻線ソケ
ット端子とメッキ孔のグリッド・パターンの代表的な部
分を示す３、第２図は第３図の盤のＡ−Ａ’に沿った拡
大断面図、第３図は第１図の部分を示す斜視図、第４（
シ１は第３図の線Ｆ−Ｆ’に沿った断面図であって入力
メッキ孔の形態な示す。 第５図は第３図の線Ｅ−Ｅ’に沿った断面図であって接
地メッキ孔の形態を示″１″。第６図は第３図の巻線ソ
ケット端子を示す斜視図、第７図は第３図の線Ｂ〜Ｂ’
に沿った断面図であって第６図のソケット端子の汎用取
り付は形態な示す。第８図は第３図の線ｃ−ｃ’に沿っ
た断面図であって接地第６図のソケット端子の取り付は
形態を示す。第９図は第３図の線Ｄ−Ｄ’に沿った断面
図であって第６図のソケット端子の入力取り付は形態を
示す。第１０図は第３図の部分的な断面図であって入力
汎用ソケット端子を示す。第１１図は第３図の部分断面
図であって接地汎用ソケット端子を示している。 １０・パネル盤、 １４．Ｊ６．１８．２０・・・導
電層、２２．２４．２６・・・絶縁層、 ２８．
３０・・・接続部、４２．４４，４６，７６．７８．８
０・・・孔部分、７０・・・メッキ部、 １５４・
取り伺は孔、２２４・・横 列、 ２２６ ・縦
列。 手 続 補 正 書 特許庁長官 若杉和夫 殿 上事件の表示 昭和５８年特許願第１２５９０ 号 ２、発明の名称 多層パネル盤 ３、補正をする者 事件との関係 特許出願人 住所 名称ミューパック・コーポレーション ４、代理人 ６補正の内容 （］） 明細書第１５頁第７行および第８行の１導電
層は空隙孔の間の空間を伸長し」を次の通り訂正する。 「導電層は空隙孔の間の空間にわたって伸長して空隙孔
を包囲して形成し」 （２）明細書において次の箇所の「ヘッド４０」を１１
ヘツド１４０」に訂正する。 頁 行 ２６ ８ ６１１ 以上
ット端子とメッキ孔のグリッド・パターンの代表的な部
分を示す３、第２図は第３図の盤のＡ−Ａ’に沿った拡
大断面図、第３図は第１図の部分を示す斜視図、第４（
シ１は第３図の線Ｆ−Ｆ’に沿った断面図であって入力
メッキ孔の形態な示す。 第５図は第３図の線Ｅ−Ｅ’に沿った断面図であって接
地メッキ孔の形態を示″１″。第６図は第３図の巻線ソ
ケット端子を示す斜視図、第７図は第３図の線Ｂ〜Ｂ’
に沿った断面図であって第６図のソケット端子の汎用取
り付は形態な示す。第８図は第３図の線ｃ−ｃ’に沿っ
た断面図であって接地第６図のソケット端子の取り付は
形態を示す。第９図は第３図の線Ｄ−Ｄ’に沿った断面
図であって第６図のソケット端子の入力取り付は形態を
示す。第１０図は第３図の部分的な断面図であって入力
汎用ソケット端子を示す。第１１図は第３図の部分断面
図であって接地汎用ソケット端子を示している。 １０・パネル盤、 １４．Ｊ６．１８．２０・・・導
電層、２２．２４．２６・・・絶縁層、 ２８．
３０・・・接続部、４２．４４，４６，７６．７８．８
０・・・孔部分、７０・・・メッキ部、 １５４・
取り伺は孔、２２４・・横 列、 ２２６ ・縦
列。 手 続 補 正 書 特許庁長官 若杉和夫 殿 上事件の表示 昭和５８年特許願第１２５９０ 号 ２、発明の名称 多層パネル盤 ３、補正をする者 事件との関係 特許出願人 住所 名称ミューパック・コーポレーション ４、代理人 ６補正の内容 （］） 明細書第１５頁第７行および第８行の１導電
層は空隙孔の間の空間を伸長し」を次の通り訂正する。 「導電層は空隙孔の間の空間にわたって伸長して空隙孔
を包囲して形成し」 （２）明細書において次の箇所の「ヘッド４０」を１１
ヘツド１４０」に訂正する。 頁 行 ２６ ８ ６１１ 以上
Claims (1)
- 【特許請求の範囲】 （１）第１の電圧を支持するための第１の導電層（１８
）と、前記第１の電圧とは異る第２の電圧を支持するた
めの第２および第３の導電層（１６，２０）と、前記第
１の導電層（１８）を前記第２および第３の導電層（１
６，２０）からそれぞれ分離′１−る第１および第２の
絶縁層（２４，２６）と、を備え、前記第１の導電層（
１８）が前記第２および第３の導電層の間に設けられる
多層パネル盤において、 前記第１の導電層が前記第１および第２の絶縁層によっ
てそれぞれ前記第２および第３の導電層から前記第１の
導電層と前記第２および第３の導電層との間に大きな分
布キャパシタンスを生じるように十分小さな距離で分離
されることを特徴とする多層パネル盤。 （２、特許請求の範囲第１項に記載のパネル盤において
、前記第１の電圧を支持するための第４の導電層（１４
）と、該第４の導電層（１４）を前記第２の導電層（１
６）から分離する第３の絶縁層（２２）と、を備えてお
り、前記第４の導電層（［４）が前記第１の導電層から
離れた前記第２の導電層反対側に設けられることを特徴
と１−る多層パネル盤。 （３）特許請求の範囲第２項に記載のパネル盤において
、該パネル盤の電流支持容量を増加しかつ該・ξネル盤
にわたる抵抗を減少させるために前記第１と第４の導電
層（１／１ 、１８）の間および前記第２と第３の導電
層（１６，２０）の間に設けられる電気的接続部材（２
８、３０）を備えていることを特徴どする多層パネル盤
。 （４）特許請求の範囲第３項に記載のパネル盤において
、前記電気的接続部材が該盤を回通する複数個の導電性
接地路および導電性電圧路を備えており前記接地路およ
び前記電圧路は各々盤にわたって規則的に隔置されるこ
とを特徴とする多層パネル盤。 （５） 特許請求の範囲第４項に記載のパネル盤にお
いて、各々の前記接地路が最も近接する接地路から２
Ｑ、３２ｍｍ以上離れないことを特徴とする多層パネル
盤。 （６）特許請求の範囲第４項または第５項に記載のパネ
ル盤において、各々の前記電圧路が最も近接した電圧路
から２０．３２ｍｍ以上離以上−ことを特徴とする多層
パネル盤。 （７）特許請求の範囲第４項乃至第６項のいずれかに記
載のノミネル盤において、盤にわたっての前記接地路の
密度が少くとも６４５．２ｍｍ２当り３つであることを
特徴とする多層パネル盤。 （８）特許請求の範囲第４項乃至第７項のいずれかに記
載のパネル盤において、盤にわたっての前記電圧路の密
度が６４．５．２ｍｍ２当り少（とも３つであることを
特徴とする多層パネル盤。 （９）特許請求の範囲第１項に記載の・ξネル盤におい
て、前記第１および第２の絶縁層（２４，，２６）およ
び前記第１の導電層（１８）を通って前記第２および第
３の導電層（１６，２０’）を接続する第１の導電路（
３ｏ）群を備えていて、該第１の導電路（３０）群は前
記第１の導電層（１８）から電気的に絶縁され、また前
記第１の導電路群は盤にわたって隔置される複数個の点
に位置伺けられしたがって前記第２の電圧が前記第２お
よび第３の導電層（１６，２０）上の全ての点で均等に
維持されるようになされていることを特徴とする多層パ
ネル盤。 （１０）特許請求の範囲第９項に記載のパネル盤におい
て、前記第１の導電層（１８）から離れた前記第２の導
電層の反対側に設けられる前記第１の電圧を支持するた
めの第４の導電層（１４）と、前記第２の導電層（１６
）から前記第４の導電層（１４）を分離する第３の絶縁
層（２２）と、前記第１および第３の絶縁層（２４，２
２）と前記第２の導電層（１６）を通って前記第１およ
び第４の導電層を接続する導電路（２ｇ）の第２の群と
、を備えており前記導電層の第２の群が盤にわたって隔
置される複数個の点に設けられそれによって前記第１の
電圧が前記第１および第４の導電層上のすべての点にお
いて均等に維持されるようになされたことを特徴とする
多層パネル盤。 （１１）％許請求の範囲第１０項に記載のパネル盤にお
いて、前記導電路が前記第］、第２．第３および第４の
導電層（１ｓ、 １６．２０．１４）を通り更に前記第
１．第２および第３の絶縁層（２４，，２６，２２）を
通る同軸上の孔部分を有し盤を貫通する孔（２’８．３
０）と、前記孔部分の内側面の導電性のメッキ部（４０
゜７０）と、を備えており、前記孔部分（４２、４４，
、４６）および導電路（２８）の前記第２の群のための
前記メッキ部顛が前記メッキ部（４０）が前記第１およ
び第４の導電層（１８，１４，）を電気的に接触させま
た前記メッキ部（４０）が前記第２の導電層（Ｉ６）か
ら電気的に絶縁されるように配列されておりさらに前記
孔部分（７６゜７８．８０）および導電路（３０）の前
記第１の群のための前記メッキ（７０）が前記メッキ部
（７０）が前記第２および第３の導電層（１６，２０）
を電気的に接触させさらに前記メッキ部（７０）が前記
第１の導電層（Ｉ８）から電気的に絶縁されるようにな
されていることを特徴とする多層パネル盤。 （１２、特許請求の範囲第１１項に記載の・ξネル盤に
おいて、前記孔（２８，３０）が盤にわたって規則的に
分布されていることを特徴とする多層パネル盤。 （Ｉ３）特許請求の範囲第１２項に記載のパネル盤にお
いて、前記孔（２８，３０）が横列（２２４）および縦
列（２２６）に配列され各々の前記横列（２２４）にあ
る前記孔は１個おきに導電路（３ｏ）の第１の群に属し
前記横列の中間の孔は導電路（２８）の第２の群に属し
ており、各々の前記縦列（２２６）の中の１個おきの孔
（３ｏ）は導電路（３０）の第１の群に属し前記縦列（
２２６）の中間の孔（２８）は導電路（社）の第２の群
に属しており、これによってどのような２本の’Ｊ −
１−’の電子的構成要素も前記横列（２２４）または前
記縦列（２２６）に平行に配向される前記盤上のいがな
る位置にも取り付けられることができさらに前記！Ｊ
−１−゛の一方は導電路（３０）の第１の群に接続され
前記リードの他方は導電路例の第２の群に接続されるこ
とを特徴とする多層パネル盤。 （１イ）特許請求の範囲第１項乃至第１３項のいずれか
に記載のパネル盤において、前記第２の電圧が接地レベ
ルであるようになされることを特徴とする多層パネル盤
。 （１５）特許請求の範囲第１項乃至第１４項のいずれか
に記載のパネル盤において、前記距離が約ｏ、］、 ２
７ ｍｍとＱ、２２９ｍｍの間にあることを特徴とする
多層パネル盤。 （１６）特許請求の範囲第１項乃至第１５項のいずれか
に記載のパネル盤において、前記大きな分布キヤ・ξシ
タンスが少くとも（＋、０２ ／ｌＦであることを特徴
と１′る多層）ξネル盤。 （１η 特許請求の範囲第１項に記載のパネル盤におい
て、前記絶縁層が電気ターミナル（１３０）を保持する
ための多数の取り伺げ孔（１５４，）を有し、前記絶縁
層の１つが前記取り利は孔に対応する多数の空隙孔を有
しており、各々の該空隙孔は対応する前記取り伺は孔（
１５４，）の１つと同軸になされかつ該対応する取り伺
げ孔よりも大きな直径を有し、前記空隙孔は前記盤にわ
たって隔置され、さらに前記導電層（１４，２０）が前
記空隙孔の間の空間に伸長して空隙孔を形成および包囲
することによって前記導電層のインダクタンスが最小化
されると同時に前記端子と前記導電層の間の接触が防止
されていることを特徴とする多層パネル盤。 （１８）特許請求の範囲第１７項に記載のパネル盤にお
いて、前記間隙孔と対応する前記取り付は孔との直径に
おける差がＱ、８８９ｍｍ以下であるようになされるこ
とを特徴とする多層・ξネル盤。 （Ｉ９）特許請求の範囲第１７項および第１８項のいず
れかに記載のパネル盤において、 前記取り利は孔と同軸になされて前記導電層の上に横た
わる導電性のリング・コネクタと一前記取り伺は孔と組
み合う前記間隙孔を通って露出し前記取り付は孔の中に
取り付けられる端子を前記絶縁層に直接接続する前記絶
縁層の一部と、を含むことを特徴とする多層パネル盤。 （２０）導電性の層（１４，２０）と、該導電、層に取
り伺けられる絶縁層（２２，２６）と、を備えた電気端
子を保持するためのパネル盤１０において、 前記絶縁層が前記端子を保持するための多数の取り付は
孔（１５４）を有し、前記導電層が前記取り付は孔に対
応する多数の間隙孔を有し、各々の前記間隙孔は前記取
り付は孔（１５４）の対応する１つと同軸でかつ前記取
り付は孔の対応する１つよりわずかに大きな直径を有し
さらにＭ記載にわたって隔置されており、前記導電層（
１４，，２０）が前記間隙孔の間の空間にわたって伸長
して前記間隙孔を形成して包囲することによって、前記
導電層のインダクタンスが最小化されかつ前記端子と前
記導電層の間の接触が防止されるようになされているこ
とを特徴とする多層パネル盤。 （２、特許請求の範囲第２０頃に記載のパネル盤におい
て、各々の前記間隙孔と対応する取り付は孔との直径に
おける差が０．８８９ｍｍ以下であることを特徴とする
多層パネル盤。 （２つ 特許請求の範囲第２０項または第２１項に記
載のパネル盤において、 前記取り付は孔の１つと同軸になされかつ前記導電層の
上に横たわる導電性のリング・コネクタと、前記取り付
は孔の１つと組み合わされる間隙孔を通って露出し前記
取り付は孔に取り伺けられる端子を前記導電層に直接接
続する前記絶縁層の一部を備えていることを特徴とする
多層パネル盤。 （２、特許請求の範囲第２２項に記載のパネル盤におい
て、該・ξネル盤が前記端子を備えており、該端子が前
記取り利は孔の１つに保持されるシャフトと前記絶縁層
の上方に突出するヘッドと、を有しており、さらに前記
リングがヘッドの周りに取り伺けられて前記ヘット゛お
よび前記導電層と接触するようＫなされていることを特
徴とする多層パネル盤。 （２、特許請求の範囲第２２項に記載の／ξネル盤にお
いて、該・ξネル盤が前記端子を含み、該端子が前記取
り付は孔の中に保持されるシャフトと、前記絶縁層を超
えて突出し接続部を受は入れるためのポストと、を有し
ておりさらに前記リングが前記ポストの周りに取り付け
られて前記ポストおよび前記導電層と接触するようにな
される多層・ξネル盤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/343,576 US4494172A (en) | 1982-01-28 | 1982-01-28 | High-speed wire wrap board |
| US343576 | 1982-01-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129792A true JPS58129792A (ja) | 1983-08-02 |
Family
ID=23346671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58012590A Pending JPS58129792A (ja) | 1982-01-28 | 1983-01-28 | 多層パネル盤 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4494172A (ja) |
| EP (1) | EP0086961A3 (ja) |
| JP (1) | JPS58129792A (ja) |
| KR (1) | KR840003574A (ja) |
| CA (1) | CA1198829A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119882A (ja) * | 1985-11-20 | 1987-06-01 | 日本電気株式会社 | 電気接続用ソケツト |
| JPH04282584A (ja) * | 1991-03-12 | 1992-10-07 | Japan Aviation Electron Ind Ltd | ソケットコネクタ |
| JPH0574532A (ja) * | 1990-01-18 | 1993-03-26 | Kel Corp | 電気コネクタ |
| WO1999041812A1 (en) * | 1998-02-17 | 1999-08-19 | Advantest Corporation | Ic socket |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583150A (en) * | 1983-01-21 | 1986-04-15 | Methode Electronics, Inc. | Printed circuit boards |
| FR2555011B1 (fr) * | 1983-11-15 | 1986-01-24 | Thomson Csf | Carte imprimee a empreintes |
| US4846705A (en) * | 1985-04-09 | 1989-07-11 | The Grass Valley Group, Inc. | Backplan connector |
| US4686607A (en) * | 1986-01-08 | 1987-08-11 | Teradyne, Inc. | Daughter board/backplane assembly |
| GB2185644A (en) * | 1986-01-22 | 1987-07-22 | Kenton Lab Limited | A socket member |
| GB2185637B (en) * | 1986-01-22 | 1990-05-09 | Kenton Lab Limited | A panel for fitting to electrical apparatus |
| US4945399A (en) * | 1986-09-30 | 1990-07-31 | International Business Machines Corporation | Electronic package with integrated distributed decoupling capacitors |
| US4744008A (en) * | 1986-11-18 | 1988-05-10 | International Business Machines Corporation | Flexible film chip carrier with decoupling capacitors |
| US4779164A (en) * | 1986-12-12 | 1988-10-18 | Menzies Jr L William | Surface mounted decoupling capacitor |
| US4868980A (en) * | 1986-12-23 | 1989-09-26 | Ltv Aerospace & Defense Company | Method of designing and manufacturing circuits using universal circuit board |
| US4878155A (en) * | 1987-09-25 | 1989-10-31 | Conley Larry R | High speed discrete wire pin panel assembly with embedded capacitors |
| US5159536A (en) * | 1988-05-13 | 1992-10-27 | Mupac Corporation | Panel board |
| US5155655A (en) * | 1989-08-23 | 1992-10-13 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
| US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
| US5177670A (en) * | 1991-02-08 | 1993-01-05 | Hitachi, Ltd. | Capacitor-carrying semiconductor module |
| US5397861A (en) * | 1992-10-21 | 1995-03-14 | Mupac Corporation | Electrical interconnection board |
| US5410452A (en) * | 1994-02-18 | 1995-04-25 | Aries Electronics, Inc. | Printed circuit board electrical adaptor pin |
| DE4422669A1 (de) * | 1994-06-30 | 1996-01-04 | Siemens Ag | Mehrlagen-Leiterplatte |
| US5561322A (en) * | 1994-11-09 | 1996-10-01 | International Business Machines Corporation | Semiconductor chip package with enhanced thermal conductivity |
| US5683256A (en) * | 1994-12-09 | 1997-11-04 | Methode Electronics, Inc. | Integral thru-hole contacts |
| US5571033A (en) * | 1995-02-21 | 1996-11-05 | The Whitaker Corporation | Electrical connector having press-fit contacts for circuit board mounting |
| US5982635A (en) * | 1996-10-23 | 1999-11-09 | Concept Manufacturing, Incorporated | Signal adaptor board for a pin grid array |
| US6441313B1 (en) * | 1999-11-23 | 2002-08-27 | Sun Microsystems, Inc. | Printed circuit board employing lossy power distribution network to reduce power plane resonances |
| EP1182913A1 (en) * | 2000-08-25 | 2002-02-27 | Agere Systems Guardian Corporation | High speed circuit board interconnection |
| US6384341B1 (en) * | 2001-04-30 | 2002-05-07 | Tyco Electronics Corporation | Differential connector footprint for a multi-layer circuit board |
| TW566796U (en) * | 2003-03-12 | 2003-12-11 | Unimicron Technology Corp | Standard printed circuit board core |
| JP2006522473A (ja) * | 2003-04-07 | 2006-09-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積分布減結合コンデンサを有する電子パッケージング構造 |
| JP4144436B2 (ja) * | 2003-06-02 | 2008-09-03 | セイコーエプソン株式会社 | 電気光学モジュール及び電子機器 |
| WO2005048665A1 (de) * | 2003-11-12 | 2005-05-26 | Siemens Aktiengesellschaft | Leiterplatte mit aussparung |
| US7077661B2 (en) * | 2004-02-18 | 2006-07-18 | Intel Corporation | Socket for having the same conductor inserts for signal, power and ground |
| US7307437B1 (en) * | 2005-03-24 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Arrangement with conductive pad embedment |
| KR100658275B1 (ko) * | 2005-11-23 | 2006-12-14 | 삼성에스디아이 주식회사 | 휴대용 표시장치의 커넥터 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1671148A (en) * | 1924-11-17 | 1928-05-29 | Tobr C Deutschmann | Condenser |
| US3344515A (en) * | 1961-04-21 | 1967-10-03 | Litton Systems Inc | Multilayer laminated wiring |
| US3250848A (en) * | 1963-09-11 | 1966-05-10 | Rca Corp | Connections in multilayer circuits and method of making same |
| US3351816A (en) * | 1965-02-04 | 1967-11-07 | Bunker Ramo | Planar coaxial circuitry |
| US3398326A (en) * | 1965-08-25 | 1968-08-20 | Vitramon Inc | Solid-state electrical component combining multiple capacitors with other kinds of impedance |
| US3324224A (en) * | 1965-09-01 | 1967-06-06 | Raytheon Co | High frequency interconnections |
| US3519959A (en) * | 1966-03-24 | 1970-07-07 | Burroughs Corp | Integral electrical power distribution network and component mounting plane |
| US3680005A (en) * | 1966-03-24 | 1972-07-25 | Burroughs Corp | Integral electrical power distribution network having stacked plural circuit planes of differing characteristic impedance with intermediate ground plane for separating circuit planes |
| FR1552207A (ja) * | 1967-11-22 | 1969-01-03 | ||
| US3895435A (en) * | 1974-01-23 | 1975-07-22 | Raytheon Co | Method for electrically interconnecting multilevel stripline circuitry |
| US3932932A (en) * | 1974-09-16 | 1976-01-20 | International Telephone And Telegraph Corporation | Method of making multilayer printed circuit board |
| DE2508343A1 (de) * | 1975-02-26 | 1976-09-09 | Epis Corp | Verbindungsteil |
| US4004196A (en) * | 1975-04-24 | 1977-01-18 | Augat, Inc. | Multi-layer panel board with single-in-line package for high speed switching logic |
| CA1045240A (en) * | 1975-04-24 | 1978-12-26 | Leonard A. Doucet | High density logic panel board for high speed logic circuitry |
| US4054939A (en) * | 1975-06-06 | 1977-10-18 | Elfab Corporation | Multi-layer backpanel including metal plate ground and voltage planes |
| US4330684A (en) * | 1977-12-27 | 1982-05-18 | Hayward C Michael | Matrix board |
| US4298848A (en) * | 1978-12-22 | 1981-11-03 | Jelmax Co., Ltd. | Feeding device for printed circuit board and feeding element |
| GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
-
1982
- 1982-01-28 US US06/343,576 patent/US4494172A/en not_active Expired - Lifetime
-
1983
- 1983-01-20 CA CA000419886A patent/CA1198829A/en not_active Expired
- 1983-01-21 EP EP83100521A patent/EP0086961A3/en not_active Withdrawn
- 1983-01-28 KR KR1019830000336A patent/KR840003574A/ko not_active Application Discontinuation
- 1983-01-28 JP JP58012590A patent/JPS58129792A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119882A (ja) * | 1985-11-20 | 1987-06-01 | 日本電気株式会社 | 電気接続用ソケツト |
| JPH0574532A (ja) * | 1990-01-18 | 1993-03-26 | Kel Corp | 電気コネクタ |
| JPH04282584A (ja) * | 1991-03-12 | 1992-10-07 | Japan Aviation Electron Ind Ltd | ソケットコネクタ |
| WO1999041812A1 (en) * | 1998-02-17 | 1999-08-19 | Advantest Corporation | Ic socket |
Also Published As
| Publication number | Publication date |
|---|---|
| US4494172A (en) | 1985-01-15 |
| CA1198829A (en) | 1985-12-31 |
| KR840003574A (ko) | 1984-09-08 |
| EP0086961A3 (en) | 1986-03-19 |
| EP0086961A2 (en) | 1983-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58129792A (ja) | 多層パネル盤 | |
| CN1870853B (zh) | 高速差分信号边缘卡连接器电路板布局 | |
| JPS6138191Y2 (ja) | ||
| US4560962A (en) | Multilayered printed circuit board with controlled 100 ohm impedance | |
| US6471525B1 (en) | Shielded carrier for land grid array connectors and a process for fabricating same | |
| US4054939A (en) | Multi-layer backpanel including metal plate ground and voltage planes | |
| CA1215475A (en) | Printed circuit board maximizing areas for component utilization | |
| US3891898A (en) | Panel board mounting and interconnection system for electronic logic circuitry | |
| JPS62229896A (ja) | 印刷配線基板 | |
| JPH04233179A (ja) | コネクタ・アセンブリ | |
| US3830956A (en) | Multilayer printed circuit board with test pads | |
| US4626958A (en) | Decoupling capacitor for Pin Grid Array package | |
| US6857898B2 (en) | Apparatus and method for low-profile mounting of a multi-conductor coaxial cable launch to an electronic circuit board | |
| US6638077B1 (en) | Shielded carrier with components for land grid array connectors | |
| JPS6180067A (ja) | テスト・プロ−ブ装置 | |
| US7077660B2 (en) | Land grid array structures and methods for engineering change | |
| US4868980A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| US11129290B2 (en) | Power delivery module for an electronic package | |
| JPH03183106A (ja) | プリント配線板 | |
| US4791722A (en) | Method of designing and manufacturing circuits using universal circuit board | |
| US5159536A (en) | Panel board | |
| US7363688B2 (en) | Land grid array structures and methods for engineering change | |
| GB2170047A (en) | Decoupling capacitor for pin grid array package | |
| US6055725A (en) | Method for reducing shorts on a printed circuit board edge connector | |
| US6137061A (en) | Reduction of parasitic through hole via capacitance in multilayer printed circuit boards |