JPS58129770U - 課金パルス発生装置 - Google Patents
課金パルス発生装置Info
- Publication number
- JPS58129770U JPS58129770U JP20172882U JP20172882U JPS58129770U JP S58129770 U JPS58129770 U JP S58129770U JP 20172882 U JP20172882 U JP 20172882U JP 20172882 U JP20172882 U JP 20172882U JP S58129770 U JPS58129770 U JP S58129770U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- section
- pulse
- storage section
- pulse output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Meter Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の課金パルス発生回路の概略構成図、第２
図はその中の第ｊ番目の出力パルス発生装置の動作タイ
ミングを示した図で、第３図は本考案による課金パルス
発生装置の二実施例の概略構成図、第４図はその中のク
ロック信号発生部５から発生される信号を示した図で、
第５図は第３図の構成で第ｊ帯域の出力パルスを発生さ
せる場合の各部の動作タイミングを示した図、第６図は
第３図の出力部６の一例を示す回路図で、第７図は本考
案の他の実施例のためにクロック信号発生回路５から発
生される信号を示した図である。
図はその中の第ｊ番目の出力パルス発生装置の動作タイ
ミングを示した図で、第３図は本考案による課金パルス
発生装置の二実施例の概略構成図、第４図はその中のク
ロック信号発生部５から発生される信号を示した図で、
第５図は第３図の構成で第ｊ帯域の出力パルスを発生さ
せる場合の各部の動作タイミングを示した図、第６図は
第３図の出力部６の一例を示す回路図で、第７図は本考
案の他の実施例のためにクロック信号発生回路５から発
生される信号を示した図である。
Claims (1)
- 周期の異なるｎ種のパルスを課金パルスとして出力する
課金パルス発生方式において、ｎ個のパルス出力部と、
読出し機能と１を減算する機能と書き込み機能及び前記
パルス出力部を制御する機能とを有する演算制御部と、
前記ｎ個のパルス出力部のそれぞれに対応するｎ個のメ
モリから成り、それぞれ、対応する前記パルス出力部か
ら出力されるパルスの周期を規定するための任意の数を
記憶する第１の記憶部と、該第１の記憶部の各メモリに
対応するｎ個のメモリから成り、それぞれ、前記演算制
御部によって対応する前記第１の記憶部のメモリが記憶
している数を一定周期で計数するように制御される第２
の記憶部と、前記ｎ個のパルス出力部のそれぞれに対応
するｎ個のメモリから成り、それぞれ、対応するパルス
出力部から出力されるパルスの幅を規定するための任意
の定数ｋを一定周期で計数するように制御される第３の
記憶部と、前記演算制御部の制御動作に必要な信号を発
生するクロック信号発生部とを含み、前記演算制御部は
前記第２及び第３の記憶部の各メモリに対する計数制御
の他、前記第２の記憶部のメモリからあらかじめ定めら
れた値を読出すと、該読出したメモリへ該メモリに対応
する前記第１の記憶部のメモリ内容を書込むと共に前記
読出したメモリに対応する前記第３の記憶部のメモリへ
前記定数ｋを書込むようにすることにより、前記第１及
び第２の記憶部の各メモリによって各出力パルスの周期
を作成し、前記第３の記憶部の各メモリによって出力パ
ルスの幅を作成するようにしたことを特徴とする課金パ
ルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20172882U JPS58129770U (ja) | 1982-12-24 | 1982-12-24 | 課金パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20172882U JPS58129770U (ja) | 1982-12-24 | 1982-12-24 | 課金パルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129770U true JPS58129770U (ja) | 1983-09-02 |
Family
ID=30112154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20172882U Pending JPS58129770U (ja) | 1982-12-24 | 1982-12-24 | 課金パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129770U (ja) |
-
1982
- 1982-12-24 JP JP20172882U patent/JPS58129770U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58129770U (ja) | 課金パルス発生装置 | |
| JPS6049421A (ja) | タイミングパルス発生方式 | |
| JPS6074336U (ja) | パルス発生装置 | |
| JPS59164335U (ja) | パルス発生装置 | |
| JPS59164334U (ja) | パルス発生装置 | |
| JPS59153596U (ja) | 記憶装置 | |
| JPS54123841A (en) | Semiconductor integrated memory element | |
| JPS59100306U (ja) | シ−ケンス制御演算装置 | |
| JPS6271747U (ja) | ||
| JPS61126623U (ja) | ||
| JPS5851361U (ja) | マイクロコンピユ−タ制御回路 | |
| JPS59108930U (ja) | タイミング発生装置 | |
| JPS60176481U (ja) | 表示制御装置 | |
| JPS59189797U (ja) | 録音再生装置 | |
| JPS60158254U (ja) | デ−タ記憶機能付小型電子機器 | |
| JPS6116650U (ja) | マイクロ・コンピユ−タ | |
| JPS61189348U (ja) | ||
| JPH02143642U (ja) | ||
| JPS58171107U (ja) | 体温記憶表示装置 | |
| JPS59113841U (ja) | 主記憶構成制御装置 | |
| JPS58159698U (ja) | 可変長シフトレジスタ回路 | |
| JPS5872798U (ja) | Ｐｒｏｍ書込み確認装置 | |
| JPS5873079A (ja) | メモリ用読出し制御装置 | |
| JPS593385U (ja) | 信号処理回路 | |
| JPS60179997U (ja) | タイマ−装置 |