JPS581244A - 浮動小数点命令例外検出方法 - Google Patents
浮動小数点命令例外検出方法Info
- Publication number
- JPS581244A JPS581244A JP56099205A JP9920581A JPS581244A JP S581244 A JPS581244 A JP S581244A JP 56099205 A JP56099205 A JP 56099205A JP 9920581 A JP9920581 A JP 9920581A JP S581244 A JPS581244 A JP S581244A
- Authority
- JP
- Japan
- Prior art keywords
- carry
- bit
- overflow
- exponent
- underflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、正規化浮動小数点数の乗算などに際してその
指数部に生じる命令例外つまりオーバフローまたはアン
ダーフローの検出方法に関する。
指数部に生じる命令例外つまりオーバフローまたはアン
ダーフローの検出方法に関する。
周知のように実数ｆはｍ×−として表わされ（ｍは仮数
、ｒは基数、・は指数）、仮数ｍが小数でその小数点第
１位が０でないように指数ｅを調整し九実数ｆ＝（ｍ、
、＊）’（正規化浮動小数点数とい＼、か＼る数ｆｌ
＊ ｔ＝同志の乗算はｆ、 Ｘ ｆ、 ＝（ｍ１ｒ ＠
ｔ ） Ｘ （ｍ鵞＊ ＊ｍ）＝（ｍｔＸｍ雪−ｅ＋＋
ｓ雪）となる。つまり仮数部では乗算が、指数部では加
算が行なわれる。なお除算の場合は仮数部で除算が、ま
た指数部で減算が行なわれ、加減算の場合は指数部を合
せたのち仮数部を加減算する、具体的には（ｍｌ、０重
）±（ｍｇ’ ＋ ＠！ ）は・！〉・怠なら〔町士ｍ
雪ｘｒ＠１− ＠１．・１〕、・１≦ｅ雪なら〔町×ｒ
Ｊ−ｆ±ｍｌ ｅ ｍｌ 〕なる演算を行なう。
、ｒは基数、・は指数）、仮数ｍが小数でその小数点第
１位が０でないように指数ｅを調整し九実数ｆ＝（ｍ、
、＊）’（正規化浮動小数点数とい＼、か＼る数ｆｌ
＊ ｔ＝同志の乗算はｆ、 Ｘ ｆ、 ＝（ｍ１ｒ ＠
ｔ ） Ｘ （ｍ鵞＊ ＊ｍ）＝（ｍｔＸｍ雪−ｅ＋＋
ｓ雪）となる。つまり仮数部では乗算が、指数部では加
算が行なわれる。なお除算の場合は仮数部で除算が、ま
た指数部で減算が行なわれ、加減算の場合は指数部を合
せたのち仮数部を加減算する、具体的には（ｍｌ、０重
）±（ｍｇ’ ＋ ＠！ ）は・！〉・怠なら〔町士ｍ
雪ｘｒ＠１− ＠１．・１〕、・１≦ｅ雪なら〔町×ｒ
Ｊ−ｆ±ｍｌ ｅ ｍｌ 〕なる演算を行なう。
ところで実数ｆの演算、例えば乗算において、指数同志
の加算を行なうと該指数部でオーバフローが生じること
があり、また仮数乗算後その乗算結果を正規化すべく指
数部を調整する際該指数部にアンダーフローが生じる（
オール０になってもまだ調整し切れず、負になる）こと
がある。マイクロプログラムでか＼るオーバフローおよ
びアン、ダーツローを検出するのに従来は先ずオーバフ
ローｔ−チェ、りし、オーバフローでない場合アンダ−
フローをチェ、りするという方法をとっており、仁の方
法では処理速度が上らない。
の加算を行なうと該指数部でオーバフローが生じること
があり、また仮数乗算後その乗算結果を正規化すべく指
数部を調整する際該指数部にアンダーフローが生じる（
オール０になってもまだ調整し切れず、負になる）こと
がある。マイクロプログラムでか＼るオーバフローおよ
びアン、ダーツローを検出するのに従来は先ずオーバフ
ローｔ−チェ、りし、オーバフローでない場合アンダ−
フローをチェ、りするという方法をとっており、仁の方
法では処理速度が上らない。
本発明はか＼る点を改善しようとするもので、オーバフ
ローにせよアンダーフローにせよ、生じるのは一方で、
両者が同時に生じることはないから、一方は生じないと
いう条件が得られればチェックは他方のみにし、高速な
例外検出全行なえるようにした。即ち本発明は正規化浮
動小数点数の演算に際してその指数部に生じる命令例外
の検出方法において、該指数部の演算実行時に第１．第
２の前記小数点数の指数部のサインＳｔ ｅ Ｓｓ 、
および指数部最上位桁からのキヤ！Ｊ −ＣＹがセット
される演算器状態レジスタの内容金チェ、りし、キャリ
ーＣＹが００ときはアンダーフローの発生のみチェック
し、キャリーｃＹが１のときはオーバ７０−の発生のみ
チェ、りすることを特徴とするが、次に図面を参照しな
がらこれを詳細に説明する。
ローにせよアンダーフローにせよ、生じるのは一方で、
両者が同時に生じることはないから、一方は生じないと
いう条件が得られればチェックは他方のみにし、高速な
例外検出全行なえるようにした。即ち本発明は正規化浮
動小数点数の演算に際してその指数部に生じる命令例外
の検出方法において、該指数部の演算実行時に第１．第
２の前記小数点数の指数部のサインＳｔ ｅ Ｓｓ 、
および指数部最上位桁からのキヤ！Ｊ −ＣＹがセット
される演算器状態レジスタの内容金チェ、りし、キャリ
ーＣＹが００ときはアンダーフローの発生のみチェック
し、キャリーｃＹが１のときはオーバ７０−の発生のみ
チェ、りすることを特徴とするが、次に図面を参照しな
がらこれを詳細に説明する。
第１図および第２図は従来方式の一例を示し、浮動本数
点乗算の指数部演算を例にしている。正規化浮動小数点
数ｆは前記の仮数および指数と該数が正か負かを示す符
号（サイン）がらなり、サインは１ビ、トで、通常０は
正、１は負を示す。
点乗算の指数部演算を例にしている。正規化浮動小数点
数ｆは前記の仮数および指数と該数が正か負かを示す符
号（サイン）がらなり、サインは１ビ、トで、通常０は
正、１は負を示す。
−例として全体が３２ビ、トで表ゎさｈ、指へには７ビ
ツト与えられたとすると、数ｆの第０ビツトは指数のサ
イン、第１〜第７ビツトは指数の実数部、第８〜第３１
ビツトは仮数となるっ１璽数には正、負があり得るが、
バイアスして必らず正とした偏位指数が一般に用いられ
、この場合の該第０ビ、トは必らず０である。なお数ｆ
そのものの正、負を示すサインはここでは省略しである
。指数演算に当っては各５２ビ、トの乗数、被乗数をレ
ジスタ（通常はローカルスト−リッジ）ＷＫＯ。
ツト与えられたとすると、数ｆの第０ビツトは指数のサ
イン、第１〜第７ビツトは指数の実数部、第８〜第３１
ビツトは仮数となるっ１璽数には正、負があり得るが、
バイアスして必らず正とした偏位指数が一般に用いられ
、この場合の該第０ビ、トは必らず０である。なお数ｆ
そのものの正、負を示すサインはここでは省略しである
。指数演算に当っては各５２ビ、トの乗数、被乗数をレ
ジスタ（通常はローカルスト−リッジ）ＷＫＯ。
ＷＫｌに取込み、２４ビツト右シフトしてそれらの指数
ＣＩ、Ｃ２が右端にくるよう１ζする。然るのち加算Ｃ
Ｉ＋０２ｔ−行ない、その結果をレジスタＷＫ２に入れ
る。一方、仮数部の乗算ＭＵＬＴ ｉ行ない（指数部加
算と仮数部乗算は、加算器の他に乗算器を持っている中
央処理装置なら同時に実行できる）、その乗算結果につ
き後正規化（ボストノーマライズ）が必要かをチェック
する。必要（イエスＹ）なら小数点を右へ１桁シフトす
ると共に指数ＣＩ ＋Ｃ２ｔ” Ｉ Ｌ、仮数を正規
化小数とする。このとき若しＣＩ＝０２＝０なら−１す
ると負になり、上位ビットは反転する。そこでレジｘ
タＷＫ ２ ｏ＄ ２３位ビットがオンかｔ−チェック
し、オン″１１″ならアンダーフローと判断する。
ＣＩ、Ｃ２が右端にくるよう１ζする。然るのち加算Ｃ
Ｉ＋０２ｔ−行ない、その結果をレジスタＷＫ２に入れ
る。一方、仮数部の乗算ＭＵＬＴ ｉ行ない（指数部加
算と仮数部乗算は、加算器の他に乗算器を持っている中
央処理装置なら同時に実行できる）、その乗算結果につ
き後正規化（ボストノーマライズ）が必要かをチェック
する。必要（イエスＹ）なら小数点を右へ１桁シフトす
ると共に指数ＣＩ ＋Ｃ２ｔ” Ｉ Ｌ、仮数を正規
化小数とする。このとき若しＣＩ＝０２＝０なら−１す
ると負になり、上位ビットは反転する。そこでレジｘ
タＷＫ ２ ｏ＄ ２３位ビットがオンかｔ−チェック
し、オン″１１″ならアンダーフローと判断する。
オーバフローがあったかは、第２４位ビットをみればよ
い。即ちこの指数（偏位指数）ＣＩ 、Ｃ２の第２４位
ビット（第０ビ、ト）は０であり、これらを加えたＣＩ
＋０２の第２４位ビットも当然０である。これが１であ
るということは第２５位からキャリーが上ったつまりオ
ーバフローが生じたということである。このように従来
方式ではアンダーフローか、オーバフローかと尋ねてお
り、所要時間が大となる。また指数の実数部２５〜３１
ビ、トの他にその上位２ピツ）２３．２４ビ、トを見る
必要があり、レジスタＷＫ２の指数部には実数部の他に
上位２ビ、ト本例では９ビ、ト必要□である。
い。即ちこの指数（偏位指数）ＣＩ 、Ｃ２の第２４位
ビット（第０ビ、ト）は０であり、これらを加えたＣＩ
＋０２の第２４位ビットも当然０である。これが１であ
るということは第２５位からキャリーが上ったつまりオ
ーバフローが生じたということである。このように従来
方式ではアンダーフローか、オーバフローかと尋ねてお
り、所要時間が大となる。また指数の実数部２５〜３１
ビ、トの他にその上位２ピツ）２３．２４ビ、トを見る
必要があり、レジスタＷＫ２の指数部には実数部の他に
上位２ビ、ト本例では９ビ、ト必要□である。
第３図および第４図は本廃明の実施例を示す。
これらの図に示すように本発明ではサインのシフトは行
なわず、レジスタ（ローカルスト−リッジ）に入ってい
るま＼の状態で指数の加算ＣＩ＋０２を行ない、この演
算を行なう演算器ＡＬＵの状態（ステータス）レジスタ
ＡＳＲのビットＣＹをみる。第５図は演算回路を示し、
ローカルスト−ＩＪ、ジＷＫの所定のアドレスから読出
した乗数および被乗数のサイン及び指数Ｓｔ、Ｓｔ、Ｃ
ｔ＋Ｃｔ’！ｉ？レジスタＲＥＧａ 、 ＲＩＥＧｂに
セ、トシ、これらを演算器ＡＬＵで加算し、その結果が
ローカルスドーリ。
なわず、レジスタ（ローカルスト−リッジ）に入ってい
るま＼の状態で指数の加算ＣＩ＋０２を行ない、この演
算を行なう演算器ＡＬＵの状態（ステータス）レジスタ
ＡＳＲのビットＣＹをみる。第５図は演算回路を示し、
ローカルスト−ＩＪ、ジＷＫの所定のアドレスから読出
した乗数および被乗数のサイン及び指数Ｓｔ、Ｓｔ、Ｃ
ｔ＋Ｃｔ’！ｉ？レジスタＲＥＧａ 、 ＲＩＥＧｂに
セ、トシ、これらを演算器ＡＬＵで加算し、その結果が
ローカルスドーリ。
ジＷＫに格納されるが、その際ビット１（実数部の最上
位ビット）からのキャリーＣＹルジスタＲＥＧａ 、Ｒ
ＥＧｂの第０ビ、トつまり指数ＣＩ、Ｃ２のサイン８１
．８２がＡＬＵステーデーレジスタＡＩＨに格納される
。このレジスタＡＳＲへは、演算結果の第１〜第７ピ、
トが０であるとき１となるフラグＺｌ？も取込まれる。
位ビット）からのキャリーＣＹルジスタＲＥＧａ 、Ｒ
ＥＧｂの第０ビ、トつまり指数ＣＩ、Ｃ２のサイン８１
．８２がＡＬＵステーデーレジスタＡＩＨに格納される
。このレジスタＡＳＲへは、演算結果の第１〜第７ピ、
トが０であるとき１となるフラグＺｌ？も取込まれる。
Ｇは上記条件を判定するゲートである。ところでこのキ
ャリーＣＹが発生したという仁とはオーバフロー発生の
恐れはあるにしてもアンダーフロー発生の恐れはなく、
これとは逆にキャリーｃＹが発生しなければアンダーフ
ローの恐れはあるにしてもオーバフローが生じる心配は
ない。そこで本発明では分岐命令でｖ−）ｘｌＡｓＲの
ｃｙビ、ｉ眺めそのオン（”１−オフ（１０″）に従、
りてマイクロプログラムを走行シーケンスを変化させる
。具体的にはｃＹピットがオンならオーバフローチェッ
クのみ行ない、オフならアンダー７０−チェ、りのみ行
なう（ｃ ｙ＝ １でかつレジスタＷＫ２の第０位ビッ
トが１ならオーバフロー、ＣＹ＝０でかつレジスタＷＫ
２の第０位ビットが１ならアンダーフロー）。このよう
にすればチェ、り所要時間が短縮できる。
ャリーＣＹが発生したという仁とはオーバフロー発生の
恐れはあるにしてもアンダーフロー発生の恐れはなく、
これとは逆にキャリーｃＹが発生しなければアンダーフ
ローの恐れはあるにしてもオーバフローが生じる心配は
ない。そこで本発明では分岐命令でｖ−）ｘｌＡｓＲの
ｃｙビ、ｉ眺めそのオン（”１−オフ（１０″）に従、
りてマイクロプログラムを走行シーケンスを変化させる
。具体的にはｃＹピットがオンならオーバフローチェッ
クのみ行ない、オフならアンダー７０−チェ、りのみ行
なう（ｃ ｙ＝ １でかつレジスタＷＫ２の第０位ビッ
トが１ならオーバフロー、ＣＹ＝０でかつレジスタＷＫ
２の第０位ビットが１ならアンダーフロー）。このよう
にすればチェ、り所要時間が短縮できる。
なおレジスタＡＳＨのフラグｚ１７は加減算時に使用さ
れる。即ち浮動小数点加減算においてＺｌ？＝１はＣｌ
＝Ｃ２ｔ−意味し、この場合プリノーマライズは不要で
あるから該処理の実行ルーチン全省略して高速化を図る
ことができる。
れる。即ち浮動小数点加減算においてＺｌ？＝１はＣｌ
＝Ｃ２ｔ−意味し、この場合プリノーマライズは不要で
あるから該処理の実行ルーチン全省略して高速化を図る
ことができる。
以上説明したように本発明では演算（ＣＩ＋０２）時の
ビット１からのキャリーＣＹｉ眺め、このキャリーがあ
れはオーパブｂ−’ｔチェックし、キャリーがなければ
アンダーフロー全チェックするという方法をとるので、
チェックが１回ですみ、また指数部の所要ビット数も従
来方式より１ビ、ト少なくてよい。更に１ビ、ト少なく
てよいということは、第２図で言えば第２３位ビットを
見なくてよい従って指数部の２４ビ、トシ７トは不要で
あるということにな妙、この点も所要時間短縮に有効で
ある。
ビット１からのキャリーＣＹｉ眺め、このキャリーがあ
れはオーパブｂ−’ｔチェックし、キャリーがなければ
アンダーフロー全チェックするという方法をとるので、
チェックが１回ですみ、また指数部の所要ビット数も従
来方式より１ビ、ト少なくてよい。更に１ビ、ト少なく
てよいということは、第２図で言えば第２３位ビットを
見なくてよい従って指数部の２４ビ、トシ７トは不要で
あるということにな妙、この点も所要時間短縮に有効で
ある。
第１図および第２図は従来方式の説明図、第３図および
第４図は本発明の説明図、第５図は演算ユニット部分の
ブロック図である。 図面で、Ｃ１，０２，ＣＩ＋０２は指数部、ｃｙはキャ
リーである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔りツタトｔし 第８図 第４図 ＷＫ２画者二］ （。
第４図は本発明の説明図、第５図は演算ユニット部分の
ブロック図である。 図面で、Ｃ１，０２，ＣＩ＋０２は指数部、ｃｙはキャ
リーである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔りツタトｔし 第８図 第４図 ＷＫ２画者二］ （。
Claims (1)
- 正規化浮動小数点数の演算に際してその指数部に生じる
命令例外の検出方法において、該指数部の演算実行時に
第１．第２の前記小数点数の指数部のサイン８１ ｐ
Ｓｘ 、および指数部最上位桁からのキャ９−ＣＹがセ
ットされる演算器状態レジスタの内容をチェックし、キ
ャリーＣＹが０のトキはアンダースローの発生のみチェ
ックし、キャリーＣＹが１のときはオーバフローの発生
のみチェックすることを特徴とした浮動小数点命令例外
検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099205A JPS581244A (ja) | 1981-06-26 | 1981-06-26 | 浮動小数点命令例外検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56099205A JPS581244A (ja) | 1981-06-26 | 1981-06-26 | 浮動小数点命令例外検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS581244A true JPS581244A (ja) | 1983-01-06 |
Family
ID=14241141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56099205A Pending JPS581244A (ja) | 1981-06-26 | 1981-06-26 | 浮動小数点命令例外検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS581244A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428725A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Floating point arithmetic circuit |
| JPH03179108A (ja) * | 1989-12-06 | 1991-08-05 | Hitachi Ltd | 蒸気タービン制御装置およびその制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53133340A (en) * | 1977-04-27 | 1978-11-21 | Nec Corp | Cylindrical magnetic domain element |
| JPS5537028A (en) * | 1978-09-08 | 1980-03-14 | Hitachi Ltd | Stop position control system of continuous slip paper |
-
1981
- 1981-06-26 JP JP56099205A patent/JPS581244A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53133340A (en) * | 1977-04-27 | 1978-11-21 | Nec Corp | Cylindrical magnetic domain element |
| JPS5537028A (en) * | 1978-09-08 | 1980-03-14 | Hitachi Ltd | Stop position control system of continuous slip paper |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6428725A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Floating point arithmetic circuit |
| JPH03179108A (ja) * | 1989-12-06 | 1991-08-05 | Hitachi Ltd | 蒸気タービン制御装置およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941120A (en) | Floating point normalization and rounding prediction circuit | |
| KR100302686B1 (ko) | 독립적인승산및가산명령어를이용하여고정밀도승산-가산연산을수행하기위한방법및장치 | |
| EP0483864B1 (en) | Hardware arrangement for floating-point addition and subtraction | |
| US6360189B1 (en) | Data processing apparatus and method for performing multiply-accumulate operations | |
| US6529928B1 (en) | Floating-point adder performing floating-point and integer operations | |
| JPH0230530B2 (ja) | ||
| JPH04227530A (ja) | 浮動小数点プロセッサ | |
| JP2618374B2 (ja) | 最上位の数字の位置の検出 | |
| EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
| US20070050434A1 (en) | Data processing apparatus and method for normalizing a data value | |
| JPH09212337A (ja) | 浮動小数点演算処理装置 | |
| US4405992A (en) | Arithmetic unit for use in data processing systems | |
| US6061707A (en) | Method and apparatus for generating an end-around carry in a floating-point pipeline within a computer system | |
| US5764549A (en) | Fast floating point result alignment apparatus | |
| US7054898B1 (en) | Elimination of end-around-carry critical path in floating point add/subtract execution unit | |
| US5117384A (en) | Method and apparatus for exponent adder | |
| JPS581244A (ja) | 浮動小数点命令例外検出方法 | |
| US6178437B1 (en) | Method and apparatus for anticipating leading digits and normalization shift amounts in a floating-point processor | |
| JPH0283728A (ja) | 浮動小数点乗算装置 | |
| JPS62128331A (ja) | 情報処理装置 | |
| EP0137526B1 (en) | Arithmetic unit in data processing system with exponent overflow/underflow detection | |
| JPS5932038A (ja) | 浮動小数点加算器 | |
| JP2752698B2 (ja) | 浮動小数点加減算回路 | |
| US5805487A (en) | Method and system for fast determination of sticky and guard bits | |
| JPS63158626A (ja) | 演算処理装置 |