JPS58123216A - 可変リミツタ装置 - Google Patents
可変リミツタ装置Info
- Publication number
- JPS58123216A JPS58123216A JP692182A JP692182A JPS58123216A JP S58123216 A JPS58123216 A JP S58123216A JP 692182 A JP692182 A JP 692182A JP 692182 A JP692182 A JP 692182A JP S58123216 A JPS58123216 A JP S58123216A
- Authority
- JP
- Japan
- Prior art keywords
- variable gain
- limiter
- value
- ddc
- limit value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＤ Ｄ Ｃ（Ｄｉｒｓｃｔ Ｄｉｇｉｔａｌ
Ｃｏｎｔｒｏｌ）制御に於て、可変ゲインを使用する
出力制御の可変リミッタ値置に関するものである・。
Ｃｏｎｔｒｏｌ）制御に於て、可変ゲインを使用する
出力制御の可変リミッタ値置に関するものである・。
従来この穏装置として纂１図に示される賜のがあつ念、
１１１図において、（１）および（２）はそれぞれ連続
的に可変する制御入力信号、（３）は可変ゲイン鉄量、
（４）はリミッタ数置、（５）は出力信号、（８）は制
御入力信号（１） 、 （２）を相結合する結合回路、
（９ンは結合口Ｉｌ！ （８）の出力信号と可変ゲイン
装置（３）Ｋよる可変ゲインとを積結合する結合回路で
ある。
１１１図において、（１）および（２）はそれぞれ連続
的に可変する制御入力信号、（３）は可変ゲイン鉄量、
（４）はリミッタ数置、（５）は出力信号、（８）は制
御入力信号（１） 、 （２）を相結合する結合回路、
（９ンは結合口Ｉｌ！ （８）の出力信号と可変ゲイン
装置（３）Ｋよる可変ゲインとを積結合する結合回路で
ある。
次に動作について説明する。制御入力信号（１）。
（２）Ｋ対して、可変ゲイン装置（３）Ｋよって増減さ
れた信号（６）はある固定のリミット値を持つ良リミッ
タ装置（４）でその範囲内で制限され制御信号（５）と
して出力される。
れた信号（６）はある固定のリミット値を持つ良リミッ
タ装置（４）でその範囲内で制限され制御信号（５）と
して出力される。
従来のものは以上のように構成されているので、入力信
号と可変ゲインをかけ合せた量に対し、その多い少ない
に関係表く、一定ＯＩＪ ｉット値にて、りばットをか
けることに壜り、可変ゲインが大きい場合、入力信号が
多くなれば、リミット装置の入力側でＤＤＣオーバ７０
−となシリイツト値置におけるリミットの意味がなくな
るなどの欠点があった。
号と可変ゲインをかけ合せた量に対し、その多い少ない
に関係表く、一定ＯＩＪ ｉット値にて、りばットをか
けることに壜り、可変ゲインが大きい場合、入力信号が
多くなれば、リミット装置の入力側でＤＤＣオーバ７０
−となシリイツト値置におけるリミットの意味がなくな
るなどの欠点があった。
この発明社上記のような従来のものの欠点を除去するた
めなされたもので、入力信号と可変ゲインの相互の量を
常にチェック、し入力信号に可変ゲインの量に対してリ
ミットをかけるようＫすゐことによりＤＤＣオーバフロ
ーが発住しないようにできる可変リミッタ＆装置を提供
することを目的としている。
めなされたもので、入力信号と可変ゲインの相互の量を
常にチェック、し入力信号に可変ゲインの量に対してリ
ミットをかけるようＫすゐことによりＤＤＣオーバフロ
ーが発住しないようにできる可変リミッタ＆装置を提供
することを目的としている。
以下第２図に示すこの発明の一実施例について説明する
。第２１１において第１図と同一符号は同一または相当
部分を示しく４）は入力される信号に対し、可変ゲイン
の量を考慮したリミッタ装置、（７）はリミッタ装置（
４）のリミット値を可変にセットするリミット値設定装
置である、 次に動作についてＩＩ！明する。ＩＪ ミツト値設定装
置（７）は入力信号（１）、（２）Ｋ対し可変ゲイン装
置（４）の可変ゲインの現在の値を記憶し、ＤＤＣオー
バフローが発生しないようなリミット値にリミッタ装置
（４）を設定する、従って可変ゲイン装置（３）の可変
ゲインが大きい場合は、リミッタ装置（４）のリミッタ
値がセットされ、出力信号（５）はＤＤＣオーバフロー
発生なくリミットのかかった量として制御される。ま友
可変ゲインが小さい場合はリミッタ装置（４）のリミッ
ト値が大きくセットされ、出力信号（５）はＤＤＣオー
バフロー発生しないりｉットのかかった量で制御される
。
。第２１１において第１図と同一符号は同一または相当
部分を示しく４）は入力される信号に対し、可変ゲイン
の量を考慮したリミッタ装置、（７）はリミッタ装置（
４）のリミット値を可変にセットするリミット値設定装
置である、 次に動作についてＩＩ！明する。ＩＪ ミツト値設定装
置（７）は入力信号（１）、（２）Ｋ対し可変ゲイン装
置（４）の可変ゲインの現在の値を記憶し、ＤＤＣオー
バフローが発生しないようなリミット値にリミッタ装置
（４）を設定する、従って可変ゲイン装置（３）の可変
ゲインが大きい場合は、リミッタ装置（４）のリミッタ
値がセットされ、出力信号（５）はＤＤＣオーバフロー
発生なくリミットのかかった量として制御される。ま友
可変ゲインが小さい場合はリミッタ装置（４）のリミッ
ト値が大きくセットされ、出力信号（５）はＤＤＣオー
バフロー発生しないりｉットのかかった量で制御される
。
表お上記実施例では可変ゲインコントロールにおけるリ
ミッタ装置として説明したが可変ゲインを１つの入力要
素に対するトータル（Ｔｏｔａｌ）ＷＪ変リミッタ装置
としても良い、 以上のようにこの発明によれば、ＤＤＣオーバ７０−に
よる制御不具合が紡がれ、入力信号と可変ゲインの量に
よシ自動的にリミット値が決定されるので、制御効果が
向上される等効果がある。
ミッタ装置として説明したが可変ゲインを１つの入力要
素に対するトータル（Ｔｏｔａｌ）ＷＪ変リミッタ装置
としても良い、 以上のようにこの発明によれば、ＤＤＣオーバ７０−に
よる制御不具合が紡がれ、入力信号と可変ゲインの量に
よシ自動的にリミット値が決定されるので、制御効果が
向上される等効果がある。
躯１図は従来の装置を示すブロック図、籐２１１Ｉはこ
の発明の一実施例を示すブロック図である。 図において、（３）は可変ゲイン装置、（４）はりｉツ
タ装置、（７）はリミット値設定装置である。なお図中
同一符号は同一または相当部分を示すもＯとする。 代理人 葛 野 傷 −
の発明の一実施例を示すブロック図である。 図において、（３）は可変ゲイン装置、（４）はりｉツ
タ装置、（７）はリミット値設定装置である。なお図中
同一符号は同一または相当部分を示すもＯとする。 代理人 葛 野 傷 −
Claims (1)
- 入力信号をリミットするリミット装置と、このリミット
装置の出力信号を増減する可変ゲイン装置と、この可変
ゲイン装置のゲインに応じて上記＋７ ｉット装置のリ
ミット値を所定値に設定するりピット値設定装置とを備
えてなる可変リイツタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP692182A JPS58123216A (ja) | 1982-01-19 | 1982-01-19 | 可変リミツタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP692182A JPS58123216A (ja) | 1982-01-19 | 1982-01-19 | 可変リミツタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123216A true JPS58123216A (ja) | 1983-07-22 |
Family
ID=11651701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP692182A Pending JPS58123216A (ja) | 1982-01-19 | 1982-01-19 | 可変リミツタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123216A (ja) |
-
1982
- 1982-01-19 JP JP692182A patent/JPS58123216A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1514162A (en) | Directional enhancement system for quadraphonic decoders | |
| JPS57109089A (en) | Initial value resetting circuit for operational amplifier | |
| GB1452920A (en) | Signal equalizers | |
| GB1408288A (en) | Regulation corrector in a closed circuit control system | |
| JPS58123216A (ja) | 可変リミツタ装置 | |
| JPS55156431A (en) | Noise reduction system | |
| JPS52146655A (en) | Data processing and controlling unit of balances, etc. | |
| JPS5733311A (en) | Ranging system of converter for process | |
| JPS5748153A (en) | Picture element density converting system | |
| GB1107713A (en) | Improvements in or relating to electronic systems and arrangements for recognising printed or written characters | |
| GB1287845A (ja) | ||
| JPS57191753A (en) | Register controlling system | |
| JPS5730196A (en) | Information processor | |
| SU788072A1 (ru) | Корректирующее устройство | |
| JPS5795759A (en) | Picture signal processing device | |
| SU718928A1 (ru) | Многофункциональный логический элемент | |
| JPS5593311A (en) | Loudness circuit unit | |
| JPS61292409A (ja) | 音量制御装置 | |
| JPS573409A (en) | Agc circuit | |
| JPS57111703A (en) | Adaptive control device for process | |
| JPS5616221A (en) | Control system for data transfer | |
| JPS62131628A (ja) | インタフエ−ス回路 | |
| JPS5735408A (en) | Digital filter device | |
| JPH0541625A (ja) | パワーコントロール回路 | |
| JPS55912A (en) | Divider circuit |