JPS58122731A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS58122731A
JPS58122731A JP337682A JP337682A JPS58122731A JP S58122731 A JPS58122731 A JP S58122731A JP 337682 A JP337682 A JP 337682A JP 337682 A JP337682 A JP 337682A JP S58122731 A JPS58122731 A JP S58122731A
Authority
JP
Japan
Prior art keywords
etching
mode
discharge
gap
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP337682A
Other languages
English (en)
Inventor
Takashi Yamazaki
隆 山崎
Haruo Okano
晴雄 岡野
Yasuhiro Horiike
靖浩 堀池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP337682A priority Critical patent/JPS58122731A/ja
Publication of JPS58122731A publication Critical patent/JPS58122731A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は、電界と磁界とを利用したドライエツチング方
法に関する。
[従来技術とその問題点] 近年、集積回路は微細化の一途をたどり、櫃近では、最
少寸法が1〜2μmの超LSIも試作されるに至りてい
る。この微細加工には平行平、iim電極を有し、試料
載置の電mK高周波電力を印加することKよりグロー放
電を生じせしめ、プラズマ中の正イオンを陰極上に生じ
る陽極降下電圧(負)自己バイアス;例えば、H*8 
Butler andG、 8 、 kino ; T
he Physics of Fluids、 6(1
963)13参照)によって加速し、試料にイオンを喬
直に照射させて、これをエツチングするもので反応性イ
オンエツチング(RIE)と呼ばれている。しかし、こ
のI’LIEでは例えば、CF、/H,ガスを用いたS
10.のエツチング速度は高々300〜400Aんnで
あり1μm厚の8 i 0.をエツチングするのに30
分以上も有するなど、量産性の点でこの極めて低いエツ
チング速度は重大な問題となっている。また、A/、あ
るいはPo1y−8iにおいても、8i0.根ではない
が、そのエツチング速度は〜1000 A/mu1程度
であり、やはり速いエツチングがgすれているのが現状
である。この低いエツチング速度の主なる原因は、イオ
ン化効率が極て低いグロー放電を用いている点にある。
最近、本発明者等は、放電のイオン化効率の非常に大歯
な高速反応性イオンエツチング装置について提案を行っ
た。この提案は、イオン化効率の向上が、高速のエツチ
ング速度をも九らすという基本概念に基づいて行われた
ものである。第1図を用い、その高連工、チング装置の
概略について説明する。反応容器は、水冷され、かつ、
高周波電力(2)を印加できる橡にした陰極(4)Kよ
り2つの領域に分離されている。1つは、被エツチング
物(8)が置かれ九エツチング領域(3)であ)、他の
1つは、*場発生のためOマグネットアセンブリ(1)
が置かれた高周波領域(至)である。マグネットアセン
ブリ(1)は軟鉄板上に設けられ九上面がN極を示す永
久磁石と、これを権り囲む上面が8極の永久磁石から成
る。ここで、前記自己バイアスによる被エツチング物上
の直流電界fE)と、前記マグネ、ドアセンブリによる
磁界面とKよって生じる電子のt x 官方向へのドリ
フト運動によ)プラズマ0jlI&い磁場が存在する丸
めに、放電を生じやすく、そのため、放電防止のために
、lσ’ Tor(以下の高真空に保たれている。実際
のエツチングは、前記マグネットアセンブリの機械的な
1方向走査にαQに同JtQしたプラズマループ(7)
の被エツチング物上での繰返し走査により均一に行なわ
れる。
この装置を用いてエツチングした場合には2つのモード
が捩られる。例えば、(41,C1*/11.ガスによ
り生じ九放電を観察すると第2511に示す様に、(m
) : N −8関IIαη上が暗部となり、その周辺
に放電舖が生じるモード(第2図& ) 、 fb):
 N−8間IIQ?)上に放電(1!Jが集中するモー
ド(j1N2図b)の2つのモードがみられ、何れの場
合もエツチング速度、選択性は優れているが、モード(
litで不純物添加多結晶シリコン等を、その表面にマ
スクを選択的に形成して、エツチングする場合には、マ
スク下に大きなアンダーカットを生じる。従って(bl
のモード、即ち、N−8l′1IllIII上に高密度
のプラズマが集中するモードでエツチングすることが好
ましい。
本発明者等は、さらに鋭意研究した結果、N −8関−
上に高密度のプラズマが集中するモードで、かつ論@降
下電圧(Vdc ) 〉sowの条件でエツチングすゐ
と、極めて嵐好にエツチング出来る事を見い出した。
即ち、傭の条件Kgもず高速かつ極めてアンダーカット
少なくエツチング出来為事である。従って信頼性高く異
方性エツチングが達成され1超L8I等の微細加工に大
変有利と一部b0[発明の目的〕 本発明は、不純物添加多結晶シリコン等を信頼性高く、
高速かつアンダーカット愈くエツチングする事を目的と
する。
[発明の概要] 本発明は、N−8間隙上に高密度のプラダiが集中する
モードで、かつm低降下電圧(Vdc )が30V以上
の条件下でエツチングする橡にしたものである。
し発明の効果] 本発明に依れば、信頼性高く高速かつア/ダーカットが
極めて小さいエツチングを行なう事が出来るようになる
[発明の実施例] 以下、本発明を図面を参照しながら詳細に説明する。先
ず、不純物象度lXl0’″〜3 x 1 g”7 、
例えば10″l♂1m度りン(91をドープし九600
 oz厚の多結晶シリコy (Po1y−8i )膜を
有するフェノ・−と、通常のシリコンウニ/1−とを用
意した。
第3図(11は、第1図の装置で、CI、 、 Cj、
+H。
ガスを用いエツチングした時のH8添加量とりyト。
−プPoly−8i(ml、undoped −81M
1e−8i(blのエツチング速度との関係を示したも
のである。CI、流量は478 CCM一定で、3pP
owerは0.24”/csf(黒丸印L  O,48
’/7(丸印)、エツチング圧力は0.ITorrであ
る。尚、CI、単体の場合、 P−Poly−8iのエ
ツチング速度は8+4g1e 81よりも速いが、に添
加量の増大に伴って次第に両方のエツチング速度は近づ
いていくことが示されている。これはPとよく反応する
CtフラジルがHs#A加によりHCIとなって除去さ
れる九めに1多量のH1加の4とては両者のエツチング
速度が勢しくなるものと考えられる。
これら測定値aN−8間隙上に高密度のプラズマが集中
するモードであるが、エツチング後の8MMIN察結果
から、アンダカ、トの全んどない異方性のエツチングが
達成される賜添加量の値は、rf 電力0.24 、0
.48”7cdK対し ?、20 、1108CCテ、
それぞれs  47.10(8CCM)以上では全くア
ンダーカットがなくなることが判明した。このH1添加
量に対して、陰極降下電圧Vdc(rf電極と接地との
間に、 高圧プローブを挿入し、これをシンクロスコー
プを通して、最大、最小値を求め、それの相加平均)を
プロ、トシたのが、第3閣(b)である。
その結果、H1添加量と共に、Vdcは単調に増加する
が、異方性エツチングが達成される領域(図中、斜線部
分)K対応するVdcは、  rf電力によらず、30
V以上、好tしくは50V以上と決定される。
図中、烏は0.24”761f 、 bは0.48W/
−を示す。
第4WAはt同様にC4ガス単体の場合で行っ九−引(
b)、810諺(clc)工、チング速度、及びその時
のVdC(dJO関係を示しえもので、このときの工、
チング条件はC1@ 478CCM1工、 チyグ圧カ
0.ITorr一定である。斜艙領域は前記同様SBM
Kよ〉観察し九アンダーカ、トを生じない値を示したも
の第5111は、同様にC4lガス単体の場合のエツチ
ング圧力とP−Poly−81(a) 、 undop
ed −8jngle −8j(b)、旧0. (cl
の工、チング速度及びその時のVdc (d)の関係を
示したものである。エツチング条件はRF rov@r
 O,64’/cd、 Cb流量478CCMである。
この場合でもアンダーカットを生じなくなる時のVdc
O値は変わらず仁のことは、すなわち、イオンアシスト
エツチングの効果の目安となるVdcを30V以上好オ
しぐは50V以上に制御する仁とKよって、他の/(2
メータによらずアンダー力。
トのない異方性のエツチングが可能であることを示すも
のであL例えば、エツチング圧力Q、I TorrpC
1@i 848CCM 、 RFPower : Q、
g$4”/Qlfの条件でP−Poly−81工、チン
グ速II 1 声m/m1 n 、 810゜との選択
比〜2G/+11でかつ異方性の工、チングが連成され
え。
第6図を用いて1以上説明したV41Cを変えた場合の
マスク下のアンダーカット量を説明すると、Vdc 〉
S OV O場合−)Kは、他の条件に依らず5oos
オーバエツチングを行りても、マスク下にアンダーカッ
トは入らない(who)。3ovくVdc < 50 
V Oja合K 6 WJ(b)K”は、5oonオー
バエツチングに対してW二〇。O1μm@度Oアンダー
カ、トである。さらK t Vdc < 30 Vの場
合第611(c+には、W> 0.1−0.2jmO7
yダーカy)を生じる。以上の結果よj、Vdc〉30
 Vであれば実用上大きな支障を生じないことがわか−
)友。またVdc〉50Vであれば、全くアンダーカッ
トはなく、よ)好ましい条件である。
上記実施例ではガスとしてCI、 、 01. + H
,の場合について述べたがCCl4. ccj、 + 
C1l、 8iCj、。
Ct*+ A r e B ClB + C41k ト
0 塩1 t 會b 32’ J テ4又1 りンの代
わりにヒ素(A%)を添加しても同様の効果が得られた
。又、本発明の実施例では。
Po1y−81について説明したが、単結晶84非晶質
引でも同様でTol、さらに他の高融点金属、例えば、
W、Mo、 Toるいはこれらのンリ?イド化合物中A
1等の金属においても同様の効果が確認されえ。又S陰
極とlI地電位とO関に高圧プ田−プを挿入してエツチ
ング中Vdcをモニターし、例えばVdcが30VI!
jlKなった場合には例えは圧力を下げる(高真空にす
る)ようにすれば条件が変動しても常に異方性エツチン
グを維持する仁とができる。
【図面の簡単な説明】
第1111は本発WAK用いられたエツチング装置の断
面図、第2図Ta)(b)は上面軸回、第3図(all
(b) 。 第4図及び第5図は本発明の詳細な説明する為のエツチ
ング特性図、第6図(all〜(C)はエツチング断爾
図である。図において(1)・・・8m−Coマグネッ
トアセンブリ、(2)・・・高周波電源、(3)・・・
エツチング領域、(4)・・・−41i%(5)・・・
ガス導入口、(6)・・・水冷パイプ、(7)・・・マ
グネトロン放電、(8)・・・ウェハ、(9)・・・グ
ロー放電、舖・・・静電チャ、クシステム、αF・・テ
フロン、I・・・走査システム%I・・・水、u祷(至
)・・・N−8関誠、ズマ、−・・・レジストh Qト
・・P−doped −Poly−8i。 (2)・・・SムO8,@・・・8iI&板。 代理人 弁理士 則 近 憲 佑 他1名a   もト lh 4カロt(S(cA/7) (α) 8図 ρ d 4ρ 61 フレ α砂12v  /41)H
z%71Y (St(M) (ム) 第4図 θ /、32  θ64ρfl  /、η ItRFt
Power (14’/cm2)第5図 工・・乃tブ迂7iC7orと) <ciン 6図 tb>    ((’ )

Claims (1)

    【特許請求の範囲】
  1. 陽極、及び被工、テング物が載置され為周波電力が印加
    される陰極を備えた反応容器に少くとも塩素を含むガス
    を導入し、前記陽極裏面に設は九N−8間−を有する磁
    場発生手段によ)陽陰上に発生する磁場と前記高周波電
    力印加により陰極上に発生する電場とKより高密度プラ
    ズマを形成してエツチングを行なうに際し、N−8間隙
    直上付近に前記高密度のプラズマが集中するモードで、
    かつ陰極降下電圧が30V以上の東件下において不純物
    添加多結晶シリコンをエツチングする事を特徴とするド
    ライエ、チング方法。
JP337682A 1982-01-14 1982-01-14 ドライエツチング方法 Pending JPS58122731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP337682A JPS58122731A (ja) 1982-01-14 1982-01-14 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP337682A JPS58122731A (ja) 1982-01-14 1982-01-14 ドライエツチング方法

Publications (1)

Publication Number Publication Date
JPS58122731A true JPS58122731A (ja) 1983-07-21

Family

ID=11555631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP337682A Pending JPS58122731A (ja) 1982-01-14 1982-01-14 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS58122731A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332932A (ja) * 1986-03-28 1988-02-12 Toshiba Corp ドライエツチング方法
WO1998000858A1 (en) * 1996-07-03 1998-01-08 Tegal Corporation Plasma etch reactor and method
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6332932A (ja) * 1986-03-28 1988-02-12 Toshiba Corp ドライエツチング方法
WO1998000858A1 (en) * 1996-07-03 1998-01-08 Tegal Corporation Plasma etch reactor and method
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
US6190496B1 (en) 1996-07-03 2001-02-20 Tegal Corporation Plasma etch reactor and method for emerging films
US6354240B1 (en) 1996-07-03 2002-03-12 Tegal Corporation Plasma etch reactor having a plurality of magnets
US6410448B1 (en) 1996-07-03 2002-06-25 Tegal Corporation Plasma etch reactor and method for emerging films
US6500314B1 (en) 1996-07-03 2002-12-31 Tegal Corporation Plasma etch reactor and method
US6620335B1 (en) 1996-07-03 2003-09-16 Tegal Corporation Plasma etch reactor and method
US6905969B2 (en) 1996-07-03 2005-06-14 Tegal Corporation Plasma etch reactor and method

Similar Documents

Publication Publication Date Title
CA1196599A (en) Magnetically enhanced plasma process and apparatus
EP0669637B1 (en) Plasma process apparatus
US4492610A (en) Dry Etching method and device therefor
US6197151B1 (en) Plasma processing apparatus and plasma processing method
JP2000269196A (ja) プラズマ処理方法及びプラズマ処理装置
JPH0752730B2 (ja) 電極組立物及びプラズマ装置
US4983253A (en) Magnetically enhanced RIE process and apparatus
US4786361A (en) Dry etching process
US5543184A (en) Method of reducing particulates in a plasma tool through steady state flows
JPH11149998A (ja) プラズマ処理装置
JPS58122731A (ja) ドライエツチング方法
EP0065277B1 (en) High speed dry etching method
JPH0845846A (ja) スパッタリング方法及びスパッタリング装置
JPH09272973A (ja) 低圧力放電スパッタ装置
JPH0311542B2 (ja)
CN112921403A (zh) 碳化硅晶片的刻蚀方法
JP3278732B2 (ja) エッチング装置及びエッチング方法
JPH031825B2 (ja)
JP2515833B2 (ja) マイクロ波プラズマ処理方法
JPH0458176B2 (ja)
JP3887605B2 (ja) スパッタリング方法及びスパッタリング装置
JPH03109728A (ja) 半導体装置の製造方法
JPH10154699A (ja) リモートプラズマ型プラズマ処理装置
JPH0227719A (ja) プラズマプロセス装置
Pendharkar et al. Tungsten trench etching in a magnetically enhanced triode reactor