JPS58121672A - サイリスタの製造方法 - Google Patents
サイリスタの製造方法Info
- Publication number
- JPS58121672A JPS58121672A JP319082A JP319082A JPS58121672A JP S58121672 A JPS58121672 A JP S58121672A JP 319082 A JP319082 A JP 319082A JP 319082 A JP319082 A JP 319082A JP S58121672 A JPS58121672 A JP S58121672A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- digging
- base layer
- recesses
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009412 basement excavation Methods 0.000 description 3
- 230000008033 biological extinction Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
大発明は、例えば電力用ＧＴＯ（ゲートターンオフ）サ
イリスクのように半導体板の同じ側の表面上に近接して
位置する主電極とゲート電極の間に段差を有するサイリ
スタの製造方法番こ関する。
イリスクのように半導体板の同じ側の表面上に近接して
位置する主電極とゲート電極の間に段差を有するサイリ
スタの製造方法番こ関する。
電力用ＧＴＯサイリスタに２いては、ターンオフ時のキ
ャリヤ引出しを速かｌこ行うため、ゲートを有するベー
ス層にｇ４！１するエミツタ層に設けられる主電極とゲ
ート電極との配置が入り組んでいる。平面的には主電極
は平行化並んだ島状あるいはくし状であり、ゲート電極
はその周囲を織り囲んで配置される。主電極とゲート電
極きの間隔はできるだけ小さい方がターンオフ時のキャ
リヤ引出しが容易であるので、主電極とゲート電極との
短絡を避けるため、第１図に示すようにＰＮＰＮ４層を
有するシリコン板１のゲート部をエツチングなどで堀下
げ、ゲート電極２と主電極（この場合はカソード）３と
の間１こ段差を設けた構造ｌこするのが一般的である。
ャリヤ引出しを速かｌこ行うため、ゲートを有するベー
ス層にｇ４！１するエミツタ層に設けられる主電極とゲ
ート電極との配置が入り組んでいる。平面的には主電極
は平行化並んだ島状あるいはくし状であり、ゲート電極
はその周囲を織り囲んで配置される。主電極とゲート電
極きの間隔はできるだけ小さい方がターンオフ時のキャ
リヤ引出しが容易であるので、主電極とゲート電極との
短絡を避けるため、第１図に示すようにＰＮＰＮ４層を
有するシリコン板１のゲート部をエツチングなどで堀下
げ、ゲート電極２と主電極（この場合はカソード）３と
の間１こ段差を設けた構造ｌこするのが一般的である。
ゲート電極２には図示しないゲートリードが、アノード
側には金属電極基板４がそれぞれ接続され、カソード３
ｉこは接続体５が加圧接触される。このゲート部の堀下
げの深さはサイリスタの特性に対し次の影響を与える。
側には金属電極基板４がそれぞれ接続され、カソード３
ｉこは接続体５が加圧接触される。このゲート部の堀下
げの深さはサイリスタの特性に対し次の影響を与える。
（１１十分深くないとゲート電極２とカソード３の間の
絶縁ができない。
絶縁ができない。
（２）深すぎるとサイリスタを構成する４層のうちの中
間の２層、すなわちＮペース層６とＰベース層７の間の
耐圧を低下させる。
間の２層、すなわちＮペース層６とＰベース層７の間の
耐圧を低下させる。
（３）深さが変るとゲート電極２の下のＰベース層の表
面不純物濃度が変化し、ゲート電極２の接触抵抗が変る
ため点弧特性および消弧特性が変化する。
面不純物濃度が変化し、ゲート電極２の接触抵抗が変る
ため点弧特性および消弧特性が変化する。
従ってゲート部の堀下げ深さの制御は重要である。堀下
げをエツチングで行う場合、エツチング粗さ針や光学顕
微鏡によって行った深さの測定結果に対比して調整Ｔる
ことによることが一般的であった。しかしこのような調
整は関連する因子が多いためすこぶる煩雑である。
げをエツチングで行う場合、エツチング粗さ針や光学顕
微鏡によって行った深さの測定結果に対比して調整Ｔる
ことによることが一般的であった。しかしこのような調
整は関連する因子が多いためすこぶる煩雑である。
これに対し、本発明は段差をより容易で精度の高い方法
で制御して形成するサイリスクの製造方法を提供するこ
とを目的とする。
で制御して形成するサイリスクの製造方法を提供するこ
とを目的とする。
この目的は、サイリスタの段差を半導体板の表面からゲ
ートが備えられるベース層才での堀下げによって形成し
、その場合掘下げ渫さを前記ベース層の堀下げ部を挾む
２点間で測定された抵抗値によって制御することにより
達成される。
ートが備えられるベース層才での堀下げによって形成し
、その場合掘下げ渫さを前記ベース層の堀下げ部を挾む
２点間で測定された抵抗値によって制御することにより
達成される。
本発明による抵抗の測定は、堀下げ部のシート抵抗を測
定してもよく、あるいは掘下げられたベース層を挾むニ
オツタ層の間の抵抗を測定してもよい。
定してもよく、あるいは掘下げられたベース層を挾むニ
オツタ層の間の抵抗を測定してもよい。
以下図を引用して本発明の実施例について説明する。篇
２図において、例えばエツチングによってＮエミツタ層
８よりＰベース層７達する凹ｓ９を形成する。ゲート電
極に必要な凹部９の面積が小さい時には測定に用いるた
めに、例えば直径４騙以上の円形あるいはそれと同様の
大きさを持つ他の形状の凹部１０を同時に形成する。第
２図ではこのような凹部ｌＯをシリコン板１の中央に設
けているが、中央に限定されない。この凹部ｌＯにおい
て４針からなるシート抵抗測定用深針１１を用いて凹部
ｌＯの下のＰベース層７のシート抵抗を測定し、堀下げ
の進行につれて大きくなるシート抵抗が所定の値に達す
るまで堀り下げる。
２図において、例えばエツチングによってＮエミツタ層
８よりＰベース層７達する凹ｓ９を形成する。ゲート電
極に必要な凹部９の面積が小さい時には測定に用いるた
めに、例えば直径４騙以上の円形あるいはそれと同様の
大きさを持つ他の形状の凹部１０を同時に形成する。第
２図ではこのような凹部ｌＯをシリコン板１の中央に設
けているが、中央に限定されない。この凹部ｌＯにおい
て４針からなるシート抵抗測定用深針１１を用いて凹部
ｌＯの下のＰベース層７のシート抵抗を測定し、堀下げ
の進行につれて大きくなるシート抵抗が所定の値に達す
るまで堀り下げる。
第３図に２いては、シリコン板ｌの表面からの拡散によ
るＰベース層７へのＮエミツタ層８の形成の際に、予め
Ｎエミツタ層８の存在しない箇所 −１２，１３を残し
、その間にゲート電極のための複数の凹部９が掘下げら
れるよう番こしてふき、このＰベース層７の残留箇所１
２．１３にそれぞれ２針の抵抗測定用探針１４，１５を
立ててその間の抵抗を測定する。第２図化示す実施例と
同様に堀下げの進行とともに増加するこの抵抗が所定の
値に達するまで摺り下げる。
るＰベース層７へのＮエミツタ層８の形成の際に、予め
Ｎエミツタ層８の存在しない箇所 −１２，１３を残し
、その間にゲート電極のための複数の凹部９が掘下げら
れるよう番こしてふき、このＰベース層７の残留箇所１
２．１３にそれぞれ２針の抵抗測定用探針１４，１５を
立ててその間の抵抗を測定する。第２図化示す実施例と
同様に堀下げの進行とともに増加するこの抵抗が所定の
値に達するまで摺り下げる。
本発明の効果は、堀下げの制御−こ用いられる抵抗は堀
下げ深さの幾何学的な寸法によってのみ化依存するもの
でなく、サイリスタの特性番こ直接関連する堀下げ部の
ベース層の電気的な特性に依存する点にある。このベー
ス層のシート抵抗はでき上ったサイリスタの点弧・消弧
特性を左右するものであるから、予め点弧、消弧特性と
堀下げ部の下のシート抵抗、あるいはシート抵抗を含む
２点間の抵抗との相関から最適値を求めておき、その最
適値に達した時に堀下げを止めれば所望のゲート特性の
サイリスタを得ることができ、ベース層の拡散深さある
いは拡散濃度のばらつきｌと対処することが可能となる
。さらに測定用探針をエツチング液による腐食から保躾
する手段を講じれば抵抗の測定を行いながらエツチング
による掘下げを実施することができ、堀下げの終点を一
層精度よく制御することもできる。
下げ深さの幾何学的な寸法によってのみ化依存するもの
でなく、サイリスタの特性番こ直接関連する堀下げ部の
ベース層の電気的な特性に依存する点にある。このベー
ス層のシート抵抗はでき上ったサイリスタの点弧・消弧
特性を左右するものであるから、予め点弧、消弧特性と
堀下げ部の下のシート抵抗、あるいはシート抵抗を含む
２点間の抵抗との相関から最適値を求めておき、その最
適値に達した時に堀下げを止めれば所望のゲート特性の
サイリスタを得ることができ、ベース層の拡散深さある
いは拡散濃度のばらつきｌと対処することが可能となる
。さらに測定用探針をエツチング液による腐食から保躾
する手段を講じれば抵抗の測定を行いながらエツチング
による掘下げを実施することができ、堀下げの終点を一
層精度よく制御することもできる。
本発明による堀下げの制御はエツチングによる堀下げの
場合に限らず、他の方法、例えばレーザ光線による堀下
げの場合にも適用することができる。
場合に限らず、他の方法、例えばレーザ光線による堀下
げの場合にも適用することができる。
以上述べたように本発明はサイリスタの主電極とゲート
電極の間に段差を設けるために行う堀下げの終点を、堀
下げ後のベース層の２点間の抵抗値より決定するもので
、堀下げ後のサイリスクの電気特性に直接関連する堀下
げ探さの制御を行うことができるので、所望の特性のサ
イリスタを得る上に極めて有効である。本発明は電力用
ＧＴＯサイリスタの製造に限らず、複雑なゲート形状を
有する高速サイリスタ、逆導通サイリスタなどの製造ｉ
こおいてもゲート電極と主電極との短絡を避ける上に有
効に適用できる。
電極の間に段差を設けるために行う堀下げの終点を、堀
下げ後のベース層の２点間の抵抗値より決定するもので
、堀下げ後のサイリスクの電気特性に直接関連する堀下
げ探さの制御を行うことができるので、所望の特性のサ
イリスタを得る上に極めて有効である。本発明は電力用
ＧＴＯサイリスタの製造に限らず、複雑なゲート形状を
有する高速サイリスタ、逆導通サイリスタなどの製造ｉ
こおいてもゲート電極と主電極との短絡を避ける上に有
効に適用できる。
第１図は本発明の対象の段差付きサイリスタの断面図、
第２囚は本発明の一実施例を示す断面図、第３図は別の
実施例を示す断面図である。 ｌ・ シリコン板、６・Ｎペース層、７・・・Ｐベース
層、８ Ｎエミツタ層、９．１０・堀下げ凹部、１１
シート抵抗測定用探針、１４．１５・・・抵抗測定用
探針。 第１図 す２図
第２囚は本発明の一実施例を示す断面図、第３図は別の
実施例を示す断面図である。 ｌ・ シリコン板、６・Ｎペース層、７・・・Ｐベース
層、８ Ｎエミツタ層、９．１０・堀下げ凹部、１１
シート抵抗測定用探針、１４．１５・・・抵抗測定用
探針。 第１図 す２図
Claims (1)
- ｌ）半導体板の同じ備の表面上ｔこ近接して位置する主
電極とゲート電極の間に段差を有するサイリスタを製造
する方法であって、段差を半導体板の表面からゲートが
備えられるベース層までの堀下げことよって形成し、そ
の場合横丁げの深さを前記ベース層の堀下げ部を挾む２
点間で測定された抵抗値に基づいて調整することを特徴
とするサイリスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP319082A JPS58121672A (ja) | 1982-01-12 | 1982-01-12 | サイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP319082A JPS58121672A (ja) | 1982-01-12 | 1982-01-12 | サイリスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58121672A true JPS58121672A (ja) | 1983-07-20 |
| JPH0136272B2 JPH0136272B2 (ja) | 1989-07-31 |
Family
ID=11550479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP319082A Granted JPS58121672A (ja) | 1982-01-12 | 1982-01-12 | サイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58121672A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204273A (en) * | 1990-08-20 | 1993-04-20 | Siemens Aktiengesellschaft | Method for the manufacturing of a thyristor with defined lateral resistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538192A (en) * | 1976-07-10 | 1978-01-25 | Idemitsu Kosan Co | Atomizer for atomic absorption method |
| JPS53110386A (en) * | 1977-03-08 | 1978-09-27 | Toshiba Corp | Semiconductor device |
-
1982
- 1982-01-12 JP JP319082A patent/JPS58121672A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538192A (en) * | 1976-07-10 | 1978-01-25 | Idemitsu Kosan Co | Atomizer for atomic absorption method |
| JPS53110386A (en) * | 1977-03-08 | 1978-09-27 | Toshiba Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5204273A (en) * | 1990-08-20 | 1993-04-20 | Siemens Aktiengesellschaft | Method for the manufacturing of a thyristor with defined lateral resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0136272B2 (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210119042A1 (en) | Methods of Reducing the Electrical and Thermal Resistance of SIC Substrates and Device Made Thereby | |
| US4072975A (en) | Insulated gate field effect transistor | |
| US4706374A (en) | Method of manufacture for semiconductor accelerometer | |
| US5008209A (en) | Method of manufacturing a semiconductor device including outdiffusion from polysilicon rims | |
| JPH02294026A (ja) | 高絶縁耐力プレーナｐｎ接合の製作方法 | |
| US4197631A (en) | Method of manufacturing semiconductor components | |
| JP3426928B2 (ja) | 電力用半導体装置 | |
| JPS58121672A (ja) | サイリスタの製造方法 | |
| US4868636A (en) | Power thyristor | |
| US4364010A (en) | Semiconductor device with monitor pattern, and a method of monitoring device parameters | |
| US4240095A (en) | Grooving and glassivating method for semiconductor wafers | |
| GB1116489A (en) | High frequency transistor structure and method of making same | |
| JP2699079B2 (ja) | ゲートターンオフサイリスタ | |
| US3555372A (en) | Semiconductor bilateral switching device | |
| EP4001970A1 (en) | Radiation detector | |
| JP3127448B2 (ja) | エッチング制御方法 | |
| JPS60167332A (ja) | 半導体装置の製造方法 | |
| US4320571A (en) | Stencil mask process for high power, high speed controlled rectifiers | |
| JPS61147544A (ja) | 電気特性測定用ステ−ジ | |
| JPS6058595B2 (ja) | シヨ−トエミツタ型サイリスタの製法 | |
| JPS5916417B2 (ja) | 半導体装置の製造方法 | |
| SU1285545A1 (ru) | Способ изготовлени мультискана | |
| JPH10112540A (ja) | Ｇｔｏサイリスタのための陰極装置 | |
| JPS60160124A (ja) | 半導体装置の製造方法 | |
| KR830001246B1 (ko) | Mosfet장치 |