JPS58121006A - 誘電体光導波路及びその形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は集積光学特に単一基板上の能動及び受動光学回
路要素のモノリシック集積化に係る。

先行技術 光学回路要素の集積化が長年に渡って図られてきた。こ
の間、二つの集積方式が開発された。第１の方式はシリ
コン（Ｓｔ　）ウェハ基板上への誘電体導波路の製作を
含む。第２の方式はＧａＡｓ　７Ｍ　ＧａＡｓ　　光学
結晶中に導波路を製作するだめの半導体材料の利用を含
む。

第１の方式では、シリコン基板上への誘電体導波路の製
作を実現するための、いくつかの技術が報告されている
。たとえば、以下の文献を参照のこと。ダヴリュ・スタ
チウスら（Ｗ、　５ｔｕｔｉｕａ　ｅｔ　ａｔ　）、“
１光導波路のだめのシリコン上の窒化シリコン薄膜”、
アプライド・オプテイクス（Ａｐｐｌ、　０ｐｔｉｃｓ
　）、第１６巻、３２１８−３２２２頁、１９７７年１
２月；ジー・マークスら（Ｇ、　Ｍａｒｘ　）　’“集
積化された光検出器アレイ、導波路及びシリコン技術に
基く変調器゛、アイ・イーイーイー・ジャーナル・オブ
・ソリッド−ステート・サーキット（ＩＥＥＥＪ、　ｏ
ｆ　５ｏｌｉｄ−８ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　）　
、第５Ｃ−１２巻、１０−１３頁、１９７７年２月；ジ
エイ・ボイドら（Ｊ、　Ｂｏｙｄ　）“集積化された光
導波路及び電荷結合デバイス像アレイ″′、アイ・イー
イーイー・ジャーナル・オブ・カンタム・エレクトロニ
クス（ＩＥＥＥＪ、　ｏｆ　ＱｕａｎｔｕｍＥｌｅｃｔ
ｒｏｎｉｃｓ　）、第ＱＥ−１３巻、２８２−２８７頁
１９７７年４月、“集積化された光シリコンフォトダイ
オードアレイ、゛′アプライド・オプテイクス、第１５
巻、１３８９−１３９３頁、１９７６年６月、スタチウ
スらは二酸化シリコン（５ｔ０２　）バッファ層とに低
圧化学気相堆積によシ成長させた窒化シリコン（Ｓｔ３
Ｎ４）　ａ膜を示している。５ｔＯ２バッファ層は通常
の水平反応容器中において１１００℃で成長させた湿式
酸化層である。マークスらの文献では、混成すなわちモ
ノリシックではない集積光学回路が示されており、この
場合コーニング７０５９ガラス導波路薄膜が、テーパ結
合で素子を相互接続している。７０５９ガラス導波路薄
膜は、Ｓｉ、０２バッファ層上にスパッタされ、５ｔＯ
２バッファ層はシリコン基板上に、高温で熱的に成長さ
れる。ボイドらはテーパ結合された一５ｔ　Ｏ２バッフ
ァ層上のスピンコードＫＰＲフォトレジスト導波路を組
込んだ集積光学要素構造について述べている。＆０２バ
ッファ層はシリコン基板全体に渡り、高温で熱的に成長
される。

スタチウスら、マークスら及びボイドらの技術は誘電体
導波路で、ある種の光学要素を集積化する方法を提示し
ているように見えるが、それらがシリコン技術及び５４
０２バッファ層の高温における熱成長に依存するため、
それらの技術は、４／ＧａＡｓ／ＧａＡｓ及びＩ　ｎＧ
ａＡｓＰ／　Ｉ　ｎＰヘテロ構造のような光学結晶上へ
のモノリシック集積化には、適用できない。シリコン技
術はモノリシック集積化に対するこれらの技術の適用性
を制限する。その理由は、シリコンの禁制重構造は、シ
リコンウェハ基板上の光源のような、効率的な能動光学
回路要素を製作するほど光伝導、性でないことである。

熱成長もまた適用性を制限している。その理由は、熱成
長プロセスに含まれる温度は、通常＃ＧａＡｓ／ＧａＡ
ｓ系又はＩｎＧａＡｓＰ／　ＩｎＰ系の光学結晶の融点
より、かな）高いことである。

上に述べたように、第２の集積方式はＡｔＧＩＬＡｓ／
ＧａＡｓ系の光学結晶中に半導体導波路を製作する方法
を提示する。この方式は以下に示す引用文献で述べられ
ているような、光源、変調器、増幅器、検出器及びカプ
ラのような能動及び受動光集積回路要素のモノリシック
集積化を実現した。ジエイ・エル・メルフら＜　Ｊ、　
Ｌ　Ｍｅ　ｒｚ　）、′集積化されたＧａＡａ−Ａ／ｘ
Ｇａ□。

Ａｓ　　注入レーザー及びエッチされた反射器を有す、
る検出器”、アプライド・フィジックス・レターズ（Ａ
ｐｐｌ、　Ｐｈｙｓ、　Ｌｅｔｔ、　）　、第３０巻、
５３０−５３３頁、１９７７年５月、はＧａＡｓ−＃ｘ
Ｇａ１−ｘＡｓ　４層デバイス中の受動導波路及び外部
空胴検出器を有するＧａＡｓ　　ダブルへテロ構造レー
ザーのモノリシック集積化について述べている。“’　
ＧａＡｓ　−（Ｇａ＃　）　Ａｓ光変調器及び分布ブラ
ッグ反射器レーザーのモノリシック集積化°゛アプライ
ド・フィジックス・レターズ、第３２巻、３１４−３１
６頁、１９７８年３月、に述べられているように、エム
・シャイムズら（Ｍ、　Ｓｈａｍｓ　）　　により大型
光空胴分布ブラッグ反射器レーザーと、検出器又は変調
器の集積化が実現された。ケイ・アイキ（Ｋ、　Ａｉｋ
ｉ　）らは“分布帰還ダイオードレーザ−とモノリシッ
ク乗積化された周波数多重光源′°アプライド・フィジ
ックス・レターズ、第２９巻、５０６−５０８頁、１９
７６年１０月の論文において、単一導波路中に多重化さ
れた異なる周波数のレーザー出力を有する単一チップ上
の６個の分布帰還レーザーを製作した。集積化された双
導波構造を用いて、ケイ・キシン（Ｋ、　Ｋ１５ｈｉｎ
ｏ　）らは２個のデバイスを受動導波路と結合すること
を、論文“双導波路構造によるレーザーと増幅器／検出
器のモノリシック集積化°′ジャパニーズ・ジャーナル
・アプライド・フィジックス（ＪａｐａｎＪ、　Ａｐｐ
ｌ、　Ｐｈｙａ　）　、第１７巻、５８９−５９０頁、
１９７８年３月、中で述べている。

第２の方式に関して上で述べた方法の場合、受動導波路
は伝えられる光波に対し本質的に透明な半導体材料の層
である。デバイスの結合長さとともに、導波路層の厚さ
及び屈折率の変化は、得られる集積光学回路の適切な動
作に影４を与える。これらの変化を制御するため、また
、複雑さが多いため、この集積方式で用いられる結晶成
長プロセスの密接なモニターが要求される。

第１の方式の誘電体導波路が第２の方式の半導体導波路
より、効率的であることはよく知られているが、上で述
べた二つの方式の提案者は、誘電体光導波路を含むモノ
リシック集積光回路の製作上の問題を指摘することはし
なかった。

本発明の一視点に従うと、第１の主表面、Ｉｎ　Ｇａ　
　Ａｓ　Ｐ　　又は、４／Ｇａ　　Ａｓから成る基Ｘ　
　Ｉ　−ｘ　　ｙ　１−ｙ　　　　ｚ　　１−ｚ板層及
び第１の主表面上に形成された少くとも一つの第１の層
を有する基板層を含み、第１の層は基板層の屈折率よシ
小さな屈折率を有する材料から成ることを特徴とする誘
電体光導波路が実現される。

本発明の別の視点に従うと、ＩｎＧａ　　ＡｓＸ　　　
１−Ｘ　　　ｙ Ｐ　又はＮ　Ｇａ　’　Ａｓから成るｎ＋−ｖ半導体１
−ｙ　　　　　　　ｚ　　　ｌ　−２基板層の第１の主
表面上への誘電体光導波路の形成法において、基板層の
屈折率より小さな屈折率を有する誘電体源材料を蒸発す
る工程、第１の誘電体光導波層を形成するために、基板
層の第１の主表面上に蒸発した誘電体材料を、堆積によ
り集める工程を含み、基板層はその融点より本質的に低
温にあることを特徴とする方法が実現される。

発明の概要 ■−ｖ族ヘテロ構造光学結晶のモノリシック集積化は、
本発明の一実施例に従う誘電体光導波路で実現される。

誘電体導波路は、４／ＧａＡｓ／ＧａＡｓ系中のＭＧａ
　　Ａｓ導波路基板層又はｚ　　　ｔ　−ｚ ＩｎＧａＡｓＰ／ＩｎＰ系中のＩｎ　　Ｇａ　Ａｓ　Ｐ
　　　導波路１−ｙ　　ｙ　　ｘ　１−ｘ 基板層のいずれかの上に形成される。各導波路は基板層
の屈折率よシ本質的に小さな屈折率を有するＳｉ、０２
のような誘電体材料の、少くとも一つの第１の層を含む
。第１の層は基板層上の制御されたＳｉＯ２低温蒸着堆
積で形成される。一般に、第１の層は下部屈折率クラッ
ド層として働く。

誘電体光導波路のコア層として慟〈第２の層は、第１の
層の屈折率より高い屈折率を有する誘電体材料で、第１
の層を被覆することによって形成される。コア層として
のスピン被覆に適した誘電体材料の一つは、ポリイミド
である。光伝播の方向の導波路形状は、適当なマスク及
びエツチング技術を通して、コア層の一部を選択的に除
去することにより規定される。

誘電体光導波路の上部クラッド層として働く第３の層は
、コア層上全体に、堆積又はスピン被覆される。上部ク
ラッド層はコア層より屈折率の低い屈折率を示す。上部
クラッド層の組成は、光導波路の伝播特性における非対
称性を避けるため、下部クラッド層の組成と本質的に同
一にできる。上部クラッド層はまた、集積回路全体の表
面を不活性化する。

導液部形状を規定する部分では、コア層は両方のクラッ
ド層で完全に囲まれ、それにより二次元の誘電体光導波
路が形成される。導波路形状が規定されない部分は、光
の伝播方向に規定され、コア層はクラッド層により二つ
の平行な側面のみが囲まれ、その結果−次元誘電体光導
波路が得られる。

本発明については、添付した図面に関連した本発明の以
下の具体的な実施例を読むことによって、より完全に理
解できるであろう。

最も一般的な表現をするならば、本発明は三元又は四元
の■−ｖ族化合物半導体基板上に、多層誘電体光導波路
を形成することと理解され、実現される。図中の層２．
３．４及び５のような追加された半導体へテロ構造又は
ダブルへテロ構造層が存在することが、本発明の請求範
囲が単一基板上に光回路要素をモノリシックに集積化す
る手段として利用されるものであることを洞察させる。

従って、以下の記述は本発明を基本的に詳細に説明する
だめのものばかりでなく、モノリシック集積化の分野に
おける本発明の詳細な説明するものである。

詳細な説明は以下の節から構成される。すなわち、第１
図に示されるようなヘテロ構造半導体基体の基本的な特
徴、平坦な三元又は四元の導波路基板層を露出するため
の、ヘテロ構造半導体基体の表面処理（第２ないし第５
図）、露出された導波路基板層上の一次元（第６．７及
び８図）又は二次元（第６．７．９及び１０図）誘電体
光導波路の形成である。

光電子デバイス及び集積式デバイスは、ある種の好まし
い結晶方向に成長させる。１００基板上のＩｎＧａＡｓ
Ｐ／ＩｎＰ又はＡｔ　ＧａＡｓ　／ＧａＡｓのいずれか
で構成されたレーザー及び同様のもののよりな■−■半
導体へテロ構造デバイスの場合、望ましい伝播方向はく
０１丁〉軸に沿った方向である。

第１図は１００結晶面上にマスク１を有する多層半導体
へテロ構造結晶基体を示す。上で述べたように、半導体
基体はＩｎＧａＡｓＰ／ＩｎＰ系又はＭＧａＡｓ／Ｇａ
Ａｓ系である。以下の図面とともにやはり第１図に含ま
れるのは、半導体基体の三次元方向を示す、−組の格子
基本ベクトルである。

第１図の半導体へテロ構造は、マスク層１、十 ｐ　形キャップ層２、ｐ形上部クラッド層３、ｎ形又は
アンドープ活性層４、ｎ彫工部クラッド層５、ｎ形導波
路基板禰６及びｎ形基板７から成る。各層の伝導形は、
各ｐ層がｎ層に、各ｎ層がｐ層になるように、逆転させ
てもよい。更に、キャップ層２はへテロ構造基体の一実
施例を示すことのためにのみ、含まれる。半導体基体の
製作から、キャップ層２の成長を省くことにより、別の
実施例を実現することができる。

ヘテロ構造のための半導体材料は、ｍ−ｖ族化合物のグ
ループから選バされる。Ｉ　ｎＧａＡｓＰ／　Ｉ　ｎ　
Ｐ系の場合、二元の［［−Ｖ化合物ＩｎＰがクラッド層
３及び５、基板Ｔとして用いられる。四元の■−ｖ族化
合物Ｉｎ　　Ｇａ　Ａｓ　Ｐｌ　−ｙ　　ｙ　　ｚ　ｌ
　−Ｘ はキャップ層２、活性層４及び導波路基板層６として用
いられ、合金組成比Ｘ及びｙはへテロ構造のための具体
的な波長又は禁制帯幅及び格子定数が得られるように選
択される。

Ｘ及びｙを選択する技術の説明については、アール・ム
ーン（Ｒ，Ｍｏｏｎ　）ら“合金組成の関数としてのＱ
ａＩｎＡｓＰの禁制帯及び格子定数”、ジャーナル・エ
レクトロニク・マテリアルズ（Ｊ、　Ｅｌｅｃｔｒｏｎ
　Ｍａｔｅｒｉａｌｇ　）、第３巻、６３５頁（１９７
４）を参照のこと。この説明においては、組成の例とし
てｘ＝０．５２及びｙ＝０．２２で、１．３μｍ（０，
９５ｅＶ）の波長を生ずるように選択される。本発明の
請求範囲は、これらの比が０．９５μｍないし１．８μ
ｍの範囲の波長を生ずるように選択される時は、等しく
適用できることが重要である。１．５μｍ以上の波長を
生成するための濃度比の場合、ヘテロ接合の液相エピタ
キシャル成長中、層３及び４間に四元のメルトバック防
止層を成長させることが必要である。そのようなメルト
バック防止層の存在により、許容できる結果を得るため
に、エツチング露出時間により、以下に述べる表面処理
をわずかに変化させることだけが必要になる。

第１図に示されるようなＩｎＧａＡｓＰ／ＩｎＰ系のへ
テロ構造基体の場合、キャップ層２は約３０００−５０
００オングストロームの厚さで、クラッド層３及び５は
約１．５−３μｍの厚さ、活性層４及び導波路基板層６
は約１０００−３０００オングストロームの厚さ、基板
７は約７５−１００μｍの厚さである。

もちろん、説明を簡単かつ明瞭にするため、第１ないし
１０図中の層の厚さは、必ずしも実櫟の比率とはあって
いガい。

Ａ／ＧａＡｓ／ＧａＡｓ系において、二元のｎｒ−ｖ族
ＧａＡｓが、基板７に用いられる。三元のｉｌｌ　−Ｖ
族化合物ＡＩ　ＧａＡ　ｓが層２ないし６として用いら
れる。キャップ層２は＃９Ｇａ□−４Ａｓ；クラッド層
３及び５はそれぞれＡｔｒＧａｌ、Ａｓ及びＡｔｕＧａ
、−ｕＡ！＋で、活性層４としてはルＧａ　　Ａｓを用
ｓ　　　　ｔ　−ｓ い、導波路基板層６としては／ｖ！ＷＧａ　１．Ａ　ｓ
を用いる。合金組成比ｑＸ　ｒＸ　８％　　ｕ及びＷは
ヘテロ構造半導体基体に対する具体的な波長又は禁制帯
及び格子定数を生ずるように選択される。一般に、組成
比ｑ％　　８及びＷは比ｒ及びＵよシ／Ｊ’ｖさく、ま
た対称とするためｒとＵは等しく選択される。各種＃Ｇ
ａＡｓ層の組成比を選択する技術についての説明は、エ
イチ・クレツセル（Ｈ，Ｋｒｅｓｓｅｌ　）らにより“
半導体レーザー及びヘテロ接合ＬＥＤ”３５７−３６３
頁（アカデミツク・プレス（Ａｃａｄｅｒｎｉｃ　Ｐｒ
ｅｓｓ　）ニニューヨーク１９７７）中に述べられてい
る。

第１図に示されたＡｌＧａＡｓ／ＧａＡａヘテロ構造基
体の層厚は、ＩｎＧａＡｓＰ／ＩｎＰ系に関して上で述
べたものと本質的に同一であるが、基板層６が０．２な
いし１．８μｍの範囲にあることが例外である。

Ｉ　ｎＧａＡｓＰ／Ｉ　ｎＰ系の表面処理マスク層は化
学気相堆積又は同様の方法のような適当な堆積プロセス
により、ＩｎＧａＡａＰ／ＩｎＰ半導体基体の１００面
上に堆積される。

層の例は化学的に合成した窒化シリコンである。マスク
１はフォトリソグラフィ及びドライエツチングにより、
窒化シリコンを本質的に清ら力コな帯状領域と接するよ
うな端部を有するようにすることによって、形成される
。

マスク１中の帯状領域は表面１１のように表面領域が完
全に露出され、マスク１により被覆されるのと相対する
ようになる。マスク１中の帯は半導体基体の（０１１）
方向に配置される。この型の帯状マスクは半導体基体中
に溝を生成するが、第１図にマスク１の左又は右半分の
みが示されているような他のマスクが、単一の壁を生成
するため、すなわち半導体基体のマスクされない部分を
実効的に切り落すために用いられる。

第２．３．４及び５図は第１図の半導体へテロ構造が、
ｔｆ次エツチングプロセスでエッチャントにより処理さ
れた後の、構造の変化を示す。第２ないし５図により示
されたプロセスは、反復エツチングとよばれる。その理
由は、露出された表面１１（第１図）の直下にある多層
構造の各層が、それぞれ順次エツチング除去されること
である。すなわち、露出した表面１１直下のキャップ層
２の一部は、クラッド層３上の表面１２を露出するよう
に、湿式又は乾式の化学エッチャントによシ、エツチン
グ除去される。エツチングプロセスはへテロ接合におい
て停止させるから、少くとも湿式エッチャントは材料選
択性を示さなければならないことは明らかである。

いくつかの湿式化学エッチャントは、層２及び４のよう
な四元層を選択的にエツチングする効果をもつことが示
されている。いくつかの選択性エッチャントの例には、
以下のものが含まれる。すなわち、アール・ジエイ・木
ルソン（Ｒ，Ｊ、　Ｎｅ１ｓｏｎ　）らが“ＩｎＧａＡ
ｇＰ／ＩｎＰ（λ＝１．３μｍ）ストライプ埋込みへテ
ロ構ターズ第３６巻、３５８頁（１９８０）に述べてい
るＨ２ＳＯ４：　Ｈ２Ｏ２：　Ｈ２０＝（１０：　１　
：　１　）又はＡＢエッチャントである。この場合、Ａ
溶液は（４０，０ｍｌ、　Ｈ２Ｏ＋　０．３　ｇ、　Ａ
ｇＮＯ３＋４０．０ｄ、ＨＦ）で、Ｂ溶液は（４０，０
９，ＣｒＯ３＋４０．０ｍ１−　Ｈ２Ｏ）であり、Ａ：
Ｂ＝（１：１）である。

これについては、ジー・エイチ・オルセン（Ｇ、　Ｈ，
０１ｓｅｎ　）らが“ａｔ−ｖ族化合物における界面の
普遍的歪／エッチャント”ジャーナル・オブ・アプライ
ド・フィジックス（Ｊｏｕｒｎａｌｏｆ　Ａｐｐｌｉｅ
ｄ　Ｐｈｙｓｉｃｓ　）、第４５巻、第１１号、５１１
２頁（１９７４）に述べている。また、ＫＯＨ：　Ｋ３
Ｆｅ（ＣＮ）ａ　：　Ｈ２Ｏの溶液も含まれる。四元層
のエツチング時間は、四元層の厚さ、温度及び四元層の
合金組成比Ｘ及びｙに従って変る。層２の厚さが３００
０オングストローム（λ＝１．３μｍ）で温度が２２℃
の場合、以下の概略のエツチング時間で、第４及び６図
に示される結果が生じる。Ｈ２ＳＯ４’　Ｈ２Ｏ２’Ｈ
２０のエツチングでは約５秒、ＡＢエッチャントでは約
１５秒、ＫＯ）（：　Ｋ３Ｆ’ｅ（ＣＮ）ｓ　：　Ｈ２
０エツチングでは約８秒である。このエツチング工程は
エッチされる半導体基体を脱イオン水中で洗うことによ
シ、停止される。

第３図はＩｎＰ選択エッチャント中でのエツチング後の
第２図中の半導体基体の構造変化を示す。このエツチン
グ工程の場合、Ｈのは表面１２（第２図）下の層３の一
部を切シ落し、それにより四元層４上の表面１３を露出
するのに適したエッチャントである。このエッチャント
は表面１３で自動的に反応を停止するが、マスク１下の
層３の残った部分での著しいアンダーカットを防止する
ために、注意深く制御しなければなら彦い。約１．５μ
ｍのＩｎＰ層厚の場合、濃縮Ｈαの場合のエツチング時
間の例は、約４５秒で、第３図及び第５図の両方に示さ
れる結果が生じる。このエツチング工程の後、第３図に
示されるように、層３のエッチされ露出された壁は結晶
学的な滑らかさを示すことに注意することが重要である
。

第４図は表面１３直下の四元層４を、選択的にエッチす
るために、層５上の表面１４を露出するのに十分な時間
、湿式化学エッチャントに第３図に示された基体を接触
させた後の、半導体へテロ構造基体の構造的変化を示す
。また、結晶学的表面１５はマスク１及び表面１１（第
１図）を含む表面すなわち１００面に対し、一定の傾き
で露出される。エツチングプロセス及びこの工程で用い
られるエッチャントについては、第２図に関連して上で
述べた。

第５図は反偵エツチングプロセスにより得られるすべて
の構造変化が完了したものを示す。再ひＩｎＰ選択エッ
チャントであるＨαを、半導体基体の露出した表面に接
触させ、表面１５に光学的に平坦な鏡面を作る。特に、
表面１４及び結晶学的表面１５は、上で述べたように浸
しかつかくはんすることにより、光学的平坦面に研磨さ
れた鏡面としての好ましい結晶面を露出しかつ導波路基
板層６上に滑らかで平坦な表面１７を露出するのに十分
な時間、Ｈα溶液と接触する。第５図に示されるように
、Ｈαエッチャントにより露出された結晶学的に好まし
い面は、０１１面で、表面１６と記されており、１００
面に垂直である。ＨαはＩｎＰ層すなわち層３及び５の
みの０１１結晶面を選択的に露出し、四元層すなわち層
２．４及び６はエッチしないから、表面１６は光学的に
平坦な小鏡面である。しかし、エツチングプロセスは層
２ないし５が本質的に平行な面となるように、制御され
る。

この例の場合、導波路基板６上の表面１６及び平坦面１
７に、露出された０１１結晶面を露出させるのに必要な
濃縮Ｈα槽中でのエツチング時間は、約２０秒である。

用いられる半導体へテロ構造の系・にかかわらず、表面
１７の滑らかさと平坦さの寸法は、その上の誘電体光導
波路のその後の製作上重要である。以下で明らかになる
ように、表面１１の滑らかさと平坦さの寸法は、誘電体
光導波路の壁の滑らかさ及び平坦さの寸法に影響を与え
る。壁面が荒い導波路では、散乱損失が大きい。導波路
壁の滑らかさは、約５波長の長さに渡り、所望の光波長
分の許容度で制御すべきであると、一般にみなされてい
る。

ディー・マーカス（Ｄ、　Ｍａｒｃｕｓｅ　）　、ベル
・システム・テクニカル・ジャーナル（Ｂｅｌｌ　Ｓｙ
ｓｔｅｍＴｅｃｈｎｉｃａｌ　Ｊｏｕｒｎａｌ　）、第
４８巻、３１８７頁から、（１９６９）及びジエイ・イ
ー・ゴール（Ｊ、　Ｅ、　Ｇｏａｌｌ　）ら、“電子レ
ジストマスクを用いた光導波路のイオン注入製作′”、
アプライド・フィジックス・レターズ、第２１巻、７２
−７３貞（１９７２）を参照のこと。導波路壁の形状は
表面１７の形状により直接法るから、表面１７及び導波
路基板層６の滑らかさの許容度の制御が、半導体へテロ
構造基体のエピタキシャル成長中必要とされる。

＃ＧａＡｓ／ＧａＡｓ系の表面処理 上で述べたように、第１図の半導体へテロ構造基体は、
別の場合には、異なる組成を有するＡｔ　ＧａＡ　８の
複数の層から構成される。ＡｌＧａＡｓ／ＧａＡｓヘテ
ロ構造の表面処理技術は、ＩｎＧａＡｓＰ／ＩｎＰヘテ
ロ構造の場合とは異るから、以下の説明では第１図及び
第５図のみが重要である。

第１図に示される。４／　ＧａＡ　ｓのような半導体基
体を、本質的に滑らかで平坦な表面１６及び１７を有す
る第５図に示された溝のある半導体基体を生ずるのに十
分な量だけ、構造的に変えるいくつかのエツチング技術
が知られている。一つの技術はジェイ・エル・メルフら
によるアイ・イー・イー・イー・ジャーナル・オブ・カ
ンタム・エレクトロニクス中の論文“湿式化学エツチン
グによるＧａＡｓ　　光集積回路中で報告されておシ、
平坦表面を生成するのに２段階選択エツチングプロセス
を用いる。別の技術は１９７５年５月１３日に承認され
た米国特許第３，８８３，２１９号中で述べられている
。この技術はＢｒ２　　ＣＨ３０Ｈを用いた遅いエツチ
ングプロセスを含む。

いずれかのへテロ構造における表面１６及び１７が露出
された後、マスク１は通常のドライエツチング技術によ
り除去される。そのようなドライエツチングの一つは、
ＣＦ４　雰囲気中でのプラズマエツチングである。表面
処理において任意に加えられる工程は、少くとも層１６
を蒸着により反射又は反射防止膜で被覆することである
。たとえば、層３．４及び５と表面１７上に形成される
誘電体光導波路間で、それぞれ十分反射又は結合させる
ためである。

反射防止被膜は能動及び受動導波路と接するコア層、す
なわち層４及び４０（第７図）に対し、屈折率ｎ４及び
”４０　　の幾何平均に等しい屈折率を示す。すなわち
、 ｎ　　＝（ｎ　ｎ　）１／２ ａｒ　　　　　　　４　　４０ 反射防止被膜の厚さｌ　は、次式で与えられ　ｒ る。

λ ｌ　＝ ａｒ４　ｎ　ａ　ｒ ここで、λは光の所望の波長である。Ｉ　ｎＧａＡｓＰ
／ＩｎＰ系において、反射防止被膜を形成するために、
表面１６上に蒸着するのに適した材料ハ、Ｔａ２０５及
び７’ｊＯｓのような金属酸化物である。

反射被膜は受動誘電体導波路のコア層すなわち層４０の
場合、屈折率”４０より低い屈折率を有する。たとえば
、蒸着により形成される反射被膜の厚さ工□は、次式で
与えられる。

λ Ｒ４ｎ　Ｒ 反射被膜材料の例は、４］”２で１．３５に等しい屈折
率を有する。ポリイミド／　Ｓ＜、Ｏｘ導波路を有する
ＩｎＧａＡｓＰ／　ＩｎＰ中の表面１６上の反射層とし
てこの被膜材料を用いると、以下に述べるように、屈折
率は約１００パーセント増加する。

一次元導波路の形成 第６．７及び８図は第５図に示される半導体へテロ構造
中の、導波路基板層６上に一次元誘電体光導波路を製作
する工程を、順次示す。

典型的な誘電体光導波路は、よシ低い屈折率を有する媒
体により囲まれた誘電体材料の延びたコアから成る。そ
のような導波路の断面をその光学軸（（０１１＞方向）
に対し垂直な方向から見た時、導波路は光を二つの方向
すなわちく１００〉及び（０１１＞方向に閉じ込める。

以後この型の構造を、後に詳細に述べるように、二次元
導波路とよぶ。しかし、長いコアが二つの平行な側面の
み低屈折率媒体で被覆された時は、光は一次元（たとえ
ば（１００）方向）にのみ閉じ込められる。

この後者の型の構造は一次元導波路とよばれ、すぐこの
後に述べる。

導波路基板層６の表面１７上への誘電体光導波路の形成
は、第６図において、表面１７上にのみ第１の導波路層
を形成するために、シリコン酸化物（ＳｊＯｘＸｘ〜２
）のような誘電体材料を、制御性よく堆積させることか
ら始る。第１の導波路層３０を形成するために選ばれた
誘電体材料は、導波路基板層６より小さな屈折率を示す
。誘電体材料の堆積は、第１の導波路層誘電体材料が表
面１６、特に層４及び５間の界面上の表面に接するよう
に、制御よく行う必要がある。

層６上へのＳｉ、Ｏｘの制御された方向性の堆積には、
二つの低温技術が開発されている。一つの技術は酸素雰
囲気中で、シリコンモノオキサイド５ｔＯＯ源を、熱的
に蒸発させることを含む。もう一方の技術は、真空中で
二酸化シリコン・Ｓ＜、０２の源を電子ビーム蒸発させ
ることを含む。

熱的な蒸発技術において、第５図の半導体基体は、約２
．ＯＸ　１０　　ｍｂａｒの酸素（０２）雰囲気中に置
かれる。Ｓ４．０源を蒸発させるために、タンタルフィ
ラメントに制御よく電流を供給する。Ｓ４０源の蒸発速
度及び層６０表面１７上への＆ｊ、Ｏｘの堆積速度を制
御するのは、この電流である。上で述べたように、＆Ｏ
Ｘの堆積は方向性をもち、ＳｃＯ及び５ｔ０２の粒子は
本質的に衝突のない雰囲気中にあり、１００面すなわち
表面１γ及びそれに平行な他の表面上にのみ付着する。

第１の導波路層３０の制御性のよい方向性堆積を起す堆
積速度の例は、１秒当り約５オングストローム又は０．
０３、ｃｃｍ／ｍｉｎである。０２雰囲気は層３０中の
５ｉ０２に対する＆０の比例を変えるために、変化させ
ることができる。もちろん、そのよりな０２雰囲気の変
化はまだ、層３０の屈折率にも影響を与える。ＳｃＯは
１．９０の屈折率をもち、５ｃＯ２は１．４６の屈折率
をもつからである。上で与えられた０２雰囲気の例では
、層３０の得られる化学量論的組成は５ＬＯｘ（ｘ〜２
）で、＆０と＆０２の異物質から成る組成で、５ｃ０２
に似て１．５０の屈折率を有する。

上で述べたように、第２の堆積技術は真空中での３ｃ０
２の成子ビーム蒸発を含む。この技術に有用な真空の例
は、約１０　　ｔｏｒｒである。

この技術において、第５図の半導体基体は５４０ｚ源を
含むるつぼとともに、真空容器中に置かれる。十分なパ
ワーをもった成子ビームが、源の上に焦点をあわされ、
５ｔ０２を蒸発させる。

ビームのパワーは堆積速度を制御するため、注意深くモ
ニターされ、一方真空圧は５ｔｏ２の流れが、表面（１
００面）に平行な露出した表面にのみ向う方向となるよ
うに制御される。

この堆積プロセスを通して、半導体基体は室温にある。

従って、層６及び３０間の界面に生ずる結合は、不完全
な化学結合である。

第１の導波路層３０は半導体へテロ構造基体の層５に隣
接するが、層５の表面１６とは完全に境を接するわけで
はない。表面３１は第１の導波路層３０の露出した表面
である。

表面３１は滑らかさの大きさと本質的に同じ平坦さを示
す。すなわち、表面１７と同じ平坦さであるが、層３０
が傾斜する部分の表面１６付近の狭い領域を除く。この
傾斜のある狭い部分は、表面１６から０．３μｍ以上は
延びない。

層３０は誘電体光導波路の下部クラッド層として動く。

一般に、層３０は層５とほぼ同じ厚さである。導波路を
通り層６中へしだいに小さくなる結合による放射損失を
避けるために、層３０は少くとも１μｍ１好ましくは２
．０μｍのおおよその厚さを有するのが望ましい。層３
０の厚さはまた、後に形成される導波路コア層の層４に
対する位置をも決る。

層３０は半導体コア層４から隣接する誘電体光導波路コ
ア層（−！７図、層４０）への伝送係数を最小にするよ
うに、すなわち層４と誘電体導波路間のモード分布整合
性を最小にするように、十分大きくすべきである。モー
ド分布整合については、以下でより詳細に述べる。

第６図に示される層３２及び３３もまた５４０ｘ　（ｘ
〜２）の層である。これらの層は半導体基体上の層２上
にある。電極形成のだめの層３２及び３３の除去は、周
知の露出及び現像技術により達成される。しかし、説明
のため層３２及び３３の除去はとり入れてない。

第７図は第１の導波路層３０の表面３１及び半導電性へ
テロ構造基体の隣接する表面１６上への第２の導波路層
４０の形成を示す。

層４０は層３０の屈折率より高い屈折率を有する誘電体
材料から成る。導波路層４０は導波路のコア層として働
く。そのような場合、層４０に選択された誘電体材料は
その中を伝播させるよう意図した光の波長又は複数の波
長に対し、光学的に透明であることが望ましい。

本発明の一実施例において、ビラリン（ＰＹＲＡＬＩＮ
　）　（イー・アイ・デュポン・ド・ヌマーズ社（Ｅ、
　１．　ＤｕＰｏｎｔ　ｄｅ　Ｎｅｍｏｕｒｓ　）の商
品名）ポリイミド被膜ＰＩ２５５５のような有機ポリイ
ミド被膜材料が、誘電体導波路層４０の形成に用いられ
る。１９６５年４月２０日ダヴリュ・ニドワード（Ｗ、
　Ｅｄｗａｒｄｓ　）に承認された米国第３，１７９，
６１４号及び第３，１７９，６３４号を参照のこと。ビ
ラリンポリイミド被膜は約１．７０の屈折率をもち、１
００パーセントイミド化した後は０．８５ないし１．８
μｍの範囲の光波長に対し透明である。

ビラリンポリイミド被膜を有する第２の誘電体導波路層
４０は、以下の工程を実施することにより形成される。

第６図の半導体及び誘電体基体は、表面１６及び３１に
対する層４０の固着性を増すための材料で処理される。

固着性増進剤の一例は、イー・アイ・デュポン・ド・ヌ
マーズ社によりＶＭ−６５１の名で生産され市販されて
いる。次に、ポリイミド被膜が半導体及び誘電体基体上
に形成される。ポリイミド被膜中に存在する気泡の除去
は、半導体及び誘電体基体を短時間真空容器中に置くこ
とにより実現される。この時点で、層４０を形成するポ
リイミド被膜（ハ、第７図に示されるように、少くとも
表面１６及び３１と完全に接触する。次に、第７図の基
体は室温において回転台又はスピンナ上に置かれ、真空
中に維持され、約２分間３０００ないし７０００　ｒｐ
ｍの範囲の速度で回転される。

回転速度及びポリイミド被膜の粘性が、り１００〉方向
の層４０の厚さを決める。層４０としてのポリイミド被
膜の厚さの範囲の例は、約０．３ないし１．２μｍであ
る。スピン被覆したポリイミド被膜の焼きなましは、第
７図の半導体及び誘電体基体を、１００パーセントのイ
ミド化を起すのに十分な時間及び温度で加熱することに
より実現される。−例では、焼きなましは２００℃で約
２時間加熱することにより、達成された。層４０の表面
４１は誘電体導波路領域９を通して、本質的に平坦かつ
滑らかである。

半導体領域８及び１０は誘電体導波路により相互接続さ
れる能動光回路要素を配置する目的のだめ同一である。

第７図に示されるように、層３０及び４０を含む二層誘
電体構造は、光波伝播が可能な一次元導波路である。誘
電体導波路は突き出た端面を有する半導体領域８及び１
０に結びつく。第７図の半導体及び誘電体基体は、モノ
リシック光集積回路である。

第８図は表面４１及び層４０を被覆する第３の光透電体
導波路層５０を示す。層５０は層４０の屈折率よシ小さ
な屈折率を有する誘電体材料である。従って、層５０は
誘電体コア層のクラッド層として働く。更に、層５０は
表面４１と光集積回路全体を不活性化する。

堆積又はスピン被覆は、層５０の製作に適した技術であ
る。

実施上の一例として、表面４１上の層５０としての５ｔ
ｙｘ　（ｘ〜２）層を堆積させるために、酸素雰囲気中
でのシリコンモノオキサイドＳ４０の熱蒸発が用いられ
る。熱蒸発技術については層３０の製作に関して、上で
述べた。

二次元導波路の形成 Ｍ６．７．９及び１０図は第５図に示された半導体基体
中の導波路基板層６上に、二次元請成体光導波路を製作
する工程を、順次示す。

表面３１上に層４０がスピン被覆された後、焼きなまし
前（第７図参照）に、ポリイミド被膜は１００パーセン
ト以下のイミド化が起るように、たとえば１３０℃に約
５分間加熱することにより、途中まで焼きなましされる
。

途中まで焼きなましされたポリイミドは、ある種の溶液
に溶ける。

途中まで焼きなまされた層４０のパターン形成は、誘電
体導波路のコア層として適当な形状及び横方向の幅（（
０１１）方向）を生成するように、ＡＺ１３５０Ｊのよ
うな標準的なフォトレジストを用いて行われる。フォト
レジストは現像される。次に、層４０の選択された部分
がＡＺ３０３現像液でエツチング除去される。層４０の
エッチされず残った部分は、２００℃に約２時間加熱す
ることにより、十分焼きなましされる。

次に、導波路コア層、層４０を十分対じるように、露出
しだ表面、３１及び４１上に、クラッド層６０が形成さ
れる。層６０の形成は、第８図中の層５０の形成に用い
られたのと同一の手段により、実現される。層６０は層
５０に対して上で述べだのとすべて同様の特性を有する
。

モード分布整合 能動及び受動導波路の界面（表面１６）における伝送効
率を最大にするために、両導波路中の伝播モードの電界
分布は整合しなければならない。すなわち、モード分布
は整合しなければならない。理論的に理想的なモード分
布整合は、以下の条件で得られる。

’ｒａ　＝　Ｔ９及びｔ４＝ｔ４０ ここで、 である。ここで、ｎ３，５及び”３０　＋　５０　＋　
６０　はそれぞれ領域８又は１ｏ及び９中の各クラッド
層（添字が示す）の屈折率である。

より実際的な非理想的なモード分布整合条件下において
、整合の程度はモード分布整合係数η　　で表される。

η□１ｍは以下のようにｐｍ 表される。

ここで、Ｇｉ（β）は領域１）ｉ＝＝８．９中の伝播モ
ードの電界分布、βは＜ｉ　ｏ　ｏ＞方向の層の厚さ、
αは領域８及び９中の導波路の物理的な中心軸間で、く
１００〉方向に測定したオフセット距離である。Ｇｉ（
β）の電界分布はたとえばデー・マーキューズ（Ｄ、　
Ｍａｒｃｕａｅ　）、“光伝送光学”、ファン・ノスト
ランド（ＶａｎＮｏｓｔｒａｎｄ　）　１９７２中に見
い出される。層４０のいくつかの異なる厚さｔ４（ｌに
対する中心オフセットの関数として、モード分布整合係
数の変化を示すため、以下に表を含めた。

オフセット　　　モード分布整合係数　η□１ｍα（μ
ｍ）　　　ｔ４ｏ＝ｏ、３μｍ　　ｔ４ｏ＝ｏ、６μｍ
　　ｔ４ｏ＝０．９μｍ０６ＯＯ，８８０，９６０，９
３ ０，１０，８５０，９１０，９０ ０，２０，７８０，８３０，８２ ０，３０，６８０，７１０，７１ ０，４０，５７０，５７０，５７ ０，５０，４７０，４３０，４５ 上の表の場合、ポリイミド／　５ｃ０２誘電体導波路は
ＩｎＧａＡｓＰ／ＩｎＰヘテロ構造系で、層４の厚さ構
造上０．１５μｍ１λは１．３μｍである。

【図面の簡単な説明】

第１図は＜ｏｔｉ＞方向に沿ったストライプを有する１
００面上に堆積された帯状マスクをもつ多層半導体へテ
ロ構造基体の一部を示す図、 第２．３．４及び５図は滑らかな結晶学的表面を露出す
るためのエツチング例における４段階の各工程を経た後
の、第１図の半導体基体の構造的変化を示す図、 第６図は第５図の半導体基体の表面１７上の第１の誘電
体導波路層の形成を示す図、第７図は第６図の半導体及
び誘電体基体の表面３１上への第２の誘電体導波路層形
成を示す図、 第８図は第７図の半導体及び誘電体基体の表面４１）：
への第３の誘電体導波路層形成を示す図、 第９図は第２の誘電体導波路層の選択された部分を除去
した後の、第７図の半導体基体の構造的変化を示す図、 第１０図は第９図の半導体及び誘電体基体上への第３の
誘電体導波路層の形成を示す図である。 〔主要部分の符号の説明〕 基板層・・・６ 第１の層・・・５ 第２の層・・・４ 第３の層・・・３ 第１の誘電体光導波路層・・・３０ 第２の誘電体光導波路層・・・４０ 第３の誘電体光導波路層・・・５０ １Ｊ［人　　　ウェスターン　エレクトリックカムパニ
ー、インコーボレーテツド

Claims (1)

1. 【特許請求の範囲】 １、第１の主表面を有する基板層を含み、基板層は工ｎ
   　ｘＧａ　１　’−’−ｘＡｓ　ｙＰ　１−ｙ又は＃２
   Ｇａ□−２Ａｓから成シ、少くとも第１の層が第１の主
   表面上に形成される誘電体光導波路において、第１の層
   は基板層の屈折率より小さな屈折率を有する材料から成
   ることを特徴とする導波路。 ２、特許請求の範囲第１項記載の導波路において、 第１の層は本質的に８４０２から成ることを特徴とする
   導波路。 ３、特許請求の範囲第１項又はＭ２項記載の導波路にお
   いて、 第１の層上に誘電体材料の第２の層を形成し、第２の層
   は第１の層の屈折率よシ大きな屈折率を有することを特
   徴とする導波路。 ４、特許請求の範囲第３項記載の導波路において、 第２の層は本質的にポリイミドから成ることを特徴どす
   る導波路。 ５、特許請求の範囲第３項記載の導波路において、 第２の層上に誘電体材料の第３の層が形成され、第３の
   層は第２の層の屈折率よシ小さな屈折率を有することを
   更に特徴とする導波路。 ６、特許請求の範囲第５項記載の導波路において、 第３の屈折率は第１の層の屈折率と本質的に等しいこと
   を特徴とする導波路。 ７、′＃許請求の範囲第６項記載の導波路において、 第３の層は本質的にＳｉＯ２から成ることを特徴とする
   導波路。 ８、　　ＩｎＧａ　　ＡｓＰ　　又はＡｔＧａ　　Ａｓ
   から成ｘ　　ｌ　−ｘ　　ｙ　１−ｙ　　　　ｚ　　１
   −ｚる■−ｖ族半導体主表面上に、誘電体光導波路を形
   成する方法において、 基板層の屈折率より小さな屈折率を有する誘電体源を蒸
   発させ、基板層の第１の主表面上に、蒸発した誘電体材
   料を堆積させることによって集め、第１の誘電体光導波
   路層を形成する工程から成シ、基板層はその融点より本
   質的に低い温度にあることを特徴とする方法。 ９、特許請求の範囲第８項記載の方法において、 蒸発工程は電流制御金属要素を用いることにより、酸素
   雰囲気中で誘電体材料源を加熱する工程を含むことを特
   徴とする方法。 １０、特許請求の範囲第９項記載の方法において、 誘電体源材料は＆４０から成り、第１の誘電体光導波路
   層は本質的に８ｔ０２から成ることを特徴とする方法。 １１、特許請求の範囲第８項記載の方法において、 蒸発工程は誘電体源材料を蒸発させるのに十分なパワー
   をもった焦点のあった電子ビームを用いることにより、
   真空中で誘電体源材料を加熱する工程を含むことを特徴
   とする方法。 １２、特許請求の範囲第１１項記載の方法において、 誘電体源材料は５ｉ０２から成ることを特徴とする方法
   。 １３、特許請求の範囲第８ないし１２項のいずれかに記
   載の方法において、 第２の誘電体光導波路層を形成するために、第１の誘電
   体光導波路層の第２の主表面に、第２の誘電体源材料を
   形成し、第２の導波路層の屈折率は第１の導波路層の屈
   折率より大きいことを更に特徴とする方法。 １４、％許請求の範囲第１３項記載の方法において、 形成工程には第２の主表面を第２の誘電体源材料で被覆
   し、あらかじめ決められた速度で導波路を回転すること
   を特徴とする方法。 １５、　　％許請求の範囲第１４項記載の方法において
   、 第２の誘電体源材料はポリイミドであることを特徴とす
   る方法。 １６、特許請求の範囲第１３．１４又は１５項記載の方
   法において、 第３の誘電体光導波路層を形成するために、第２の誘電
   体光導波路層の第３の主表面に第３の誘電体源材料を供
   給し、第３の導波路層の屈折率は第２の導波路層の屈折
   率よシ小さいことを更に特徴とする方法。 １７、特許請求の範囲第１６項記載の方法において、 第３の導波路層の形成工程は、第２の導波路層の屈折率
   より小さな屈折率を有する第３の導波路源材料を蒸発さ
   せることを含み、第３の誘電体光導波路層を形成するた
   めに、第２の導波路層の第３の主表面上に、蒸発した誘
   電体材料を堆積させることにより集め、基板層はその融
   点より本質的に低い温度にあることを更に特徴とする方
   法。 １８、特許請求の範囲第１７項記載の方法において、 第３の誘電体源材料の蒸発工程は、第３の誘電体源材料
   を酸素雰囲気中で、電流制御金属要素を用Ｖ・ることに
   より加熱する工程を含むことを特、徴とする方法。 １９、特許請求の範囲第１８項記載の方法において、 第３の誘電体源材料はＳｉ、Ｏから成り、第３の誘電体
   光導波路層は本質的に５ＬＯｚから成ることを特徴とす
   る方法。 ２、特許請求の範囲第１７項記載の方法において、 第３の誘電体源材料の蒸発工程は、第３の誘電体源材料
   を蒸発させるのに十分なパワーをもった焦点を合わせた
   電子ビームを用いることによシ、真空中で第３の誘電体
   源材料を加熱する工程を含むことを特徴とする方法。 ２、特許請求の範囲第２０項記載の方法において、 第３の誘電体源材料は３ｔ０２から成ることを特徴とす
   る方法。