JPS58117033A - Ccp用チヤンネルアダプタ・タイプの自動検出制御方式 - Google Patents

Ccp用チヤンネルアダプタ・タイプの自動検出制御方式

Info

Publication number
JPS58117033A
JPS58117033A JP56212803A JP21280381A JPS58117033A JP S58117033 A JPS58117033 A JP S58117033A JP 56212803 A JP56212803 A JP 56212803A JP 21280381 A JP21280381 A JP 21280381A JP S58117033 A JPS58117033 A JP S58117033A
Authority
JP
Japan
Prior art keywords
type
host processor
communication control
command
sense
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56212803A
Other languages
English (en)
Inventor
Mitsuaki Yamaji
山路 光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56212803A priority Critical patent/JPS58117033A/ja
Publication of JPS58117033A publication Critical patent/JPS58117033A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Between Computers (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は′ホストプロセッサが通信制御処理装置(CC
P : Comnunication Control
 Processor )のチャネルアダプタ(CA)
のタイプをコマンド発行によって自動検出できるように
したCCP用チャネルアダゲタeタイプの自動検出制御
方式に関するものである。
(2)技術の背景 特に、ネットワークを構成しデータ通信を行うような大
型計算機システムにおいては、ホストプロセッサにおけ
る通信制御の処理負担を@減し効率化を図ると共に、デ
ータ通信の汎用化を図るために、ホストプロセッサとは
独立に通信制御処理装置を設け、通信制御処理装置によ
ってデータ通信の制御を行うようにされている。ホスト
プロセッサと通信制御処理装置とは、チャネル・インタ
フェースによって結合され、そのため通信制飾処埋装置
のインク7二一ス部分には、チャネルアダプタが用いら
れている。
通信制御処理装置で実行されてデータ通信の制御を行う
通信制御プログラムは、システム起動時にホストプロセ
ッサ側からチャネルを経由して通信制御処理装置にロー
ディングされる。そのためのローディング機能と共に、
例えば障害時に障害原因の追求のため、通信制御処理装
置のメモリの内容をホストプロセッサに接続された出力
装置にダンプするダンプ機能が必要とされている。
(3)従来技術と問題点 上記チャネルアダプタには、いくつかのタイプ例えばC
AIタイプ、CAZタイプ、CAaタイプ、CAJタイ
プ等があり、タイプ種別が異なればインタフェースも異
なるため、例えばCAIタイプまたはCA4タイプと、
CAZタイプまたはCAaタイプとは、異なる制御がな
される。そのため、タイプ種別が異なる場合には、別の
通信制御プログラムをローディングする必要があり、ま
た通信制御処理装置のメモリ・ダンプを実行する場合に
も、チャネルアダプタータイプを指定して行わなければ
ならない。
従来、このチャネルアダプタ・タイプの情報は、システ
ム・ジェネレーション時にユーザ定義によってホストプ
ロセッサの入出力管理の制鉤衆であるU CB (Un
it Control Block )に固定的に設定
されるようにされ、例えば通信制御プログラムのローデ
ィング時には、当該通信制御処理装置のUCBを参照し
てチャネルアダプタ・タイプを認知するようにされてい
た。従って、例えばチャネルアダプタを取り換えてタイ
プ種別を変更した場合には、そのままでは通信制御プロ
グラムのローディングを行うことはできず、システム機
器構成の変更に対するシステム・ジェネレーションを実
行して、上記UCB中のチャネルアダプタ・タイプの再
定義を行わなければならなかった。
また、例えば何らかの障害でシステムダウンして、その
障害原因の追求のためホストプロセッサ側からの指示に
より通信制御処理装置のメモリ内容をダンプする場合に
、システムダウンのため上記LJCBの内容は保証され
ない。従って、ダンプ処理部がチャネルアダプタ・タイ
プを指定してメモリ・ダンプな実行するためには、例え
ばオペレータからタイプ種別を通知してもらう必要があ
った。そのため、操作性が悪く操作ミス等を招きやすい
ばかりでなく、障害時に自動的にメモリ内容を採取する
ようなダンプ処理ができないという問題があった。
(4)発明の目的 本発明は上記問題点の解決を図り、ホストプロセッサが
コマンドを発行することによっていつでも任意にチャネ
ルアダプタのタイプを自動検出できるようにすることを
目的としている。
(5)発明の構成 上記目的達成のため、本発明のCCP用チャネルアダプ
タ・タイプの自動検出制御方式は、ホストプロセッサと
、チャネルを経由して上記ホストプロセッサに接続され
る特定のタイプのチャネルアダプタを有する通信制御処
理装置とをそなえて、データ通信を行へシステムにおい
て、上記通1!i制御処理装置側に、上記チャネルアダ
プタのタイプ種別情報が格納されたタイプ種別情報格納
域を設けると共に、上記ホストプロセッサからのセンス
・コマンドに対し上記タイプ種別情報格納域に格納され
た内容を転送して応答するセンス・コマンド処理部とを
設け、上記ホストプロセッサの上記センス・コマンド発
行によって上記チャネルアダプタのタイプの自動検出制
御が行われるようにしたことを特徴としている。
(6)発明の実施例 以下本発明の実施例を図面を参照しつつ説明する。
第1図は本発明の一実施例構成を示す。図中、1はホス
トプロセッサ、2は通信制御処理装置t(cCp)、3
はチャネル、4はチャネルアダプタ、5はタイプ種別情
報が格納されたタイプレジスタ、6はセンス・コマンド
処理部、7は通信制御処理プログラムを実行させること
によってデータ通信の制御を行う通信制御処理部、8は
回融走査機構(CS)、9は回線接続装置1(LUT)
、10は回線を表わす。
通信制御処理装置2は、通信制御処理部7の制御のもと
に、回線走査機構8によって回線接続装置19に接続さ
れた回線を走査する等して、ホストプロセッサ1と通信
網間におけるデータ通信の制御を行う、 ホストプロセッサ1と通信制御処理装置11i2とは、
チャネル3を経由して接続される。チャネル3としては
、例えばバイトマルチプレクサチャネル(MXC)また
はブロックマルチプレクサチャネル(BMC)が用いら
れる。通信制御処理装置2のチャネルインタフェースと
して、チャネルアダプタ4が用いられる。チャネルアダ
プタ4には、上述の如く例えばCALタイプ、CAZタ
イプ、CAaタイプ、CA4タイプ等何種類かのタイプ
がある。
通信制御処理装置2側にタイプレジスタ5が設けられ、
このタイプレジスタ5には上記チャネルアダプタ4のタ
イプを識別する情報が格納される。
通信制御処理装置2の本体部またはチャネルアダプタ4
内に、例えはファームウェアによって実税されるセンス
・コマンド処理部6が設けられる。
センス・コマンド処理部6は、ホストプロセッサ1かも
のセ/スφコマンドによって起動され、当該通信制御処
理装置2に関する情報、特に上記タイプレジスタ5に格
納されたタイプ種別情報をセンス・データとしてホスト
プロセッサ1に転送する処理を行うようにされる。
なお、上記センス会コマンドおよびセンス・データのフ
ォーマットやコマンド制御については、従来から存在し
た一般の入出力コマンドと同様でよい。
第2図は本発明の他の一実施例構成を示す。図中、符号
は第1図の同符号に対応する。
第2図図示実施例においては、通信制御処理装置2に複
数のチャネルアダプタ4,41が設けられている。また
、複数のチャネルアダプタ4,4′のそれぞれに複数の
ホスト“プロセッサ1,110チャネル3,31が接続
されている。センス・コマンド処理部6は、i@1のホ
ストプロセッサ1からのセンス・コマンドに対しては、
関連する第1のチャネルアダプタ4のタイプ種別情報を
タイプレジスタ5から読6出し、ホストプロセッサ1に
転送する。また、第2のホストプロセッサ11からのセ
ンス・コマンドに対しては、第2のチャネルアダプタ4
1のタイプ種別情報をタイプレジスタ5′から読み出し
、ホストプロセッサ1′に転送するようにされる。
第3図は本発明の一実施例動作説明図を示す。
例えば、ホストプロセッサ1から通信制御処理装置2に
対する通信制御プログラムのローディングを行い、通信
制御処理部7を起動するとする。ホストプロセッサ1の
ローディング処理部は、第3図図メ■の如く、まず通信
制御処理部[2に対しセンス・コマンドを送出する。通
信制御処理装置2のセンス・コマンド処理部6は、セン
ス・コマンドによって起動され、第3図図示■の如くタ
イプレジスタ5の内容をセンス・データとしてコマンド
発行元へ転送する。ホストプロセッサ1のローディング
処理部は、受は取ったセンス・データを参照してチャネ
ルアダプタのタイプ種別を、例えば第3図図示■の如く
判定する。本実施例においては、チャネルアダプタのC
AZタイプとCAaタイプとが、またCAIタイプとC
AAタイプとがそれぞれ共通にコントロールできると仮
定している。判定決来が、CA2タイプまたはCAaタ
イプであれば、第3図図示■の如く、タイプCA2/C
A3用のプートストラップルーチンを選択するOそうで
ない場合には、第3図図示■の如く、タイプCAI/C
A4用プートストラップルーチンを選択する。第3図図
示■の如く、選択したプートスト2・ツブルーチンを、
例えばライト・コマンドによって通信制御処理装置2に
転送する。このようにして第3図図示■の如くローディ
ングが開始され、続いて転送される通信制御プログラム
のロードモジュールがロードされて、通信制御処理部7
が起動されることとなる。
また、ホストプロセッサ1からホストプロセッサ1の出
力装置に通信制御処理装置2のメモリ内容をダンプする
場合にも、@3図図示の場合と同様に、ホストプロセッ
サ1のダンプ処理部は、センス・コマンドを発行して、
センス・データによってチャネルアダプタのタイプ種別
を認知し、処理することができる。
(力発明の詳細 な説明した如く本発明によれば、ホストプロセッサ側の
各処理部は、コマンドを発行して任意にCCP用チャネ
ルアダプタのタイプを検出することが可能となる。従っ
て、チャネルアダプタ・タイプの変更があった場合でも
、丹ジェネレーションの必要がなく、またダンプ処理等
においても、外部からのオペレータ等の指定を必要とせ
す、定義ミス・操作ミス等によるトラブルを解消するこ
とができる。またダンプ処理の自動化も可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例構成、第2図は本発明の他の
一実施例構成、第3図は本発明の一実施例動作説明図を
示す。 図中、1.1’はホストプロセッサ、2は通信制御処理
装置、3.3’はチャネル、4.4’はチャネルアダプ
タ、5.5’はタイプレジスタ、6はセンス・コマンド
処理部、7は通信制御処理部、8は回線走査機構、9は
回線接続装置、10は回線を表わす。 特許 出 願 人  富士通株式会社 代理人 弁理士  森 1) 寛 (外1名)

Claims (1)

    【特許請求の範囲】
  1. ホストプロセッサと、チャネルを経由して上記ホストプ
    ロセッサに接続される特定のタイプのチャネルアダプタ
    を有する通信制御処理装置とをそなえて、データ通信を
    行うシステムにおいて、上記通信制御処理装置側に、上
    記チャネルアダプタのタイプ種別情報が格納されたタイ
    プ種別情報格納域を設けると共に、上記ホストプロセッ
    サからのセンスeコマンドに対し上記タイプ種別情報格
    納域に格納された内容を転送して応答するセンス・コマ
    ンド処理部とを設け、上記ホストプロセッサの上記セン
    ス・コマンド発行によって上記チャネルアダプタのタイ
    プの自動検出制御が行われるようにしたことを特徴とす
    るCcP用チャネルアダプタOタイプの自動検出制御方
    式。
JP56212803A 1981-12-30 1981-12-30 Ccp用チヤンネルアダプタ・タイプの自動検出制御方式 Pending JPS58117033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56212803A JPS58117033A (ja) 1981-12-30 1981-12-30 Ccp用チヤンネルアダプタ・タイプの自動検出制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56212803A JPS58117033A (ja) 1981-12-30 1981-12-30 Ccp用チヤンネルアダプタ・タイプの自動検出制御方式

Publications (1)

Publication Number Publication Date
JPS58117033A true JPS58117033A (ja) 1983-07-12

Family

ID=16628628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56212803A Pending JPS58117033A (ja) 1981-12-30 1981-12-30 Ccp用チヤンネルアダプタ・タイプの自動検出制御方式

Country Status (1)

Country Link
JP (1) JPS58117033A (ja)

Similar Documents

Publication Publication Date Title
US6681267B2 (en) Virtual computer system and method for swapping input/output devices between virtual machines and computer readable storage medium
US5146605A (en) Direct control facility for multiprocessor network
US5537598A (en) System for installing processor control code
US4381543A (en) Controller port switch arrangement for sharing stored data among different systems
US5305457A (en) System for initial program loading responding to notification from program supply apparatus
US5339450A (en) Computer system including a terminal operable as a service processor and a work station
JPS58117033A (ja) Ccp用チヤンネルアダプタ・タイプの自動検出制御方式
US5088029A (en) System for restructuring input/output control system
EP0316251B1 (en) Direct control facility for multiprocessor network
JPS61260338A (ja) メモリダンプ方式
JPS6116098B2 (ja)
JPH05134966A (ja) フアイル制御装置のパツチ処理方法
JPH0216647A (ja) 情報処理装置
JP2767661B2 (ja) ディスク制御装置
EP1380954B1 (en) Computer system and data processing method
JPH01312658A (ja) 計算機システム
JPS6326751A (ja) 入出力制御装置
JPS6219954A (ja) 障害メツセ−ジの送出方式
JPS5938607B2 (ja) 診断拡張装置
JPS61229143A (ja) チヤネルインタフエイス制御方式
JPS5856292A (ja) メモリ初期設定方式
JPH0312762A (ja) プログラム再ロード方法
JPH04107649A (ja) ダンプ処理方式
JPS62196728A (ja) システムコンソ−ル入出力装置制御方法
JPH0823854B2 (ja) 制御装置