JPS58116758A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58116758A JPS58116758A JP21212681A JP21212681A JPS58116758A JP S58116758 A JPS58116758 A JP S58116758A JP 21212681 A JP21212681 A JP 21212681A JP 21212681 A JP21212681 A JP 21212681A JP S58116758 A JPS58116758 A JP S58116758A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- polycrystalline silicon
- resistance value
- resistance
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000011521 glass Substances 0.000 abstract description 2
- 230000004913 activation Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、高抵抗多結晶シリコン膜を必要とする半導体
装置を製造するのに好適な方法に関する0例えば、スタ
ティックRmでは負荷として高抵抗多結晶シリコン族を
使用することに依夛著しく高集積化することができる。
装置を製造するのに好適な方法に関する0例えば、スタ
ティックRmでは負荷として高抵抗多結晶シリコン族を
使用することに依夛著しく高集積化することができる。
ところが、その高抵抗多結晶シリコン族の抵抗値を所望
範囲に収めたものを得ることは困難である。
範囲に収めたものを得ることは困難である。
従来、斯る高抵抗多結晶シリコン膜を有する半導体装置
を製造する場合、不純物が導入された高抵抗多結晶シリ
コン族を形成後、不純物活性化或いはガラス・フローな
どの為の高Il(例えif 1050〔℃〕熱処理と、
その後でアルミニウム電極とシリコンの合金化、カバー
PSGの形成、水素アニールなどの為に低温(400〜
500(’C))熱処理を経ることKなる。
を製造する場合、不純物が導入された高抵抗多結晶シリ
コン族を形成後、不純物活性化或いはガラス・フローな
どの為の高Il(例えif 1050〔℃〕熱処理と、
その後でアルミニウム電極とシリコンの合金化、カバー
PSGの形成、水素アニールなどの為に低温(400〜
500(’C))熱処理を経ることKなる。
このような場合に於いて、前記高温熱処理の時点では、
当初、所定の抵抗値を維持するように不純物を導入した
高抵抗多結晶シリコン膜の抵抗値はそのまま保たれてい
るが、その後の低温熱処理を経ると、その抵抗値は大き
く低下し、しかも、その低下の仕方にはかなシのバラツ
キがあり不安定である。
当初、所定の抵抗値を維持するように不純物を導入した
高抵抗多結晶シリコン膜の抵抗値はそのまま保たれてい
るが、その後の低温熱処理を経ると、その抵抗値は大き
く低下し、しかも、その低下の仕方にはかなシのバラツ
キがあり不安定である。
前記のような多結晶シリコン族を例えはスタティックR
AMの負荷として使用した場合、余夛抵抗値が高いと装
置は動作しないし、逆に低い場合に線電流を消費する割
には出力が得られないことになるので、前記のように抵
抗値の不安定性があると装置の製造歩留)及び信頼性は
極めて低いものとなる。
AMの負荷として使用した場合、余夛抵抗値が高いと装
置は動作しないし、逆に低い場合に線電流を消費する割
には出力が得られないことになるので、前記のように抵
抗値の不安定性があると装置の製造歩留)及び信頼性は
極めて低いものとなる。
本発−は、極めて簡単な工程を付加するのみで抵抗値が
設計通〕に維持されてV、る高抵抗多結晶シリコン膜を
有する半導体装置か得られるようにするものでTo!+
1以下これを説明する。
設計通〕に維持されてV、る高抵抗多結晶シリコン膜を
有する半導体装置か得られるようにするものでTo!+
1以下これを説明する。
本発明では、高抵抗多結晶シリコン膜の形成後に実施さ
れゐ1000(C)を越え2ような高温熱処理と500
(C)以下の低温熱処理との間に、 800〜900(
C)の温度で時間20〔分〕&!度の熱処理工程を挿入
するものである。
れゐ1000(C)を越え2ような高温熱処理と500
(C)以下の低温熱処理との間に、 800〜900(
C)の温度で時間20〔分〕&!度の熱処理工程を挿入
するものである。
即ち、高抵抗多結晶シリコン族の形成後、不純物活性化
或いはガラス・フローを行なう為、温度約1050〔℃
〕、時間約15〔分〕O熱処理を加える。
或いはガラス・フローを行なう為、温度約1050〔℃
〕、時間約15〔分〕O熱処理を加える。
次に、温度800〜900(1:)0中温熱処環を時間
20〔分〕程度施すと高抵抗多結晶シリ;ン膜の抵抗値
は上外すゐ。尚、この抵抗値は不純−量に依ってaする
ので、前記上昇分を見越してその量を定める必要がある
。
20〔分〕程度施すと高抵抗多結晶シリ;ン膜の抵抗値
は上外すゐ。尚、この抵抗値は不純−量に依ってaする
ので、前記上昇分を見越してその量を定める必要がある
。
このように、温度800〜900(’C)の熱処理を施
すと、高抵抗多結晶シリコン膜の抵抗値は固定化され、
後に低温熱処理を加えても全く変化しない。
すと、高抵抗多結晶シリコン膜の抵抗値は固定化され、
後に低温熱処理を加えても全く変化しない。
図は熱処理温度と広がり抵抗(多結晶シリコン膜の表面
に於ける抵抗)の関係を表わす線図である。
に於ける抵抗)の関係を表わす線図である。
図に於いて、
1100(℃):高温処理
900(C):中温処理
450(’C):低温処理
であって、1100(C)+900(C)の熱処理を行
なったときの抵抗値と、それに加えて450(C)の熱
処理を行なり九ときの抵抗値との間に差が殆んどないこ
とに注目すべきである。
なったときの抵抗値と、それに加えて450(C)の熱
処理を行なり九ときの抵抗値との間に差が殆んどないこ
とに注目すべきである。
以上の説明で判るように、本発明に依れは、適当な抵抗
値を有する高抵抗多結晶シリコン族を必要とする半導体
装置を製造する場合に於いて、高抵抗多結晶シリコン膜
の形成後、温度1000(u)を越える高温熱処理を加
え、次に1温t800〜900(C)の熱処理をするこ
とに依って高抵抗多結晶シリコン膜の抵抗値がその後の
低温熱処理を経ても変化しないように固定化することが
てきるので、特性良好で信頼性が高い半導体装置、特に
多結晶シリコン膜を負荷として用いている半導体装置を
製造するのに有効である。
値を有する高抵抗多結晶シリコン族を必要とする半導体
装置を製造する場合に於いて、高抵抗多結晶シリコン膜
の形成後、温度1000(u)を越える高温熱処理を加
え、次に1温t800〜900(C)の熱処理をするこ
とに依って高抵抗多結晶シリコン膜の抵抗値がその後の
低温熱処理を経ても変化しないように固定化することが
てきるので、特性良好で信頼性が高い半導体装置、特に
多結晶シリコン膜を負荷として用いている半導体装置を
製造するのに有効である。
図は熱処理温度と広がり抵抗との関係を表わす線図であ
る。 特許出願人富士通株式会社 代理人弁理士 玉 蟲 久 五 部(外3名)りDO
’C450’C900aC 十 50aC
る。 特許出願人富士通株式会社 代理人弁理士 玉 蟲 久 五 部(外3名)りDO
’C450’C900aC 十 50aC
Claims (1)
- 高抵抗多結晶シリコン族が形成された半導体基板を不純
物活性化或いはガラス・ツク−などの為に温[1000
(℃)を越える熱処理を加え、次に、前記高抵抗多結晶
シリコン膜の抵抗値を固定化する為に温度800〜90
0(C)の熱処理を加え、その後、500(U)を越え
ない低温熱処理を経て装置を完成する工程が含まれるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21212681A JPS58116758A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21212681A JPS58116758A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58116758A true JPS58116758A (ja) | 1983-07-12 |
Family
ID=16617311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21212681A Pending JPS58116758A (ja) | 1981-12-29 | 1981-12-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58116758A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01231362A (ja) * | 1988-03-11 | 1989-09-14 | Sony Corp | 半導体装置の製造方法 |
-
1981
- 1981-12-29 JP JP21212681A patent/JPS58116758A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01231362A (ja) * | 1988-03-11 | 1989-09-14 | Sony Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0377329A (ja) | 半導体装置の製造方法 | |
JPS56135969A (en) | Manufacture of semiconductor device | |
JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
JPH03120725A (ja) | 多結晶又は非晶質シリコン材中の結晶欠陥の不動態化法 | |
US3497773A (en) | Passive circuit elements | |
JPH0126171B2 (ja) | ||
JPS58116758A (ja) | 半導体装置の製造方法 | |
JPS589375A (ja) | 温度補償ツエナ−・ダイオ−ドとその製造方法 | |
JPS62285470A (ja) | 半導体装置の製造方法 | |
EP0116702A2 (en) | Method for forming polycrystalline silicon resistors having reproducible and controllable resistivities | |
JPS6187322A (ja) | 半導体装置の製造方法 | |
JPS6327846B2 (ja) | ||
JPS60121770A (ja) | 半導体装置 | |
JPH0778831A (ja) | 熱処理方法 | |
JPS5916361A (ja) | 半導体装置の製造方法 | |
JPS6135525A (ja) | 半導体装置の製造方法 | |
JPS62285469A (ja) | 半導体装置の製造方法 | |
JPS6261347A (ja) | 半導体装置の製造方法 | |
JPH07142754A (ja) | 多結晶シリコン素子の製造方法 | |
JPS5818921A (ja) | 半導体装置の製造方法 | |
JPS60249319A (ja) | 半導体装置の製造方法 | |
JPS60169143A (ja) | リン化インジウム結晶へのシリコン注入層のアニ−リング方法 | |
JPS5826177B2 (ja) | 半導体装置の製造方法 | |
JPS57118647A (en) | Manufacture of semiconductor device | |
JPH04312917A (ja) | 半導体素子の製造方法 |