JPS5811642B2 - サ−ボカイロ - Google Patents

Description

【発明の詳細な説明】 本発明はＶＴ、Ｈのサーボ回路特にヘッドドラムサーボ
回路に適用されるものである。

斯種サーボ回路はきわめて高い位相ロック精度が要求さ
れ、この用途においてはサーボ回路のデジタル化が性能
向上に有効である。

しかしながらデジタル化すなわち量子化は量子化ノイズ
を当然ともなうので、これが位相すなわち時間のノイズ
となり、ＶＴＲのジッタの発生源となる。

したがって一般には、数ＭＨｚ〜数十ＭＨｚのように周
波数の高いクロックパルスを用いたビット数の多い回路
を使用して量子化ノイズの減少を図っている。

その結果、サーボ回路の規模が大きくなり、装置が高価
複雑となる欠点がある。

また、アナログサーボ回路では、系の直流的ドリフトを
おさえるために、位相進み遅れ補償回路等を設けて積分
ゲインを非常に大きくせざるをえなかった。

これが蓄積効果を生み、低域応答や過渡応答を悪くし、
サーボ系全体の特性低下が惹起される欠点があった。

ただ装置の構成は一般にデジタルサーボ回路に比べて安
価簡単となる。

本発明は斯る点に濫みなされたもので、簡単且つ安価な
構成にして、低域応答や過渡応答を良好とするようにし
たものである。

また、本発明は、ドロップアラ１〜などによって再生信
号の欠損が生じたときも、誤動作が生じないようにした
ものである。

以下、本発明を回路２ヘツド形ＶＴＲのヘッドドラムサ
ーボ回路に適用した一実施例について説明する。

第１図において、１は１対の回転ヘッドを回転させるヘ
ッドドラムモータを示し、２はこのモータ１に関連して
設けられた周波数発電機であり、モータ１の回転速度に
比例した周波数の交流信号を発生する。

モータ１は例えば３相交流モータで、ドライブ回路３よ
りの３相のドライブ信号で回転駆動される。

４は粗い位相ロック機能を有する粗ロックサーボ回路で
、位相差を検出する位相比較回路５とその比較出力で制
御される可変周波数発振器６とからなるものである。

図示のような周波数制御に限らず、直流モータの場合な
らば、位相差に応じた直流電圧を得、これを増幅してモ
ータの駆動信号とすれば良い。

ただ、この粗ロックサーボ回路４としては、積分ゲイン
が充分低くかわりに高域応答がよいことが必要である。

つまり、この回路は、位相変動分のうちで直流的ドリフ
トは考慮されてなくジッタ等の高い周波数成分を補償す
る役割を有しており、アナログサーボ回路を用いた方が
量子化ノイズが含まれないので有利である。

そして直流的ドリフトの補償は以下に述べるように、遅
延形フリップフロップγ、加減算カウンタ８および遅延
量の可変されるパルス遅延回路９により実現され、さら
に位相差絶対値判別回路１０、遅延回路１１、切換ゲー
ト１２および分周器１３からなる構成でクロックパルス
を形成することにより良好なる特性を実現している。

なお、端子１４には再生映像信号から同期分離された垂
直同期信号が供給され、端子１５には基準垂直同期信号
が供給されるようになされる。

遅延形フリップフロップγはＤ入力およびＴ入力に対し
て、出力Ｑは真理値表に示すように変化するものである
。

表において、Ｈは高しベ ルの信号“１”を示し、 Ｌは低レベルの値“０” を示し、Ｑｏはもとの出 力が保持されることを示 す。

この遅延形フリップフロップ７のＤ入力として端子１４
からの再生垂直同期信号が供給され、Ｔ入力として端子
１５からの基準垂直同期信号が供給され、再生垂直同期
信号の位相が基準垂直同期信号の位相に対して進み方向
にあるか遅れ方向にあるかの判別がなされる。

この検出では一般のアナログあるいはデジタル位相比較
器のように位相差量を検出してないため、位相差零の基
準点精度は頗る高く、僅でも進みあるいは遅れがあれは
これが検出されることになる。

斯る遅延形がフリップフロップ７の出力は加減算カウン
タ８に与えられ、その加減算方向を指定するようになさ
れる。

この加減算カウンタ８はバイナリ−カウンタでその入力
として後述するクロックパルスが供給され、さらにその
出力（計数値がパルス遅延回路９に供給されて、その遅
延時間を制御するようになされる。

パルス遅延回路９の一例および他の例を第２図および第
３図に示す。

第２図の例は単安定マルチバイブレーク１６とＤＡ変換
器１７とから構成した場合である。

ＤＡ変換器１７は加減算カウンタ８の出力をアナログ量
である出力電圧レベルに変換する。

この出力電圧が単安定マルチバイブレーク１６の一方の
トランジスタ１８のコレクタに電源電圧として印加され
る。

このとランジスタ１８のコレクタがコンデンサを介して
端子１４に接続され、単安定マルチバイブレークが再生
垂直同期信号の立下りでトリガされる。

そして、他方のトランジスタ１９のコレクタが出力端子
２０として導出される。

この出力端子２０に得られる正のパルスのパルス幅は、
回路の時定数は一定でも、トランジスタ１８のコレクタ
電圧すなわちＤＡ変換器１７の出力電圧レベルによって
制御されることになる。

また、第３図はパルス遅延回路９の他の例である。

同図において２１はプリセットカウンタを示し、これに
は端子２２から高周波クロックが供給され、端子１４か
らの再生垂直同期信号によって計数動作を開始し、計数
値が加減算カウンタ８の出力でプリセットされた数と一
致したときに、出力端子２０にキャリーを発生するよう
になされる。

第２図あるいは第３図に例示したパルス遅延回路９の出
力パルスと基準垂直同期信号が位相比較回路５にて比較
され、その比較出力で可変周波数発振器６の発振周波数
が制御される。

前述のように、遅延形フリップフロップ７で基準および
再生垂直同期信号の位相関係が判別され、その位相差量
が加減算カウンタ８の計数値に変換され、この計数値に
よってパルス遅延回路９の遅延量が制御される。

このデジタルサーボ系は、加減算カウンタ８に供給され
るクロックパルスの周波数が後述のように、６０ （Ｈ
２）あるいはその数分の１であるので高い周波数の変動
には応答しない。

この高い周波数の変動は、粗ロックサーボ回路４により
補償されるのである。

従ってデジタルサーボ系はビット数の少ない簡単な構成
ですむ利点がある。

さらに本例では、可変周波数発振器６の出力をキャリア
として位相変調回路２３に供給し、周波数発電機２の出
力を周波数弁別回路２４で弁別した出力を変調信号とし
て位相変調回路２３に供給し、その出力をドライブ回路
３を介してモータ１に与える速度サーボ系（閉ループサ
ーボ）を設けて系の安定化を図っている。

上述の遅延形フリップフロップ７、加減算カウンタ８お
よびパルス遅延回路９からなるループは、遅延形フリッ
プフロップ７は誤差を持たないために位相差を完全に零
に収束しようとする。

しかし、それ中間時に位相差が零となる近傍で位相のゆ
らぎを生ずることになる。

このゆらぎの振幅は、加減算カウンタ８に供給されるク
ロック周波数が十分低いときには、パルス遅延回路９の
最小可変単位に等しくなり、一般にはそれ以上の大きさ
となる。

この最小可変単位は、第２図の構成では、ＤＡ変換器１
γの電圧ステップであり、第３図の構成では、端子２２
からの高量波クロックの周期である。

この最小可変単位は小さい方が位相のゆらぎの振幅が小
となり好ましいが、小さい場合は、モータ１の起動時の
ときのように位相差がかなりずれているときの収束時間
が長くなる欠点がでてくる。

つまり、収束速度は 収束速度＝クロック周波数×最小可変単位量の関係があ
り、最小可変単位量をゆらぎの許容値よりやや小さい値
にとろうとする場合、収束速度が長くなってしまい、一
方過犬な収束速度はゆらぎの増大をまねくということに
なる。

そこで位相差絶対値判別回路１０、遅延回路１１、切換
ゲート１２および分周器１３が設けられている。

位相差絶対値判別回路１０は、基準および再生垂直同期
信号の位相差の絶対値がある値より大きいか小さいかを
判別するもので、この判別値は、最小可変単位の数倍程
度にとる。

遅延回路１１は、この判別出力を数秒ないし数分の１秒
遅延する。

第４図は位相差絶対値判別回路１０と遅延回１洛１１の
具体的一例を示し、同図において、トランジスタ２５あ
るいは２６は常時オンしており、端子１４あるいは１５
に再生あるいは基準垂直同期信号の供給されたときに、
その立下りでオフとなるものである。

従ってトランジスタ２５および２６のコレクタ共通接続
点には、両信号の位相差に応じたパルス幅のパルスが現
れる。

つまり、位相差が小さいほどパルス幅が広くなる。

このパルスが積分回路２γで積分され、エミッタフォロ
ワ形のトランジスタ２８を介してシュミット回路２９に
供給される。

従って積分回路２７の出力のレベルがシュミット回路２
９のスレショルドレベルを越えると、その出力端子３０
が高レベルとなる。

前述のように、位相差が大きいときはパルス幅がせまく
なるかあるいは出力パルスがないので、このときは、出
力端子３０が低レベルであり、位相差が小さいときに高
レベルとなる。

かかる遅延回路１１の出力は、切換ゲート１２に供給さ
れ、加減算カウンタ８に対するクロックパルスの切換に
使われる。

つまり、位相差の絶対値がある値以下のときは、再生垂
直同期信号を分周器１３で数分の１に分周したパルスを
クロックパルスとして使用し、またある値以上で大きい
ときは、分周器１３を介さないでそのままクロックパル
スとして用いる。

このように、クロックパルスを制御すれば、位相差が小
さいときは、クロック周波数が低くされて位相ゆらぎの
周期が長くなり、また起動時などのように位相差が大き
い場合は、収束時間を速くすることができるのみならず
、次のような利点も生ずる。

第１には、ドロップアウトなどにより再生垂直同期信号
が欠損したときには、加減算カウンタ８にクロックパル
スが供給されなくなるので、欠損による誤動作に回避す
ることができる。

第２には、テープの傷、ノイズなどにより過渡的に生ず
る誤差成分に対しては、乱れにりく、また乱れても回復
が早い。

これは、位相差絶対値判別回路１０および遅延回路１１
の働きにより、過渡外乱には応答しないようになされて
いるからである。

第３に、位相差が小さいときは、ゆらぎの周波数が低く
なるので、カラーＶＴＲで問題となる再生画像における
色むらの問題を回避することができる。

第４には、加減算カウンタ８およびパルス遅延回路９の
ビット数を少なくでき、構成を簡単とすることができる
。

なお、以上の説明は、再生時の動作に関してであるが、
記録時には、モータ１に関連して設けられたパルス発生
手段から回転ヘッドの位相に対応した位相の検出パルス
が端子１４に供給され、外部垂直同期信号が端子１５に
供給されるようになされる。

【図面の簡単な説明】 第１図は本発明の一実施例の系統図、第２図および第３
図はパルス遅延回路の一例および他の例の接続図、第４
図は位相格絶対噴判別回路および遅延回路の接読図であ
る。 １はモータ、２は周波数発電機、４は粗ロックサーボ回
路、８は加減算回路、９はパルス遅延回路である。

Claims (1)

1. 【特許請求の範囲】 １ 基準信号とモータの回転に関連した比較信号との位
   相誤差のうち比較的高い周波数成分についての補正を行
   なうサーボ回路と、上記基準信号又は比較信号の供給路
   中に挿入され、上記位相誤差のうち比較的低い周波数成
   分についての補償を行なう可変遅延回路と、この可変遅
   延回路の遅延量を制御する制御回路とを備え、この制卸
   回路は、上記基準信号に対して上記比較信号の位相進み
   又は遅れを検出する検出回路と、この検出回路の出力に
   より加算あるいは減算方向が指定され、所定の周波数を
   有するクロックパルスを計数する加減算カウンタとより
   なり、この加減算カウンタの計数値が上記可変遅延回路
   に供給され、上記遅延量を決定するサーボ回路。 ２、特許請求の範囲１において、上記加減算カウンタに
   対するクロックパルスとして上記比較信号が供給される
   サーボ回路。 ３ 特許請求の範囲１において、上記基準信号と比較信
   号の位相差の絶対値が一定値の上下であることを判別す
   る位相差絶対値判別回路と、上記比較信号を分周する分
   周回路と、上記位相絶対値判別回路の信号により、上記
   比較信号と上記分周回路の出力信号を選択する切換ゲー
   トとを備え、上記切換ゲートの出力信号を上記加減算カ
   ウンタに対するクロックパルスとしたサーボ回路。