JPS58115558A - Processor monitor system - Google Patents

Processor monitor system

Info

Publication number
JPS58115558A
JPS58115558A JP56210198A JP21019881A JPS58115558A JP S58115558 A JPS58115558 A JP S58115558A JP 56210198 A JP56210198 A JP 56210198A JP 21019881 A JP21019881 A JP 21019881A JP S58115558 A JPS58115558 A JP S58115558A
Authority
JP
Japan
Prior art keywords
monitored
processor
flip
flop
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56210198A
Other languages
Japanese (ja)
Inventor
Hiroshi Tsuruya
鶴谷 寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56210198A priority Critical patent/JPS58115558A/en
Publication of JPS58115558A publication Critical patent/JPS58115558A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3003Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3055Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/3089Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To monitor operation states of processors to be monitored with one monitor device, by reading the state of a flip flop means by the monitor device in the system provided with one monitor device and plural processors to be monitored. CONSTITUTION:First, a set command for setting a stall indicating flip-flop 206 is transmitted from the monitor device to plural processors to be monitored successively, and setting of respective flip-flop 206 is confirmed by response of respective processors to be monitored. After this circulation, a status information read command including the state of the flip-flop 206 is transmitted successively after TM seconds. When resetting of the flip-flop 206 in every processor to be monitored, the set command is transmitted immediately to the processor, and the state of the flip-flop 206 is confirmed by the response, and the processing for the next processor is started. This processing is repeated in every cycle of TMsec to perform the stall monitor of all processors to be monitored.

Description

【発明の詳細な説明】 本発明はストール監視方式に関する。[Detailed description of the invention] The present invention relates to a stall monitoring method.

複数台の1プロセツサを含む情報処理システムにおいて
、このシステム内に監視装置をおき、ここに監視専用の
プロセッサを設けて他のプロセッサの動作状態を監視す
るという監視方式が広く用いられている。
2. Description of the Related Art In information processing systems including a plurality of single processors, a monitoring method is widely used in which a monitoring device is provided within the system, and a dedicated processor for monitoring is provided in the system to monitor the operating states of other processors.

従来、この種情報処理システムの監視方式は、監視装置
が、監視インターフェースを通して各被監視プロセッサ
の状態を読みとり、これら各プロセ、すにホルト(ha
lt)、アラーム(alarm)等の異常が発生してい
るか否かを監視するものである。
Conventionally, in the monitoring method of this type of information processing system, a monitoring device reads the status of each monitored processor through a monitoring interface, and
lt), and monitors whether an abnormality such as an alarm has occurred.

この場合、監視装置は、各被監視プロセッサ内のハード
ウェアの異常および各被監視プロセッサのプログラムが
直接検出する異常については監視検出できるが、被監視
プロセ、すのプログラムが同一ループからぬけ出せなく
なったために生ずる異常、いわゆるプロセッサのストー
ルはこれを検出できないという欠点を有している。
In this case, the monitoring device can monitor and detect abnormalities in the hardware within each monitored processor and abnormalities directly detected by the programs of each monitored processor, but the programs of the monitored processes and other programs cannot escape from the same loop. It has the disadvantage that abnormalities caused by this, so-called processor stalls, cannot be detected.

本発明の目的は従来のかかる欠点を除去した監視方式を
提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a monitoring system that eliminates such drawbacks of the prior art.

本発明の方式は、1台の監視装置と複数台の被監視プロ
セッサとを有する情報処理システムにおいて、前記各ブ
ロモ、すごとに自己のプログラム中に含まれる特定の命
令と前記監視装置からの指示とに応答して制御されるフ
リ、プフロップ手段を含み、前記監視装置が前記各フリ
、プフロ、プ手段の状態を読みとることにより対応する
ブロモ、すが異常プログラムループからぬけ出せないと
とによって生ずる障害を検出する。
The method of the present invention provides an information processing system having one monitoring device and a plurality of monitored processors, in which each of the processors receives specific commands included in its own program and instructions from the monitoring device. The monitoring device reads the status of each of the FRI, PFLO, and Pflop means to be controlled in response to the FRI, PFLO, and PFL, and the corresponding FRI, PFLO, and FOP means are not able to escape from the abnormal program loop. Detect failures.

次に図面を参照して本発明の詳細な説明する。Next, the present invention will be described in detail with reference to the drawings.

第1図は本発明の一実施例を示すプo、り図である0本
実施例は、監視装置l、複数の被監視ブロモ、す2−1
.・・・2−に、・・・2−Nからなり、監視装置lは
その内部に監視装置側監視インタフェース制御回路10
を含み、ま九、各被監視ブロモ。
FIG. 1 is a diagram showing one embodiment of the present invention. This embodiment shows a monitoring device 1, a plurality of monitored brochures, 2-1
.. . . 2-, .
Contains nine, each monitored bromo.

す2−1〜2−Nけその内部にブロモ、す側監視インタ
フェース制御回路20を含んでいる。また前記各監視イ
ンタフェース制御回路は監視出力データパスライン10
00および監視人力データバスライン2000で結ばれ
ている。
Each of the frames 2-1 to 2-N includes a side monitoring interface control circuit 20 therein. Further, each of the monitoring interface control circuits has a monitoring output data path line 10.
00 and a monitoring human power data bus line 2000.

さらに、前記制御回路10は、第2図に示すように、出
力レジスタ101 、並列直列変換回路102゜直列並
列変換回路103および入力レジスタ104を含十、一
方、@記制御回路2oけ、第3図に示すように、マルチ
プレクサ201.並列直列変換回路202.直列並列変
換回路203.コマンド受信レジスタ204.デコーダ
205およびストール表示用フリ、プフロ、プ206を
含んでいる。
Furthermore, as shown in FIG. As shown, multiplexer 201. Parallel-serial conversion circuit 202. Serial parallel conversion circuit 203. Command reception register 204. It includes a decoder 205 and a stall display function 206.

本実施例の被監視ブロモ、す2−1〜2−Nは1例えば
、インターナルデータブロモ、す(IDP)、入出力制
御プロセッサ(IOP)、マスストーレ、ジグロセッサ
(MSP)等、それぞれ分担の異なる複数のブロモ、す
が一つのシステムを構成シていてもよいし、または同m
稀の複数のブロモ、すであってもよい。また、監視装置
lの中にはサービスプロセッサ(svp)が含まれてい
る(図示せず)。
The monitored components 2-1 to 2-N in this embodiment each have different roles, such as an internal data processor (IDP), an input/output control processor (IOP), a mass store, and a digital processor (MSP). Multiple brochures may constitute one system, or the same
Rare multiple bromo, may be. The monitoring device l also includes a service processor (svp) (not shown).

さて、監視袋[1の前記サービスブロモ、すが、ある特
定の被監視ブロモ、す(これをブロモ、す2−にとする
)のステータス情報を読み込む場合の動作は下記のよう
になる。
Now, the operation when reading the status information of the service broker of monitoring bag [1, Suga, and a certain monitored Bromo, S (this will be referred to as Bromo, S2-) is as follows.

すUち、サービスブロモ、すは監視装置1内部の出力ラ
イン1010(第2図)を介して出力レジスタ101に
コマンドデータを出力する。このコマンドデータは、第
4図に示すように、プロセッサ番号フィールドPと指令
フィールドCとからなっていて、フィールドPにはこれ
から指令を送出すべき被監視ブロモ、すの番号(現在の
場合はK)が、tたフィールドCにはこれから実行すべ
き指令を指定するコード(現在の場合はある特定のステ
ータス情報の入力を指定するコード)が含まれている。
The service provider outputs command data to the output register 101 via an output line 1010 (FIG. 2) inside the monitoring device 1. As shown in FIG. 4, this command data consists of a processor number field P and a command field C. Field P contains the number of the monitored bromo to which the command is to be sent (currently K ), field C contains a code that specifies the command to be executed (in the current case, a code that specifies input of certain specific status information).

さて、出力レジスタ101に格納されたコマンドデータ
は、並列直列変換回路102を介して直列データに変換
され、監視出力データバスライン1000にビットシリ
アルに送出される。
Now, the command data stored in the output register 101 is converted into serial data via the parallel-to-serial conversion circuit 102, and sent to the monitoring output data bus line 1000 in a bit-serial manner.

このコマンドデータはツイン1000を介して各禎監視
ブロセ、す2−1〜2−Nの監視インタフェース制御回
路20(第3図)に伝送され、各回路のもつ並列直列変
換回路203で並列データに変換されてコマンド受信レ
ジスタ204に格納される。
This command data is transmitted via the Twin 1000 to the monitoring interface control circuit 20 (Fig. 3) of each of the monitoring blocks 2-1 to 2-N, and converted into parallel data by the parallel-serial conversion circuit 203 of each circuit. It is converted and stored in the command reception register 204.

レジスタ204に格納されたデータはそのプロセッサ番
号フィールドPがデコーダ205で解読され、Pの内容
が指定する番号のブロモ、す(っまり2−K )K格納
されたコマンドデータだけが有効になり、それ以外のプ
aセ、すの制御回路2゜においてはこの格納されたコマ
ンドデータは無視される。
The processor number field P of the data stored in the register 204 is decoded by the decoder 205, and only the stored command data of the number specified by the contents of P becomes valid. This stored command data is ignored in the other control circuits 2.

さて、指定されたブロモ、す2−Kにおいては。Now, in the designated bromo, S2-K.

レジスタ204に格納されたコマンドデータの前記指令
フィールドCが解読され、その解読された結果に応答す
る出力がマルチプレクサ2010入カデータ選択用入カ
端子に加えられる。
The command field C of the command data stored in register 204 is decoded and an output responsive to the decoded result is applied to the input data selection input terminal of multiplexer 2010.

この結果、マルチプレクサ201のデータ入力2010
に加えられているこのプロセッサの各ステータス情報の
中の、前記コマンドフィールドCで指定されるステータ
スデータが選出されて並列直列変換回路202に並列に
出方され、これは直列データに変換されてビットシリア
ルに監視人力データパスライン2000を介して監視装
置側監視インタフェース制御回路10に転送される。
As a result, data input 2010 of multiplexer 201
Among the status information of this processor added to the processor, the status data specified in the command field C is selected and output in parallel to the parallel-to-serial conversion circuit 202, which converts it into serial data and converts it into bits. The data is serially transferred to the monitoring device side monitoring interface control circuit 10 via the monitoring manual data path line 2000.

制御回路lO側においてはこれを直列並列変換回路10
3(第2図)により並列データに変換して入力レジスタ
104にラッチ格納する。監視装置1の前記サービスプ
ロセッサは、このレジスタ104の内容を入力すること
によって指定したブロモ、す2−にの指定し九ステータ
ス情報を得ることができる。
On the control circuit IO side, this is connected to the serial/parallel converter circuit 10.
3 (FIG. 2), the data is converted into parallel data and latched into the input register 104. By inputting the contents of this register 104, the service processor of the monitoring device 1 can obtain the designated status information of the designated blog.

以上に述べた。サービスプロセッサによる被監本実施例
の特徴は、この方式の中に、被監視ブロモ、すのストー
ル情報の獲得を含ませた点にある。以下これについて説
明する。
As stated above. The feature of this embodiment of monitoring by the service processor is that this method includes the acquisition of stall information of the monitored broker. This will be explained below.

まず、サービスブロモ、すけ、プロセッサ番号フィール
ドPにチェ、りすべき被監視プロセッサのプロセッサ番
号(K)を含みまた。コマンドフィールドCにストール
表示用フリップ70ツブ206のセットを指令する予め
定めたコードを含む前記コマンドデー/1を作成し、こ
れを制御回路10の出力レジスタ101に出力する。
First, the service information field P contains the processor number (K) of the monitored processor to be checked in the processor number field P. The command data/1 containing a predetermined code for instructing the setting of the stall display flip 70 knob 206 in the command field C is created, and is output to the output register 101 of the control circuit 10.

このコマンドデータは、上述したのと全く同様にして、
指定されたプロセッサ2−にの制御回路20のデコーダ
205においてコマンドフィールドCが解読され、その
結果、ライン2050を介してこの回路に含壕れるスト
ール表示用フリップフロ、プ206をセットする。それ
とともにこのフリ、プフロ、プ206の出力情報206
0(現在はII″にセットされている)を含むステータ
ス情報がマルチプレクサ201で選択されて前述のよう
にして監視装置lの入力レジスタ104に転送される。
This command data is exactly the same as above,
The command field C is decoded in the decoder 205 of the control circuit 20 of the designated processor 2-, thereby setting the stall indicating flip-flop 206 included in this circuit via line 2050. At the same time, the output information 206 of this Furi, Pufuro, Pu 206
Status information containing 0 (currently set to II'') is selected by multiplexer 201 and transferred to input register 104 of monitoring device I in the manner described above.

これを読むことにより、サービスプロセッサは指定シた
プロセッサ2−にのストール表示用フリップフロ、プ2
06がコマンドに従ってセットされたことを確認する。
By reading this, the service processor sends a stall indication flip-flop to the specified processor 2-.
Confirm that 06 is set according to the command.

さて、被監視ブロモ、す2−にの中で動作しているオペ
レージ、ンプログラムには、これが正常に動作している
場合にはある一定の時間間隔T秒以内に必らず通るプロ
グラムパスが設けられており、このパスの中にこのスト
ール表示用フリ、ブフロップ206をライン2061を
介してリセットするリセット命令が挿入されている。
Now, the operating program running in the monitored program has a program path that must be passed within a certain time interval T seconds if it is operating normally. A reset command is inserted into this path to reset the stall indicating block flop 206 via line 2061.

この結果、上述のようにしてセットされたフリ、グラロ
、プ206け、ブロモ、す2−Kが正常に動作している
場合には、セットされてからT秒以内に必らずリセット
されていることになる。そこで、サービスブロモ、すは
、前述のストール表示用フリップフロップ206をセ、
ツトするコマンドを送出してそのセットを確認後、T秒
以上たった時点で、とのプpセ、す2−に宛にストール
表示用フリップフロップ206の状態を含むステータス
情報を選択して読み出す予め定めたコマンドデータを作
成し、これを前述のようにして送出すル、被監視ブロセ
、す2−に側は、これに応答してその時点のフリップフ
ロ、プ206の状態を含むステータス情報を返送する。
As a result, if the Furi, Guraro, Pu206ke, Bromo, and Su2-K set as described above are operating normally, they will always be reset within T seconds after being set. There will be. Therefore, Service Bromo Suha set the above-mentioned stall display flip-flop 206.
After sending the command to load and confirming the set, after T seconds have elapsed, the program selects and reads out the status information including the status of the stall display flip-flop 206 to S2-. In response, the monitored processor 206, which creates the specified command data and sends it as described above, returns status information including the state of the flip-flop processor 206 at that time. do.

サービスプロセッサはこの返送情報を読むことによって
1表示用フリップフロップ206のその時点における状
態を知り、これがリセットされていたらブロモ、す2−
には正常に動作しており、またこれがセットされたit
でいたらブロモ、す2−Kがストール状態にあると識別
することができる。もしブロモ。
By reading this returned information, the service processor learns the current state of the 1 display flip-flop 206, and if it has been reset, the service processor
is working fine and this is set to it
If so, it can be determined that Bromo and Su2-K are in a stalled state. If Bromo.

す2−Kがストール状態にあることが識別された場合に
は、サービスブロモ、7すは念のため、さらに予め定め
られているタイムアウト時間を経過した後、上述と同様
にして被監視プロセッサ2−にのフリ、プフロ、プ20
6のセット状態を再確認し、それによってこのブロモ、
すがストール状態にあることを最終決足して本よい。
If it is determined that the processor 2-K is in a stalled state, the service processor 7 will restart the monitored processor 2 in the same manner as described above after a predetermined timeout period has elapsed. -Ni no Furi, Puflo, Pu20
Reconfirm the set state of 6, and this Bromo,
I am glad that I finally decided that I was in a stalled state.

また、前記時間Tは一般にブロモ、すの種類によってそ
え(ぞPし適した値が異なるが、サービスブロモ、すは
これらのTの中の最も大きい値を1とし、この1を周期
として各被監視プロセッサに対する上述のストール監視
を繰り返えせばよい。
In addition, the above-mentioned time T generally differs depending on the type of service, but the maximum value of these T is set as 1, and this 1 is used as a cycle for each target. The above-described stall monitoring for the monitoring processor may be repeated.

すなわち、最初に、ストール表示用スリップ70、プ2
06をセットするセ、トコマントを各被監視プロセッサ
2−1〜2−N宛に順次送出し、同時に各ブロモ、すか
らの応答により各フリップフロップ206がセットされ
たのを確認する。この−巡後、Tk1秒経てからフリッ
プフロップ206の状態を含むステータス清く4を読み
取る読取りコマンドを各プロセッサ宛に順次送出し、各
ブロセ、すごとにフリ、プフロップ206のリセットを
確認しこれが確認されると直ちにとのブロセ、すに対し
前述のセットコiンドを送出し、それとともにこの応答
によりこのフリップ70.プ206のセ、トを確認し次
のブロセ、すの処理に進む。このような処理を以後1秒
を周期として繰り返えすことKより、すべての被監視ブ
ロセ、す2−1〜2−Nを同じ周期−を用いてストール
監視を行なうことができる。
That is, first, the stall display slip 70, the slip 2
06 is sequentially sent to each of the monitored processors 2-1 to 2-N, and at the same time, it is confirmed that each flip-flop 206 has been set by a response from each processor 2-1 to 2-N. After this cycle, after Tk1 seconds, a read command to read the status 4 including the state of the flip-flop 206 is sequentially sent to each processor, and each processor confirms that the flip-flop 206 has been reset. Immediately, the above-mentioned set command is sent to the brochure, and at the same time, this flip 70. After confirming the steps 206 and 206, the process proceeds to the next step. By repeating such processing at a cycle of 1 second thereafter, it is possible to perform stall monitoring on all monitored processors, 2-1 to 2-N, using the same cycle.

勿論、必要に応じて、各ブロセ、すごとに最も適当なT
の値を設定し、これKより別別の周期でストール監視を
行なってもよい。
Of course, if necessary, choose the most appropriate T for each Brosse.
It is also possible to set a value K and perform stall monitoring at a different cycle from this value K.

また、一般に監視インタフェース制御回路lOおよび2
0間のデータバスライン1000および2000は、比
較的情報伝送量が少ないため1本実施例においてけど、
トシリアル伝送万式を用いたが勿論これはビットパラレ
ル伝送方式を書≠た≠0    ゛   用いてもよ い。
Additionally, the supervisory interface control circuits IO and 2 are generally
The data bus lines 1000 and 2000 between 0 and 0 transmit a relatively small amount of information, so in this embodiment,
Although a bit-serial transmission system is used here, a bit-parallel transmission system may of course also be used.

また、以上の実施例で述べた監視装置および被監視ブロ
セ、すは、物理的には何も互に隔離されている必要はな
く同じ筐体内あるいは同じパネル内、さらには同じボー
ド内に存在していても差支えない。
Furthermore, the monitoring device and the monitored unit described in the above embodiments do not need to be physically isolated from each other; they may exist in the same housing, the same panel, or even the same board. There is no problem even if you do.

以上のように、本発明を用いると複数の被監視プロセッ
サに対し一つの監視装置で各被監視ブロセ、すのストー
ル監視まで含めた動作状態監視を可能にする。
As described above, by using the present invention, it is possible to monitor the operating states of a plurality of monitored processors, including monitoring the stalls of each monitored processor, using a single monitoring device.

これKより、より信頼度の高い監視方式を提供すること
ができる。
This K makes it possible to provide a more reliable monitoring system.

【図面の簡単な説明】 第1図は本発明の一実施例を示すプロ、り図、第2図お
よび第3図は本実施例の一部の詳細を説明するためのプ
ロ、り図および第4図は本実施例に使用されるコマンド
データの7オーマ、トを説明するための図である。 図において、l・・・・・・監視装置、2−1〜2−N
・・・・・・被監視ブロセ、す、10・・・・・・監視
装置側監視インタフ、−ス制御回路、20・・・・・・
ブロセ、す側監視インタフェース制御回路、101・・
印・出力レジスタ、102,202・・・・・・並列直
列変換回路% 103゜203・・・・・・直列並列変
換回路、1o4・・・・・・入力レジスタ、201・・
・・・・マルチプレクサ、2o4・川・・コ!ンド受信
レジスタS 205・・・・・・デコーダ、206・・
・・・・ストール表示用フリ、プフロップ。
[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a professional diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are professional diagrams and diagrams for explaining some details of this embodiment. FIG. 4 is a diagram for explaining 7 ohms and 7's of command data used in this embodiment. In the figure, l...Monitoring device, 2-1 to 2-N
...Monitored block, 10...Monitoring device side monitoring interface, -S control circuit, 20...
Brose, side monitoring interface control circuit, 101...
Mark/output register, 102, 202...Parallel-serial conversion circuit % 103゜203...Serial-parallel conversion circuit, 1o4...Input register, 201...
...Multiplexer, 2o4, river...! Command reception register S 205...Decoder, 206...
... Flip flop for stall display.

Claims (1)

【特許請求の範囲】[Claims] 1台の監視装置と複数台の被監視プロセッサとを有する
情報処理システムにおいて、前記各プロセッサごとに自
己のプログラム中に含まれる特定の命令と前記監視装置
からの指示とに応答して制御されるフリップフロップ手
段を含み、前記監視装置が前記各フリップフロップ手段
の状態を絖みとることにより対応するプロセ、すが異常
プログラムループからぬけ出せないことによって生ずる
障害を検出することを特徴とするプロセッサ監視方式。
In an information processing system having one monitoring device and a plurality of monitored processors, each processor is controlled in response to specific instructions included in its own program and instructions from the monitoring device. A processor monitoring method comprising flip-flop means, wherein the monitoring device detects a failure caused by a corresponding process being unable to escape from an abnormal program loop by checking the state of each of the flip-flop means. .
JP56210198A 1981-12-29 1981-12-29 Processor monitor system Pending JPS58115558A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56210198A JPS58115558A (en) 1981-12-29 1981-12-29 Processor monitor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56210198A JPS58115558A (en) 1981-12-29 1981-12-29 Processor monitor system

Publications (1)

Publication Number Publication Date
JPS58115558A true JPS58115558A (en) 1983-07-09

Family

ID=16585404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56210198A Pending JPS58115558A (en) 1981-12-29 1981-12-29 Processor monitor system

Country Status (1)

Country Link
JP (1) JPS58115558A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192361U (en) * 1985-05-22 1986-11-29
JPH0236427A (en) * 1988-07-26 1990-02-06 Nec Eng Ltd Multiprocessor system
JPH02119658A (en) * 1988-10-26 1990-05-07 Mazda Motor Corp Control device for engine
JPH07295670A (en) * 1994-04-27 1995-11-10 Chubu Nippon Denki Software Kk Starting method for computer system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61192361U (en) * 1985-05-22 1986-11-29
JPH0236427A (en) * 1988-07-26 1990-02-06 Nec Eng Ltd Multiprocessor system
JPH02119658A (en) * 1988-10-26 1990-05-07 Mazda Motor Corp Control device for engine
JPH07295670A (en) * 1994-04-27 1995-11-10 Chubu Nippon Denki Software Kk Starting method for computer system

Similar Documents

Publication Publication Date Title
US4347563A (en) Industrial control system
EP0194673B1 (en) Multiplex transmission system
EP0425839B1 (en) Data processing system channel
JPS58115558A (en) Processor monitor system
JP2519276B2 (en) Failure information collection processing method
JP2538876B2 (en) Data processing device with common bus structure
JP2738173B2 (en) Diagnostic system for stand-alone equipment
JPH011350A (en) Gateway backup method
KR0140302B1 (en) Apparatus for integrated testing the packet in the full electronic switching system and method thereof1 h 04 l 12/56
JPH04329098A (en) Remote monitor
JPH05101228A (en) Analog switch input card system
KR20000066429A (en) Method for inspecting status of space switch board assembly
JP3102443B2 (en) Data input device
SU401996A1 (en) In P T B
JP2003158559A (en) Self-diagnosis apparatus
KR100200587B1 (en) State diagnosis method of communication between pld and computer
JPS5918741B2 (en) Automatic diagnosis method
JPS5854765A (en) Communication controller
JPS61150429A (en) Data collecting and processing device
JPS5822469A (en) Central monitoring controller
JPH09305217A (en) Equipment management network system
JPH03181294A (en) Data transmission system
JPH0734296B2 (en) Hard disk control circuit
JPH0683156B2 (en) Communication control processor diagnostic method
JPH05189374A (en) Execution monitoring system for distributed processing computer system